



گزارش درس آزمایشگاه معماری

عرفان عسگری – ۸۱۰۱۹۹۴۶۰

سالار صفردوست - ۸۱۰۱۹۹۴۵۰

تیر ۱۴۰۳


دانشکدهی مهندسی برق و کامپیوتر،

دانشکدهی فنی، دانشگاه تهران



پیاده سازی پردازنده ARM

هدف پیادهسازی سخت افزاری پردازنده ARM مطابق شکل ۱-۱ است.



ARM شکل 1- پردازنده

Instruction Fetch استيج

برای این کار ابتدا به سراغ پیاده سازی Instruction Fetch Stage میرویم. برای این کار تمام قسمتهای بنفش شکل PC ابنا این بخش شامل رجیستر PC است همچنین هر بار PC واحد به مقدار PC افزوده می شود برای انجام دستور بعدی. این بخش یک Instruction Memory هم دارد که دستورات پردازنده در آن ذخیره می شوند. سپس PC استیج باقی مانده PC و PC باشیم.

پیاده سازی IF به صورت زیر است:



```
module IF_Stage(
    input clk, rst, freeze, branchTaken,
    input[31:0] branchAddress,
    output[31:0] pc, instruction);

wire[31:0] pcIn, pcOut;

Mux_32b mux_32b(branchTaken, pc, branchAddress, pcIn);
    PC_Reg pc_reg(clk, rst, freeze, pcIn, pcOut);
    PC_Adder pc_adder(pcOut, pc);
    Instruction_Memory instruction_memory(pcOut, instruction);
endmodule
```

```
module IF_Stage_Reg(
    input clk, rst, freeze, flush,
    input[31:0] pcIn, instructionIn,
    output reg[31:0] pc, instruction
);
    always @(posedge clk or posedge rst) begin
        if(rst || flush) begin
            pc = 32'b0;
            instruction = 32'b0;
        else begin
            if(freeze==1'b0) begin
                pc = pcIn;
                instruction = instructionIn;
            end
    end
endmodule
```

```
module Instruction_Memory(
    input[31:0] address,
    output reg[31:0] instruction
);

always @(address)
    case (address)

    32'd0: instruction <= 32'b1110_00_1_1101_0_0000_0000_000000010100; //MOV
    32'd4: instruction <= 32'b1110_00_1_1101_0_0000_0001_101000000001; //MOV
    32'd8: instruction <= 32'b1110_00_1_1101_0_0000_0010_000100000011; //MOV
    32'd12: instruction <= 32'b1110_00_0_0100_1_0010_0011_000000000010; //ADDS</pre>
```

IF Modules -2 شکل






این ماژول را به همراه ماژول های خالی دیگر وارد TopLevel می کنیم:

```
1 \rightarrow module Top_Level(
         input clk, rst
3 v);
 4
         wire [31:0] pc_IF, pc_IF_Reg, pc_ID, pc_ID_Reg, pc_EXE, pc_EXE_Reg, pc_MEM, pc_MEM_Reg, pc_WB, pc_WB_Reg;
 5
         wire [31:0] inst_IF, inst_IF_Reg;
                         IF(clk, rst, 1'b0, 1'b0, 32'b0, pc_IF, inst_IF);
         IF_Stage
 6
 7
         IF_Stage_Reg
                         IF_Reg(clk, rst, 1'b0, 1'b0, pc_IF, inst_IF, pc_IF_Reg, inst_IF_Reg);
 8
         ID_Stage
                         ID(clk, rst, pc_IF_Reg, pc_ID);
         ID_Stage_Reg
 9
                         ID_Reg(clk, rst, pc_ID, pc_ID_Reg);
         EXE_Stage
                         EXE(clk, rst, pc_ID_Reg, pc_EXE);
10
         EXE_Stage_Reg
                         EXE_Reg(clk, rst, pc_EXE, pc_EXE_Reg);
11
12
         MEM_Stage
                         MEM(clk, rst, pc_EXE_Reg, pc_MEM);
                         MEM_Reg(clk, rst, pc_MEM, pc_MEM_Reg);
13
         MEM_Stage_Reg
14
         WB_Stage
                         WB(clk, rst, pc_MEM_Reg, pc_WB);
15
         WB_Stage_Reg
                         WB_Reg(clk, rst, pc_WB, pc_WB_Reg);
16
     endmodule
```

شكل 3- Top Level (IF)

با پیاده سازی این بخش در کوارتز مشاهده میشود که PC با گام های 4 تایی افزوده میشود و دستورات مختلف خوانده میشود:



شکل Signal Tap (IF) -4





گزارش پیاده سازی:


Flow Status Successful - Tue Mar 12 15:11:40 2024 Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition Revision Name Test Top-level Entity Name Test Cyclone II Family Device EP2C35F672C6 Timing Models Final 4,582 / 33,216 (14 %) Total logic elements Total combinational functions 1,658 / 33,216 (5 %) Dedicated logic registers 4,282 / 33,216 (13 %) Total registers 4282 418 / 475 (88 %) Total pins Total virtual pins Total memory bits 28,928 / 483,840 (6 %) Embedded Multiplier 9-bit elements 0/70(0%) Total PLLs 0/4(0%)

Flow Summary -5 شکل



Instruction Decode استيج

در این استیج باید دستوراتی که در مرحله قبل از مموری خواندیم را decode کنیم.







برای این کار ابتدا به پیادهسازی ماژول Register File میپردازیم. مقادیر اولیه رجیسترها را برابر شماره رجیسترها قرار میدهیم. در صورت یک بودن writeBackEn مقدار ورودی را در آدرس دریافت شده قرار میدهد و پیوسته خروجی را برابر آدرسهای src1, src2 قرار میدهد:

```
module Register_File(
    input clk, rst,
    input[3:0] src1, src2, destWB,
    input[31:0] resultWB,
    input writeBackEn,
    output[31:0] reg1, reg2
);
    integer i=0;
   wire overIndex;
    reg[31:0] registerFile[14:0];
    assign overIndex = (src1==4'b1111) | (src2==4'b1111);
    assign reg1 = registerFile[overIndex? 4'b0:src1];
    assign reg2 = registerFile[overIndex? 4'b0:src2];
    initial begin
        for(i=0; i<15; i=i+1) begin</pre>
                registerFile[i] <= i;</pre>
    end
    always @(negedge clk or posedge rst) begin
        if(rst) begin
            for(i=0; i<15; i=i+1) begin</pre>
                 registerFile[i] <= i;</pre>
            end
        else if(writeBackEn) begin
            registerFile[destWB] <= resultWB;</pre>
    end
```

شكل Register File -7





حال به سراغ پیادهسازی Control Unit میرویم. این ماژول با گرفتن opCode, sIn, mode از control Unit مشخص می کند که دستوری باید می کند که دستوری از لحاظ خواندن و نوشتن روی مموری و ... است و هم چنین مشخص می کند که چه دستوری باید به کلا استیج بعدی برود (ExecuteCommand) تا بر اساس آن ALU عمل مربوطه را انجام دهد. و خروجی دیگر مربوط به دستور Branch می باشد که مشخص میکند پرش داریم یا خیر که همگی در Branch تجمیع شده اند.

```
module Control_Unit(
    input[1:0] mode,
    input[3:0] opCode,
    input sIn,
   output[8:0] controlOut
    reg[3:0] exeCmd_ID;
    reg memReadEn_ID, memWriteEn_ID, writeBackEn, b, sOut;
    always @(mode or opCode or sIn) begin
        {exeCmd_ID, memReadEn_ID, memWriteEn_ID, writeBackEn, b, sOut} = 9'b0;
       case(mode)
            2'b00: begin
                sOut <= sIn;
                case(opCode)
                    4'b1101: {exeCmd_ID, writeBackEn} <= {4'b0001, 1'b1}; //MOVE
                   4'b1111: {exeCmd_ID, writeBackEn} <= {4'b1001, 1'b1}; //MVN
                   4'b0100: {exeCmd_ID, writeBackEn} <= {4'b0010, 1'b1}; //ADD
                   4'b0101: {exeCmd_ID, writeBackEn} <= {4'b0011, 1'b1}; //ADC
                   4'b0010: {exeCmd_ID, writeBackEn} <= {4'b0100, 1'b1}; //SUB
                   4'b0110: {exeCmd_ID, writeBackEn} <= {4'b0101, 1'b1}; //SBC
                   4'b0000: {exeCmd_ID, writeBackEn} <= {4'b0110, 1'b1}; //AND
                   4'b1100: {exeCmd_ID, writeBackEn} <= {4'b0111, 1'b1}; //ORR
                   4'b0001: {exeCmd_ID, writeBackEn} <= {4'b1000, 1'b1}; //EOR
                   4'b1010: exeCmd_ID <= 4'b0100;
                   4'b1000: exeCmd_ID <= 4'b0110;
            end
            2'b01: begin
                exeCmd_ID <= 4'b0010;
                sOut <= 1'b1;
                    1'b1: {memReadEn_ID, writeBackEn} <= {1'b1, 1'b1}; //LDR
                    1'b0: memWriteEn_ID <= 1'b1;
            end
            2'b10:
                b <= 1'b1;
    assign controlOut = {exeCmd_ID, memReadEn_ID, memWriteEn_ID, writeBackEn, b, sOut};
endmodule
```

شكل Control Unit -8





در ماژول Condition Check با دریافت بیت های condition از instruction و بیتهای statusReg یک بیت خروجی out تولید می کنیم که با بیت hazard مشخص کننده ی این می شوند که سیگنال های کنترلی باید به استیج بعد بروند یا همه آنها صفر شوند.

```
module Condition_Check (
    input [3:0] condition,
    input [3:0] statusReg,
    output reg out
);
    wire N, Z, C, V;
    assign {N, Z, C, V} = statusReg;
    always @(condition, statusReg) begin
        case(condition)
            4'b0000: out = Z;
            4'b0001: out = ~Z;
            4'b0010: out = C;
            4'b0011: out = ~C;
            4'b0100: out = N;
            4'b0101: out = \sim N;
            4'b0110: out = V;
            4'b0111: out = ~V;
            4'b1000: out = C \&\& ~Z;
            4'b1001: out = \simC || Z;
            4'b1010: out = (N==V);
            4'b1011: out = \sim(N==V);
            4'b1100: out = \simZ && (N==V);
            4'b1101: out = Z \&\& \sim (N==V);
            4'b1110: out = 1'b1;
            4'b1111: out = 1'b1;
        endcase
    end
endmodule
```

شكل Condition Check -9



گزارش درس آزمایشگاه معماری

ماژولهای معرفی شده در بالا را در ID نمونه گیری میکینیم:

```
module ID_Stage(
   input clk, rst,
   input[31:0] instruction,
   input[31:0] resultWB,
   input[3:0] destWB,
   input writeBackEnWB,
   input hazard,
   input[3:0] statusReg,
   output[31:0] valRn, valRm,
   output[23:0] signedImm24,
   output[11:0] shiftOperand,
   output[3:0] exeCmd, destID,
   output imm, writeBackEnID, memReadEn, memWriteEn, b, s,
   output[3:0] src1, src2,
   wire[8:0] controlOut;
   wire conditionOut;
   assign signedImm24 = instruction[23:0];
   assign shiftOperand = instruction[11:0];
   assign imm = instruction[25];
   assign src1 = instruction[19:16];
   assign twoSrc = ~imm || memWriteEn;
   Mux_4b mux_4b(memWriteEn, instruction[3:0], destID, src2);
   Register_File register_file(clk, rst, src1, src2, destWB, resultWB, writeBackEnWB, valRn, valRm);
   Control_Unit control_unit(instruction[27:26], instruction[24:21], instruction[20], controlOut);
   Condition_Check condition_check(instruction[31:28], statusReg, conditionOut);
   Mux_9b mux_9b(~conditionOut || hazard, controlOut, 9'b0, {exeCmd, memReadEn, memWriteEn, writeBackEnID, b, s});
```

شكل ID Stage -10



رجيستر ID:


```
odule ID_Stage_Reg(
    input writeBackEnIn, memReadEnIn, memWriteEnIn, bIn, sIn,
    input[3:0] exeCmdIn,
    input[31:0] pcIn, valRnIn, valRmIn,
   input immIn,
    input[11:0] shiftOperandIn,
    input[23:0] signedImm24In,
   input[3:0] statusRegIn,
   output reg writeBackEn, memReadEn, memWriteEn, b, s,
   output reg[3:0] exeCmd,
   output reg[31:0] pc, valRn, valRm,
   output reg imm,
   output reg[11:0] shiftOperand,
   output reg[23:0] signedImm24,
   output reg[3:0] dest,
   output reg[3:0] statusReg
   always @(posedge clk or posedge rst) begin
            {writeBackEn, memReadEn, memWriteEn, b, s, imm} <= 6'b0;
            {exeCmd, dest, statusReg} <= 12'b0;
            shiftOperand <= 12'b0;</pre>
            signedImm24 <= 24'b0;</pre>
            {pc, valRn, valRm} <= 96'b0;
            {writeBackEn, memReadEn, memWriteEn, b, s, imm} <= {writeBackEnIn, memReadEnIn, memWriteEnIn, bIn, sIn, immIn};
            {exeCmd, dest, statusReg} <= {exeCmdIn, destIn, statusRegIn};</pre>
            shiftOperand <= shiftOperandIn;</pre>
            signedImm24 <= signedImm24In;</pre>
            {pc, valRn, valRm} <= {pcIn, valRnIn, valRmIn};</pre>
endmodule
```

شكلID Register - 11



استیج Execution

در این استیج قرار است محاسبات دستورات مختلف انجام شود.



۱۲





در ابتدا به سراغ درست کردن ماژول ALU میرویم.

```
module ALU(·
    reg V, C;
    wire N, Z;
    always @(aluCmd, in1, in2, c) begin
        {V, C, resultALU} = 34'b0;
        case(aluCmd)
            4'b0001: resultALU = in2;
            4'b1001: resultALU = ~in2;
            4'b0010: begin
                {C, resultALU} = in1 + in2;
                V = (resultALU[31] != in1[31]) && (in1[31]==in2[31]);
            4'b0011: begin
                {C, resultALU} = in1 + in2 + c;
                V = (resultALU[31] != in1[31]) && (in1[31]==in2[31]);
            4'b0100: begin
                {C, resultALU} = in1 - in2;
                V = (resultALU[31] != in1[31]) && (in1[31]==~in2[31]);
            end
            4'b0101: begin
                {C, resultALU} = in1 - in2 - {31'b0, ~c};
                V = (resultALU[31] != in1[31]) && (in1[31]==~in2[31]);
            4'b0110: resultALU = in1 & in2;
            4'b0111: resultALU = in1 | in2;
            4'b1000: resultALU = in1 ^ in2;
            4'b0110: resultALU = in1 & in2;
    end
    assign N = resultALU[31];
    assign Z = (resultALU == 32'b0);
    assign statusBits = {N, Z, C, V};
endmodule
```

شكل 13- ALU

در این ماژول با توجه به aluCmd که از بخش ID دریافت می کنیم. اقدام به انجام یک عمل می کند که نوع عمل در سوییچ کیس کد بالا مشخص شده است و بعد از انجام عمل خروجی مربوطه تولید می شود. همچنین با توجه به نوع عملیات و عملوندها و کیس کد بالا مشخص شده است و بعد از انجام عمل خروجی مربوطه تولید می شود. Status Register به Status Register فرستاده می شود.





در گام بعد ماژول ValGenerator را پیادهسازی می کنیم. این ماژول برای مشخص کردن وردی دوم ALU استفاده می شود. اگر دستور از نوع 32bit immediate باشد با توجه به shiftOperand مقدار imm مشخص می شود. اگر دستور imm باشد مقدار valRm را شیفت می دهیم.

```
module Val Generator(
    input [31:0] valRm,
    input imm, isMem,
   input [11:0] shiftOperand,
   output reg[31:0] valOut
    integer shiftValue=0;
    always@(valRm, imm, shiftOperand, isMem)
   begin
       valOut = 32'b0;
       if(isMem) begin
           valOut = shiftOperand;
        else if(imm) begin
            shiftValue = (shiftOperand[11:8])*2;
            valOut = (shiftOperand[7:0]<<(32-shiftValue)) | (shiftOperand[7:0]>>(shiftValue));
       end
        else if(~shiftOperand[4]) begin
            shiftValue = (shiftOperand[11:7]);
            case(shiftOperand[6:5])
                2'b00: valOut = valRm << shiftValue;
                2'b01: valOut = valRm >> shiftValue;
               2'b10: valOut = valRm >>> shiftValue;
                2'b11: valOut = (valRm >> shiftValue) | (valRm << (32-shiftValue));
            endcase
    end
endmodule
```

شكل Val Generator -14



ماژول ها را به هم متصل میکنیم و در EXE قرار میدهیم:

```
module EXE_Stage(
    //from ID stage
   input clk, rst,
    input[3:0] exeCmd,
    input memReadEn, memWriteEn,
    input[31:0] pc,
    input[31:0] valRn, valRm,
    input imm,
    input[11:0] shiftOperand,
    input[23:0] signedImm24,
   input[3:0] statusRegID,
   output [31:0]resultALU, branchAddress,
    //to Status register
   output [3:0] statusRegEXE
);
   wire[31:0] val1, val2;
   wire C, isMem;
    assign val1 = valRn;
    assign C = statusRegID[3];
    assign isMem = memReadEn || memWriteEn;
   Val_Generator val_generator(valRm, imm, isMem, shiftOperand, val2);
    Branch_Adder branch_adder(pc, signedImm24, branchAddress);
    ALU alu(val1, val2, C, exeCmd, resultALU, statusRegEXE);
endmodule
```

شكل EXE Stage -15



گارش د

رجيستر EXE:


```
module EXE_Stage_Reg(
   input clk, rst,
   input writeBackEnIn, memReadEnIn, memWriteEnIn,
   input[31:0] resultALUIn, storeValIn,
   input[3:0] destIn,
   output reg writeBackEn, memReadEn, memWriteEn,
   output reg[31:0] resultALU, storeVal,
   output reg[3:0] dest
   always @(posedge clk or posedge rst) begin
        if(rst) begin
            {writeBackEn, memReadEn, memWriteEn} <= 3'b0;</pre>
            {resultALU, storeVal} <= 64'b0;
            dest <= 4'b0;
            {writeBackEn, memReadEn, memWriteEn} <= {writeBackEnIn, memReadEnIn, memWriteEnIn};
            {resultALU, storeVal} <= {resultALUIn, storeValIn};
            dest <= destIn;</pre>
endmodule
```

شكل EXE Register -16



استیج Memory:

اکنون بخش حافظه را به پردازنده اضافه می کنیم:



شكل Memory -17



مموری شامل ۶۴ خانه ۳۲ بیتی میباشد که با توجه به سیگنالهای ورودی به آن عملیات خواندن از یا نوشتن روی مموری انجام می شود. ۱۰۲۴ تا از ادرسی که به عنوان ورودی گرفتیم کم میکنیم و دو بار به شمت راست شیفت میدهیم تا ادرسی که داده مورد نظر در حافظه دارد مشخص شود.

```
module MEM_Stage(
    input clk, rst, memRead, memWrite,
   input [31:0] address, data,
   output [31:0] memResult
   integer i=0;
   reg[31:0] memory[0:63];
   wire[31:0] temp;
   initial begin
        for(i=0; i<64; i=i+1) begin
                memory[i] <= 0;</pre>
   end
    assign memResult = memRead ? memory[(address-32'd1024)>>2]: 32'b0;
   always @(posedge clk) begin
        if(memWrite) memory[(address-1024)>>2] <= data;</pre>
    end
endmodule
```

شكل MEM Stage -18

```
module MEM_Stage_Reg(
   input clk, rst, wbEnIn, memReadEnIn,
   input [31:0] aluResultIn, memReadValueIn,
   input [3:0] dstIn,
   output reg wbEn, memReadEn,
   output reg [31:0] aluResult, memReadValue,
   output reg [3:0] dst
);

always @(posedge clk or posedge rst) begin
   if(rst) begin
   | {wbEn, memReadEn, aluResult, memReadValue, dst} = 70'b0;
   end
   else begin
   | {wbEn, memReadEn, aluResult, memReadValue, dst} <= {wbEnIn, memReadEnIn, aluResultIn, memReadValueIn, dstIn};
   end
end</pre>
```

شكل MEM Register - 19



استیج Write Back:

این استیج شامل یک mux است که با توجه به مقدار memReadEn مشخص می شود که کدام دیتا را باید برای نوشته شده در رجیستر فایل ارسال کنیم.

```
module WB_Stage(
    input clk, rst,
    input [3:0] dstIn,
    input [31:0] memResult, aluResult,
    input memReadEn, wbEnIn,
    output [3:0] wbDst,
    output [31:0] wbValue,
    output wbEn
);
    assign wbDst = dstIn;
    assign wbEn = wbEnIn;
    assign wbValue = memReadEn ? memResult : aluResult;
endmodule
```

WB Stage -20 شكل



ثبات وضعیت (Status Register):

این رجیستر، وضعیت را در لبه پایین رونده clk و در صورت ۱ بودن S اپدیت میکند. بیتهای انتقال پیدا کرده شامل فلگ های zero, negative, overflow, carry

```
module Status_Reg(
    input clk, rst,
    input s,
    input [3:0] statusIn,

    output reg[3:0] status
);

always @(negedge clk or posedge rst) begin
    if(rst) begin
        status = 4'b0;
    end
    else if(s) begin
        status = statusIn;
    end
end
end
end
end
end
end
end
end
```

شكل Status Register - 21



واحد تشخيص مخاطره (Hazard Detection Unit)

این ماژول وابستگی دادهای را مشخص می کند. در این ماژول سعی داریم مخاطره خواندن پس از نوشتن را تشخیص دهیم و در صورت مشاهده آن، Pipe را stall کنیم. در دو دستور متوالی برای مثال اگر دستور دوم به نتیجه دستور اول نیاز داشته باشد باید تا اتمتم کامل دستور اول صبر کنیم.

```
module Hazard_Unit(
    input [3:0] src1, src2,
    input twoSrc,
    input wbEn_EXE, wbEn_MEM,
    input [3:0] wbDst_EXE, wbDst_MEM,
    output freeze
);
    wire cond1, cond2, cond3 cond4;

    assign cond1 = wbEn_EXE && (src1==wbDst_EXE);
    assign cond2= wbEn_EXE && twoSrc && (src2==wbDst_EXE);
    assign cond3 = wbEn_MEM && (src1==wbDst_MEM);
    assign cond4 = wbEn_MEM && twoSrc && (src2==wbDst_MEM);
    assign freeze = cond1 || cond2 || cond3 || cond4;
endmodule
```

شكل Hazard Detection Unit -22






تست پردازنده ARM:


تمام قسمتهای پردازنده را به هم متصل میکنیم و آن را در کوارتز پیاده سازی میکنیم:

Successful - Tue Apr 30 14:30:51 2024 Flow Status Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition Revision Name Test Top-level Entity Name Test Family Cyclone II Device EP2C35F672C6 Timing Models Final 7,878 / 33,216 (24 %) Total logic elements Total combinational functions 4,152 / 33,216 (13 %) Dedicated logic registers 6,193 / 33,216 (19 %) 6193 Total registers Total pins 418 / 475 (88 %) Total virtual pins 299,008 / 483,840 (62 %) Total memory bits Embedded Multiplier 9-bit elements 0/70(0%) Total PLLs 0/4(0%)

شكل ARM Flow Summary -23









شكل 24- تصاويري از Signal Tap از اجراي ARM



همانطور که مشاهده می شود در 282 کلاک دستورات اجرا شدهاند:





ARM RTL -25 شكل



بخش forwarding

در بخش قبل ساختار پردازنده ARM را تکمیل کردیم. با توجه به ساختار pipeline، وجود ARM را تکمیل کردیم. با توجه به ساختار hazard detection های زیاد سبب می شد در بسیاری از مراحل واحد hazard detection پایپ لاین را متوقف کند. برای جلوگیری از این کار، باید دیتای مورد نظر را زودتر به واحد exe برسانیم تا hazard به وجود نیاید و از داده ی بروز استفاده شود. دو حالت وجود دارد که باعث ایجاد hazard و در نتیجه متوقف شدن پایپ لاین می شود:

- دستور قبلی در مرحله memory و دستور حال حاضر در مرحله exe باشد.
- دستور قبلی در مرحله Write Back و دستور حال حاضر در مرحله exe باشد.

توجه شود که در هر دو حالت باید data dependency وجود داشته باشد یعنی دستوری که در پایپ لاین جلوتر است روی یکی از دیتاهای دستوری که در exe است ، تاثیر بگذارد.

برای رفع این مشکل، واحد Forwarding Unit را به مدار اضافه می کنیم. یک ورودی forwardingEn هم اضافه می کنیم کنیم کنیم دوشن یا خاموش بودن این حالت را کنترل کنیم. ساختار این component به صورت زیر است:

شكل Forwarding Unit -26

ورودی های دوم و سوم بیانگر ورودی هایی هستند که از بخش decode در مرحله ID به دست آمده اند. ورودی های دوم و سوم بیانگر ورودی هایی هستند که از بخش wbEn_MEM قرار است رجیستری را در رجیسترفایل بروزرسانی کند؟ همچنین ورودی write back نشان می دهد آیا دستوری که در حال حاضر در مرحله write back قرار دارد رجیستر فایل را





بروزرسانی می کند؟ خروجی های selSrc2 و selSrc1 نشان دهنده ورودی کنترل کننده مالتی پلکسر های ورودی های واحد ALU هستند که دیتای ورودی به این واحد را کنترل می کنند.

حالت ۲۰۰ برای هر دو مالتی پلکسر حالت پیش فرض است. در صورتی که ورودی اول با مقصد دستور مورد نظر در مرحله memory برابر باشد و wbEn_MEM فعال باشد، یعنی دستوری که در مرحله memory است قرار است رجیستر مورد نظر را آپدیت کند و در صورت فعال بودن forwardingEn ، مقدار به روز شده را به جای خروجی مرحله ID وارد ALU می کنیم. در صورتی که ورودی اول با مقصد دستور مورد نظر در مرحله wben_WB برابر باشد و wben_WB فعال باشد، یعنی دستوری که در مرحله Write Back برامر باشد و wben_wB فعال باشد، یعنی دستوری که در مرحله WB است قرار است رجیستر مورد استفاده در دستوری که در مرحله exe است را آپدیت کند که در صورت فعال بودن مرحله ALU وارد ALU می کنیم. همین حالت برای ورودی دوم ALU هم صادق است.

علاوه بر تغییرات بالا، واحد Hazard Detection Unit هم دچار تغییر می شود. با در نظر گرفتن اینکه واحد forwarding برخی از hazard ها را برطرف می کند، نیاز به بررسی hazard های کمتری داریم.


```
ule Hazard_Unit(
    input forwardingEn,
    input [3:0] src1, src2,
    input twoSrc,
    input wbEn_EXE, wbEn_MEM, memReadEn_EXE,
   input [3:0] wbDst_EXE, wbDst_MEM,
   output freeze
   wire cond1, cond2, cond3, cond4, cond5, cond6;
   assign cond1 = wbEn_EXE && (src1==wbDst_EXE);
   assign cond2 = wbEn_EXE && twoSrc && (src2==wbDst_EXE);
   assign cond3 = wbEn_MEM && (src1==wbDst_MEM);
   assign cond4 = wbEn_MEM && twoSrc && (src2==wbDst_MEM);
   assign cond5 = memReadEn_EXE && (src1==wbDst_EXE);
   assign cond6 = memReadEn_EXE && twoSrc && (src2==wbDst_EXE);
   assign freeze = forwardingEn ? (cond5 || cond6) : (cond1 || cond2 || cond3 || cond4);
endmodule
```

شكل Hazard Detection Unit -27 تغيير يافته


یک سوئیچ به reset و و یک سوئیچ به forwardingEn وصل شده است.








شكل Forwarding Flow Summary -28




شكل 29- نتيجه Signal Tap در حالت خاموش بودن سوئيچ Signal Tap




log: 2024/06/11 15:07:12 #0			←		-0 194 I
Node		0 Segment	3		
Туре	Alias	Name	⁰ Value ¹	182 184 186 188 190 192 1	94 196 198 200 202 204 206 208 210 212
is		SW[0]	0		
S		Stage:IF PC_Reg:pc_reg pcOut	0	(144)(148)(152)(156)(160)(164)(168)(172)(176)(180)(184)(188)(192	184 \ 188 \ 192 \ 184 \ 188 \ 184 \ 188 \ 184 \ 184 \ 184 \ 188 \ 184 \ 1
b		± File:register_file registerFile[0]	0		1024
B		± File:register_file registerFile[1]	1	4	-2147483648
B		File:register_file registerFile[2]	2	3 (4)	-1073741824
B		± File:register_file registerFile[3]	3	2 \ 3 \	41
By		± File:register_file registerFile[4]	4	1032	8192
B		File:register_file registerFile[5]	- 5	41 X	-123
B		File:register_file registerFile[6]	- 6	8192	10
<u>S</u>		instruction_memory instruction		<u> </u>	

شكل 30- نتيجه Signal Tap در حالت روشن بودن سوئيچ Signal Tap







Forwarding RTL -31 شكل



همانطور که مشاهده می شود در 194 کلاک دستورات اجرا شدهاند:

افزایش کارایی:

$$\frac{282 - 194}{282} = 45.3\%$$

افزایش هزینه:

$$\frac{8067 - 7878}{7878} = 2.4\%$$


میزان افزایش کارایی بر حسب هزینه:


$$\frac{45.3}{2.4} = 18.88$$



بخش SRAM

در این قسمت به طراحی بخش SRAM می پردازیم. از آنجایی که تعداد Logical Element محدود است در بورد ها بخشی را به واحد حافظه اختصاص داده اند. برای دسترسی به این حافظه، باید کنترلری طراحی کنیم که بتواند به درستی اطلاعات ذخیره شده روی SRAM را بخواند و به درستی اطلاعات را در آن ذخیره کند. شکل زیر واحد کنترلر یک SRAM را نشان میدهد:





SRAM Controller State Machine Diagram - 32 شكل




```
module SRAM Controller (·
   reg [3:0] ps, ns;
   reg [15:0] dataLow, dataHigh;
   wire [16:0] sramAddress;
   Counter_3b cnt3b(clk, rst, cntEn, cntLd, 3'b100, co);
   assign {SRAM_UB_N, SRAM_LB_N, SRAM_CE_N, SRAM_OE_N} = 4'b0;
   assign sramAddress = ((address-1024))>>2;
   always @(ps, wrEn, rdEn, co) begin
       case(ps)
                          ns = wrEn ? `WRITE_LOW : rdEn ? `ADDR_LOW : `IDLE;
            IDLE :
           `WRITE HIGH : ns = `STALL;
           `ADDR_LOW :
                           ns = `ADDR_HIGH;
                          ns = `READ HIGH;
           `ADDR HIGH :
           `READ HIGH :
   always @(posedge clk) begin
```

```
always @(ps, wrEn, rdEn) begin
       ready = 1'b0;
       cntEn = 1'b1;
       cntLd = 1'b0;
       SRAM ADDR = 18'b0;
       SRAM WE N = 1'b1;
       case(ps)
                           begin ready=~(wrEn|rdEn); cntEn=1'b0; cntLd=1'b1; end
                           begin SRAM_WE_N=1'b0; SRAM_ADDR={sramAddress, 1'b0}; end
           `WRITE_LOW :
                           begin SRAM_WE_N=1'b0; SRAM_ADDR={sramAddress, 1'b1}; end
           `WRITE_HIGH :
           `ADDR_LOW:
                           begin SRAM_ADDR={sramAddress, 1'b0}; end
           `READ_LOW :
                           begin SRAM_ADDR={sramAddress, 1'b0}; dataLow=SRAM_DQ; end
                           begin SRAM_ADDR={sramAddress, 1'b1}; end
            ADDR HIGH:
            READ_HIGH :
                           begin SRAM_ADDR={sramAddress, 1'b1}; dataHigh=SRAM_DQ; end
                           begin ready=1; end
   assign SRAM_DQ = ps==`WRITE_LOW ? writeData[15:0] : ps==`WRITE_HIGH ? writeData[31:16] : 16'bz;
   assign readData = {dataHigh, dataLow};
endmodule
```


شكل 33- ماژول كنترلر SRAM


در قسمت بعد، واحد کنترلر را به جای حافظه قرار می دهیم و طراحی را روی بورد تست می کنیم:






شكل SRAM Flow Summary -34






شكل SRAM Signal Tap Results -35







SRAM RTL -36 شكل



همانطور که مشاهده می شود در 429 کلاک دستورات اجرا شدهاند:

كاهش كارايي:

$$\frac{429 - 194}{429} = 54.7\%$$

كاهش هزينه:

$$\frac{7878 - 7465}{7465} = 5.5\%$$


میزان کاهش کارایی بر حسب هزینه:

$$\frac{54.7}{5.5} = 9.94$$



بخش Cache

بر اساس توضیحات ویدیو، از ۲ Cache طرفه و مبنای least recently used استفاده می کنیم. هر ردیف حافظه ۶۴ بیت است که معادل دو داده است. کنترلر SRAM برای پیاده سازی این بخش دستخوش تغییراتی شده است تا بتواند در ۶ کلاک، دو کلمه ۳۲ بیتی از حافظه بخواند.



شكل SRAM Controller adapted for Cache -37






```
module Cache Controller(
     wire word = address[2];
     wire [5:0] index = address[8:3];
     wire [9:0] tag = address[18:9];
     reg [63:0] dataWay0 [0:63];
reg [63:0] dataWay1 [0:63];
reg [9:0] tagWay0 [0:63];
     reg [9:0] tagWay1 [0:63];
     reg [0:63] validWay0;
reg [0:63] validWay1;
     reg [0:63] LRU;
          validWay0 = 64'b0;
          validWay1 = 64'b0;
         LRU = 64'b0;
     wire hit, hitWay0, hitWay1;
     assign hitWay0 = (tagWay0[index] == tag) & validWay0[index];
     assign hitWay1 = (tagWay1[index] == tag) & validWay1[index];
     assign hit = hitWay0 | hitWay1;
     assign ready = ~(wrEn | rdEn) | (wrEn & sramReady) | (rdEn & (hit | sramReady));
     wire [63:0] readBlock;
     assign readBlock = hitWay0 ? (dataWay0[index]) : (hitWay1 ? dataWay1[index] : sramReadData);
     assign readData = word ? readBlock[63:32] : readBlock[31:0] ;
```

```
assign sramWrEn = wrEn;
assign sramAddress = address;
assign sramWriteData = writeData;
         validWay0 = 64'b0;
          validWay1 = 64'b0;
LRU = 64'b0;
          validWay0[index] <= hitWay0 ? 1'b0 : validWay0[index];
validWay1[index] <= hitWay1 ? 1'b0 : validWay1[index];</pre>
          LRU[index] <= hitWay0 ? 1'b0 : 1'b1;</pre>
    else if(rdEn & sramReady & ~hit) begin
if(LRU[index]==1'b0) begin
dataWay1[index] <= sramReadData;
                tagWay1[index] <= tag;
validWay1[index] <= 1'b1;</pre>
                LRU[index] <= 1'b1;
          else begin
                dataWay0[index] <= sramReadData;</pre>
                tagWay0[index] <= tag;</pre>
                validWay0[index] <= 1'b1;</pre>
                LRU[index] <= 1'b0;
```

شكل 38- ماژول Cache Controller



نتایج شبیه سازی Cache در تصویر زیر آمده است:



شكل Cache Modelsim Simulation -39

زمان اجرا 6400 نانوثانیه میباشد. هر کلاک 20 نانو ثانیه میباشد بنابراین تعداد کلاک از رابطه زیر بدست می آید:

$$total\ clocks = \frac{6400}{20} = 320$$

همانطور که مشاهده می شود در 320 کلاک دستورات اجرا شدهاند.

افزایش کارایی:

$$\frac{429 - 320}{320} = 34.1\%$$



مشكلات و خطاها:

از بخش Forwarding به بعد طول کلاک های 50مگاهرتزی برای انجام برخی قسمت ها مانند Forwarding و forwarding کافی نبود بنابراین از یک frequency divider در کوارتز استفاده کردیم و کلاک را به 25مگاهرتز کاهش دادیم.