

دانشکده مهندسی برق و کامپیوتر گروه مهندسی کامپیوتر

# مقدمهای بر زبان توصیف سخت افزار VHDL توصیف مدارهای ترکیبی ساده

زمستان ۱۴۰۳

## مقدمه (تاریخچه)

نام  $ext{VHDL}$ شامل دو بخش  $ext{V}$ و  $ext{HDL}$  به معنی:

VHSIC: Very High Speed Integrated Circuits

HDL: Hardware Description Language

- □ استاندارد IEEE 1076-1987
- □ استاندارد IEEE 1076-1993
- یک زبان منسوخ شده (Advanced Boolean Equation Language) ABEL  $\square$  برای برای های پیاده سازی مدارات کوچک در PLD ها
  - Verilog مانند VHDL مورد توجه است
  - Altera زبان اختصاصی شرکت AHDL 🚨
  - RTL مبتنی بر Verilog برای درستی سنجی در سطح SystemVerilog 🚨
    - مبتنی بر ++ برای طراحی در سطح سیستم SystemC  $\Box$


# مقدمه (اهداف و نیازمندی ها)

- 🖵 اهداف اساسی
- ارائه، تبادل، استفاده مجدد دمستند سازی: نگهداری، ارائه، تبادل، استفاده مجدد
  - ❖ شبیه سازی: بررسی نتایج و ارزیابی
- ❖ سنتز: با هدف پیاده سازی در FPGA یا بصورت
  - □اجرا= شبیه سازی
  - □ حداقل نیازمندیها برای یادگیری زبان VHDL
    - انستن جبر بول و آشنایی با مدارات منطقی
      - داشتن ابزار CAD مناسب

# مقدمه (ویژگی ها)

- □همروندی
- ❖ ترتیب دستورات مهم نیست
  - ❖ مبتنی بر رخداد
- امکان استفاده از دستورات ترتیبی را نیز دارد
  - امكان توصيف طرح بصورت المكان
  - ❖ رفتاري (جريان داده الگوريتمي)
  - ❖ ساختاری (با قابلیت سلسله مراتبی)
  - امکان مدل کردن تاخیر دروازهها را دارد
  - □ به حروف کوچک و بزرگ حساس نیست
    - □بشدت نوع گرا است

#### ساختار کلی یک فایل VHDL




- یک توصیف VHDL شامل
- **Entity declaration**
- **Architecture body** 
  - □ تعریف entity در حقیقت معرفی سیگنالهای ورودی و خروجی است
- architecture رابطه بین سیگنالهای ورودی و خروجی است (عملکردی/ساختاری)

#### بخش Entity

```
entity NAME OF ENTITY is
         port (signal names: mode type;
                signal names: mode type;
                signal names: mode type);
  end [entity] [NAME OF ENTITY] ;
           NAME OF ENTITY . یک شناسه اختیاری
       signal_names : نام سیگنالهای ورودی یا خروجی
mode :جهت سیگنال (یکی از موارد Inout ،buffer ،out ،in )
  Type □: نوع سیگنال (یکی از انواع استاندارد یا تعریف شده
                                    توسط کاربر)
```

#### mode

- اسیگنال ورودی: In
- out : سیگنال خروجی (فقط توسط یک entity دیگر قابل استفاده)
  - buffer : خروجی که می تواند در داخل entity نیز استفاده شود
    - ا سیگنا ل دوطرفه (ورودی / خروجی: Inout  $\square$



# انواع استاندارد

- Bit 🖵 عی تواند مقدار صفر یا یک داشته باشد.
  - Bit\_vector: برداری از مقادیر بیتی است

بجای Bit میتوان از std\_logic یا std\_ulogic استفاده کرد. بجای Bit\_vector نیز میتوان از std\_logic\_vector یا std\_ulogic\_vector استفاده کرد. در این انواع برای هر بیت ۹ مقدار متفاوت تعریف شده است که در جای خود شرح داده خواهد شد.

- 🖵 Boolean: می تواند مقدار true یا false بگیرد.
- Integer ∴ یک عدد در محدودهای از اعداد صحیح است.
- real 🖵 امی تواند یک عدد در محدودهای از اعداد حقیقی را نگهداری کند.
  - Character: هر کاراکتر قابل چاپ
  - 🖵 Time: برای نمایش زمان بکار میرود.

#### مثال (۳-۱) تعریف entity برای یک نیم جمع کننده

```
entity HA is port (x, y: in bit; s, c: out bit); end halfadder;
```

 $\square$  port برای مشخص کردن ارتباطات بین entity و دنیای خارج برای مشخص کردن y و y از نوع y و بعنوان ورودی های مدار y سیگنال های y و y از نوع y و بعنوان خروجی های مدار y سیگنال های y و y از نوع y و بعنوان خروجی های مدار

#### بخش Architecture

```
architecture architecture_name of NAME_OF_ENTITY is
   -- Declarations
      -- components declarations
      -- signal declarations
      -- constant declarations
      -- function declarations
      -- procedure declarations
      -- type declarations
begin
      -- Statements
end architecture_name;
```

#### مثال (۲-۳) تعریف architecture نیمجمع کننده

```
architecture behavior of HA is begin


s <= x xor y;

c <= x and y;
end behavior;
```

□شامل دو دستور انتساب همروند نده xor دستور انتساب اول معادل دروازه and دوم معادل دروازه and دوم معادل دروازه and دو عملگر منطقی هستند vor □


#### تعريف كامل نيمجمع كننده

```
entity HA is port (x, y: in bit; s, c: out bit); Y HA S C
```



### توصیف رفتاری و ساختاری

- □ VHDL: امكان توصيف طرح بصورت رفتاري و ساختاري



## توصيف رفتاري

- 🖵 توصیف رفتاری:
- ❖رفتار سیستم چیست؟
- ابطه بین سیگنالهای ورودی و خروجی 🛠
  - □انواع توصيف رفتارى:
- ❖ جریان داده (Data Flow) : براساس دستورات انتساب همروند
- الگوریتمی (Algorithmic): با استفاده پردازه (process) و از دستورات ترتیبی
  - 🖵 سطح توصيف:
  - المحمد وازه
  - انتقال ثبات المحاسط

#### مدل رفتاری (Behavioral model)

- □ دستورات انتساب همروند \*دستور انتساب همروند ساده
- ئ• دستور انتساب همروند شرطی (when)
- ❖ دستور انتساب همروند انتخابی (with)
- □فرمت کلی دستور انتساب سیگنال همروند ساده: \*عبارت expression به سیگنال target\_signal منتقل می شود
  - ♦ target\_signal باید هم نوع عبارت expression باشد.

Target\_signal <= expression;</pre>

### توصیف VHDL مدارهای ترکیبی ساده

- 🗖 منظور مداراتی است که
- ❖ شامل دروازههای منطقی
- ❖ سیگنالهای ورودی و خروجی آنها از نوع bit (یا انواع مشابه)
- ❖ توصیف عملکرد با دستورات انتساب شامل عملگرهای منطقی
- \*عملگرها شامل OR ،AND، NOR ،NOR، NOR، NON، NOT ،OR ،AND

#### مثال ۳-۳) توصیف یک انتخابکننده ۲ به ۱

```
□عملگر NOT اولویت بالاتری دارد □بقیه عملگرهای منطقی در یک سطح هستند □به نحوه استفاده از پرانتز توجه شود
```

```
ENTITY Mux21 IS

PORT (s, w0, w1 : IN BIT ;
f : OUT BIT );


END Mux21;

ARCHITECTURE behavior OF Mux21 IS

BEGIN
f <= (NOT s AND w0) OR (s AND w1);
END behavior;
```

### مثال ۳-۳) توصیف یک مدار شامل دو تابع


```
توصیف تابع f بصورت جمع جملات ضربی(SOP) توصیف تابع g بصورت ضرب جملات جمعی (POS) \square به نحوه استفاده از پرانتز توجه شود
```



#### مثال ۳-۵) تعریف سیگنال داخلی

- 🖵 تعریف بعضی نقاط میانی مدار بعنوان سیگنال داخلی
  - به نحوه تعریف سیگنال  ${f A}$  توجه شود lacksquare
- بدون سیگنال داخلی مجبوریم عبارت X xor Y را دو بار تکرار کنیم 🖵

```
ENTITY FA IS
PORT ( X, Y, Cin: IN BIT;
        S, Cout : OUT BIT );
END FA;
ARCHITECTURE behav OF FA IS
  Signal A: BIT;
BEGIN
 A \leq X \times Y;
  S \leftarrow Cin xor A;
  Cout <= (Cin AND A) OR (X AND Y);
END behav;
```



### هم روندي

- 🗖 VHDL یک زبان توصیف *همروند* است
- ❖ ترتیب نوشتن جملات همروند مهم نیست
  - ❖ چون اجرا بر اساس ترتیب نوشتن نیست
- انتساب همروند را جابجا کرد په می توان تر تیب جملات انتساب همروند را جابجا کرد
- ❖ همه دستورات انتساب همروند سیگنال از عملگر =>
  - □ VHDL یک زبان مبتنی بر رخداد
- اجرا می شود بروز رخداد در سمت راست جمله اجرا می شود این می شد این می شود این می شود این
  - ❖ رخداد به تغییر در مقدار یک سیگنال گفته می شود

## زمانبندی رخدادها با استفاده از تأخیر

□با استفاده از کلمه کلیدی after
□مدل کردن تأخیرهای یک مدار واقعی
□شبیهسازی مدار را به واقعیت نزدیک تر می کند
□در سنتز مدار نادیده گرفته می شود

```
Entity halfadder is port (x, y : in bit; s, c : out bit); end halfadder; architecture behav of halfadder is begin s <= x xor y after 10 ns; c <= x and y after 5 ns; end behav;
```

### استفاده از نوع std\_logic در تعریف سیگنال

- برای نوع  $\mathrm{BIT}$ فقط مقدار '0' و '1' تعریف شده است  $\square$ 
  - □ نوع STD\_LOGIC می توانند ۹ مقدار متفاوت
- برای عملیات سنتز تنها چهار مقدار '0' ، '1' ، 'z' و '-'لازم است lacksquare

جدول۳–۱) مقادیر مختلف نوع std\_logic

uninitialized	مقدار اولیه داده نشده	'υ'
forcing unknown	مقدار ناشناخته	'X'
forcing 0	صفر	'0'
forcing 1	یک	'1'
high impedance	امپدانس بالا	'Z'
weak unknown	مقدار ناشناخته ضعيف	'W'
weak 0	صفر ضعيف	'L'
weak 1	یک ضعیف	'н'
don't care	مقدار داده نشده	'-'

#### مثال ۲-۳) استفاده از std\_logic در تمام جمع کننده

🖵 معرفی std\_logic\_1164 از کتابخانه IEEE قبل از Entity ضروری است

```
library ieee;
use IEEE.std_logic_1164.all;
ENTITY FA IS
PORT ( X, Y, Cin: IN STD_LOGIC;
        S, Cout : OUT STD LOGIC);
END FA;
ARCHITECTURE behav OF FA IS
  Signal A: STD_LOGIC;
BEGIN
  A \le X \times Y;
  S \leftarrow Cin xor A;
  Cout <= (Cin AND A) OR (X AND Y);
END behav;
```

### دستور انتساب سیگنال شرطی

سیگنال  $Target\_signal$  مقدار اولین expression مقدار اولین expression که شرط آن درست است  $\Box$  اگر هیچ شرطی درست نباشد مقدار آخرین expression که بدون شرط ذکر شده

- 🗖 دو نکته مهم:
- \* همروند بودن دستور انتساب شرطی
- ❖ هم رخداد در expression و هم رخداد در شرط باعث ارزیابی مجدد می شود

#### مثال ۳-۸) مالتی پلکسر ۲ به ۱

- □ این مثال از نظر رفتاری معادل مثال ۳-۳ است.
- 🖵 در مثال ۳–۳ از دستور انتساب ساده استفاده شده بود.
  - 🖵 در اینجا از دستور انتساب شرطی استفاده شده است

```
LIBRARY ieee;
USE IEEE.std_logic_1164.ALL;
ENTITY Mux21 IS
PORT ( s, w0, w1 : IN std logic;
               f : OUT std logic );
END Mux21;
ARCHITECTURE behav OF Mux21 IS
BEGIN
   f \le w0 WHEN s='0' ELSE w1;
END behav;
```

#### تابع رزولوشن نوع std\_logic

برای نوع  $std\_ulogic$  هیچ تابع رزولوشنی تعریف نشده  $std\_logic$  دارای یک تابع رزولوشن به شکل زیر است:

جدول ۳-۲) عملکرد تابع رزولوشن نوع std\_logic

	Х	0	1	Z	W	L	Н	-
Х	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Χ
0	Χ	0	Χ	0	0	0	0	X
1	Χ	X	1	1	1	1	1	X
Z	X	0	1	Z	W	L	Н	X
W	Χ	0	1	W	W	W	W	X
L	Χ	0	1	L	W	L	W	X
Н	Χ	0	1	W	W	W	Н	X
-	X	X	Χ	Χ	Χ	X	Χ	X

#### مثال ۳-۹) اتصال خروجی دو بافر سه حالته

ابرای جلوگیری از تداخل باید در هر لحظه فقط فعال ساز خروجی یکی از آنها فعال باشد.

```
LIBRARY ieee;
USE IEEE.std logic 1164.ALL;
ENTITY ResBus IS
                                             EN1
PORT (D, C, EN1, EN2: IN std logic;
                                                           DBUS
                DBUS: OUT std logic);
END ResBus;
ARCHITECTURE behav OF ResBus IS
BEGIN
   DBUS <= D WHEN EN1='1' ELSE 'Z';
   DBUS <= C WHEN EN2='1' ELSE 'Z';
END behav;
```

#### تمرين

تمرین ۳-۴) با استفاده از یک بافر سه حالته می توان درگاه های دوطرف (ورودی خروجی) ایجاد کرد. در مدار زیر که کد Entityی آن نوشته شده یک خروجی دو طرفه و یک خروجی از نوع بافر وجود دارد. توصیف رفتاری آن را با استفاده از دستورات انتساب همروند بنویسید.

