به نام خدا



درس: آزمایشگاه معماری کامپیوتر

استاد : دکتر سربازی

آزمایش پنجم

اعضای گروه:

سید آرین علوی رضوی راوری ۴۰۰۱۰۹۷۹۲

سیده فاطمه موسوی ۴۰۰۱۰۵۲۵۲

محمدعرفان سليما ۴۰۰۱۰۵۰۱۴


آرش ضیایی رازبان ۴۰۰۱۰۵۱۰۹


مرداد ۱۴۰۲

پروتئوس آزمایش:

هدف آزمایش:

در این آزمایش می خواهیم با استفاده از نرم افزار پروتئوس یک واحد محاسبات و مجموعه ثبات های عمومی ماشین را طراحی و پیاده سازی کنیم. فرمت دستور داده شده به ماشین یک دستور ۶ های عمومی ماشین را طراحی و پیاده سازی کنیم. فرمت دستور داده شده به ماشین یک دستور بیت بعدی برای بیتی است که بیت اول آن برای مشخص شدن تابع موردنظر(\cdot sub) دو بیت کافی مشخص کردن ثبات مقصد (باتوجه به اینکه ۴ ثبات داریم، برای آدرس دهی به آنها دو بیت کافی است) و ۳ بیت آخر برای مشخص کردن مقدار Source Register است که یا با سه مقدار \cdot , \cdot با محتوای ۴ ثبات داخل ماشین پر می شود. در این معماری، یکی از عملوند های واحد محاسبات ثبات \cdot است. فرمت دستورات و معماری ماشین را در تصاویر زیر می توانید مشاهده کنید:





شرح آزمایش:

معماری ماشین مورد نظر از سه قسمت اصلی تشکیل شده است:

۱. مشخص کردن رجیستر مقصد

در این قسمت بیت های ۳و۴ دستور وارد یک دیکودر می شوند. خروجی دیکودر مشخص می کند که ثبات مقصد کدام یک از ثبات های داخل ماشین است و بدین ترتیب سیگنال لود آن را روشن می کند. با مشخص شدن این ثبات و با گذشت پالس ساعت، داده در ثبات مربوطه لود می شود.

۲. مولتی پلکسر ۸ به ۱

از این نوع مالتی پلسکر استفاده می کنیم که Source را مشخص کنیم. سیگنال های select که سه بیت آخر دستور هستند وارد این مالتی پلکسر می شوند و مالتی پلکسر با توجه به این سیگنال ها ثبات Source را مشخص می کند.

۳. واحد محاسبات

در این بخش باتوجه به بیت آخر دستور، عملیات مربوطه (جمع یا تفریق) با محتوای داخل ثبات های انتخاب شده انجام می شود و خروجی محاسبات داخل ثبات مقصد قرار می گیرد.

طراحی و پیاده سازی:

اکنون سه بخش اصلی معماری که در قسمت قبلی توضیح دادیم را در نرم افزار پروتیوس طراحی و پیاده سازی می کنیم:


Register File .1

Inputs: clock, 8 bits data for destination register, 2 bits index


Outputs: Values of registers


Circuit parts: Decoder (74139), Register (74198)

در این قسمت دو بیت مربوط به ایندکس وارد یک دیکودر می شوند. سپس، با توجه به ایندکس مربوطه یکی از خروجی های دیکودر صفر و بقیه یک می شوند. بنابراین، \cot خروجی های دیکودر را به ورودی لود رجیستر ها می دهیم (برای لود کردن در رجیستر ها از سیگنال های دیکودر را به ورودی لود رجیستر ها می کنیم. بنابراین، این دو سیگنال را به خروجی های دیکودر وصل می کنیم). همچنین، باتوجه به اینکه می خواهیم مقادیر داخل رجیستر ها پاک نشود، سیگنال \cot را نیز به سیگنال کلاک رجیستر ها متصل می کنیم. \cot را به ورودی های هر چهار رجیستر وصل می کنیم تا با هر کلاک با توجه به ایندکس مربوطه، داده در رجیستر موردنظر لود شود. سپس، مقادیر داخل رجیستر ها را به عنوان خروجی قرار می دهیم تا به صورت جدا وارد مولتی پلکسر \cot \cot



Register File






قطعات مربوطه به ترتیب از راست به چپ: رجیستر، دیکودر

MUX 8 * 1.7


Inputs: values of registers, 3 bit select line (source)

Outputs: 8-bit output

Circuit parts: MUX 8*1 (74151)



MUX **A*** \ Custom



MUX Λ * \

۳. واحد محاسبات(ALU)

Inputs: Register O value, 8-bit from MUX 8*1, Add/Sub


Outputs: 8-bit Result

Circuit parts: 4-bit Adder (7483), XOR gate


در این قسمت یک واحد محاسبات با دو قابلیت جمع و تفریق دو عدد ۸ بیتی طراحی می کنیم. سیگنال ورودی Add/Sub مشخص می کند که جمع باید انجام شود یا تفریق. در این بخش ورودی دوم(۸-bit from MUX) را با بیت XOR ،Add/Sub می کنیم. سپس حاصل گیت های XOr را با مقدار رجیستر صفر که ورودی ثابت این واحد است جمع می کنیم. برای جمع و تفریق ، با توجه به اینکه دو عدد ۸ بیتی داریم، از دو عدد جمع کننده ی چهار بیتی استفاده می کنیم و Carry خروجی جمع کننده ی اول را به Carry ورودی جمع کننده ی دوم می دهیم. بنابراین، فرمول واحد محاسبات به صورت زیر است: (در اینجا C_in بیانگر Carry ورودی جمع کننده ی اول را ست:

 $Out = A + (B\ xor\ Add \ Sub) + C_{in},\ C_{in} = Add \ Sub$ در اینجا دو حالت وجود دارد:

- A مفر باشد: پس باید دو ورودی را با یکدیگر جمع کنیم. فرض کنیم که Add/Sub اگر Add/Sub صفر باشد: پس باید دو ورودی را با یکدیگر جمع کنیم: مقدار داخل رجیستر صفر و B مقدار حاصل از B مقدار داخل رجیستر صفر و $Add \setminus Sub = \cdot \rightarrow B \ xor \cdot = B \rightarrow Out = A + B + \cdot = A + B$




ALU



۴−bit Adder

۱. نحوه ی اتصال:


نحوه ی اتصالات و شکل کلی مدار را می توانید در تصویر زیر مشاهده کنید:




۲. تست مدار:

برای بررسی صحت عملکرد مدار، مجموعه ی دستورات زیر را اجرا می کنیم:


ابتدا با ریست کردن مقدار تمام رجیسترها را برابر ۰ می کنیم.




سپس با دستور R1 = R0 + 1 مقدار R0 را ۲ کرده و با دستور R1 = R0 + 1 در R1 مقدار ۳ را می ریزیم.




سپس با اجرای همان دستور قبلی مقدار RO را به ۷ می رسانیم.



دستور R2=R0-R1 را اجرا می کنیم تا مقدار ۴ در رجیستر R2 ریخته شود.



در نهایت R3=R0+R2 را اجرا می کنیم تا مقدار ۱۱ در R3 ذخیره شود که نتیجه ی مطلوب و مورد و انتظار است.



پیاده سازی روی بردبورد :

برای پیاده سازی روی بورد، مدار را با ۲ رجیستر ۴ بیتی ساختیم.


ابتدا بخش های اصلی مدار، یعنی رجیستر فایل شامل ۲ رجیستر ۴ بیتی، ۴ عدد مالتی پلکسر ۸ تایی و یک جمع / تفریق کننده (شامل ۴ گیت XOr و یک جمع کننده ۴بیتی)، را جداگانه ساخته و تست کردیم. سپس اتصالات قسمت های مختلف را به ترتیب محاسبه در هر چرخه ی ساعت انجام دادیم.


درواقع ورودی های مالتی پلکسرها که از از روی خروجی های رجیسترها به دست می **XOr** آیند را مشخص می کنیم، سپس خروحی مالتی پلکسرها را با ورودی جمع / تفریق **XOr** می کنیم و سپس **RO** را با خروجی **XOr** ها جمع می کنیم. تمام قطعات و اتصالات تا این مرحله را نیز چک کردیم.

در نهایت خروجی جمع کننده را به ورودی رجیستر متصل می کنیم، اما در بعضی مواقع مقدار DFF ها مطلوب نبود. این اتفاق احتمالا به علت مشکل در اتصالات بردها و سیم ها بود که به علت کمبود زمان موفق به حل مشکل آن نشدیم.


برای رجیستر، مالتی پلکسر ، XOr و جمع کننده به ترتیب از ۷۴۱۷۳، ۷۴۱۵۱، ۷۴۸۶ و ۳۸۸۳ و ۷۴۸۳ استفاده کردیم که دیتاشیت آنها را در ادامه مشاهده میکنید:

PIN ASSIGNMENT





V4101



VFAT