بسمه تعالى



گزارش کار هشتم آزمایشگاه طراحی سیستم های دیجیتال

ALU اعداد مختلط

استاد

دکتر انصاری

نویسنده

سیدعماد امام جمعه – ۴۰۰۱۰۸۷۷۴

آرش ضیایی رازبان – ۴۰۰۱۰۵۱۰۹

محمدعرفان سليما - ٢٠٠١٠۵٠١۴

دانشگاه صنعتی شریف

تابستان 1402

مقدمه

در این آزمایش هدف طراحی یک ALU برای محاسبات اعداد مختلط است. که از 3 بخش اصلی جمع/تفریق کننده، ضرب کننده و پایپ لاین تشکیل شده. هرکدام از این بخشها جداگانه تست خواهند شد و در نهایت در کنار یکدیگر قرار خواهند گرفت.

پیاده سازی

هرکدام از بخش های ذکر شده در دستور کار را به صورت جداگانه بررسی میکنیم.

macros

ابتدا به یک سری از macro ها و متغیرهای ثابت در طول برنامه اشاره میکنیم که در فایل زیر آمده اند.

```
`define MEM_LEN 32 // length of memory
`define A_LEN 5 // length of address memory
`define W_LEN 8 // length of the imaginary and real parts of the numbers.
`define complex [2*`W_LEN-1:0]
`define Re(c) c[2*`W_LEN-1:`W_LEN]
`define Im(c) c[`W_LEN-1:0]
`define sRe(c) $signed(`Re(c))
`define sIm(c) $signed(`Im(c))
```

توضیحات اعداد ثابت به صورت کامنت آمده اند. Re و Im هم به ترتیب بخش حقیقی و موهومی عدد مختلط را خروجی میدهند.

Add/Sub

همانطور که از اسم ماژول پیداست، وظیفه این ماژول تولید جمع و تفریق اعداد مختلط است. که حاصل این عملیات با جمع و تفریق مستقل دو بخش عدد مختلط به دست می آید. کد Verilog این ماژول به شکل زیر است:

```
`include "macros.v"

module AddSub (
    input `complex a,
    input `complex b,
    input op, // 0 add - 1 sub
    output `complex c
);
    assign `Re(c) = (op ? (`sRe(a) - `sRe(b)) : (`sRe(a) + `sRe(b)));
    assign `Im(c) = (op ? (`sIm(a) - `sIm(b)) : (`sIm(a) + `sIm(b)));
endmodule
```

ورودی op مشخص میکند که خروجی جمع یا تفریق دو عدد باشد.

برای تست این مدار TestBench زیر را طراحی میکنیم:

4 عملیات جمع و تفریق در این تست بنچ تست میشود که حاصل همه به درستی تولید شده است.

```
include "macros.v"
module AddSub TB;
   reg `complex a, b;
   reg op;
   wire `complex c;
   AddSub addsub(a, b, op, c);
   initial begin
       Re(a) = -11; Im(a) = 15;
       Re(b) = 13; Im(b) = -14;
       op = 1;
       #10;
       $display("(%d, %d) - (%d, %d) = (%d, %d)", `sRe(a), `sIm(a), `sRe(b),
 sIm(b), `sRe(c), `sIm(c));
       Re(a) = 14; Tm(a) = 3;
       Re(b) = 21; Im(b) = -64;
       op = 0;
       #10;
       display("(%d, %d) + (%d, %d) = (%d, %d)", `sRe(a), `sIm(a), `sRe(b), 
 sIm(b), `sRe(c), `sIm(c));
       Re(a) = 20; Im(a) = 18;
       Re(b) = -40; Im(b) = 32;
       op = 0;
       #10;
       display("(%d, %d) + (%d, %d) = (%d, %d)", `sRe(a), `sIm(a), `sRe(b),
 sIm(b), sRe(c), sIm(c);
       Re(a) = 43; Im(a) = 0;
       Re(b) = -1; Im(b) = -37;
       op = 1;
       #10;
       display("(%d, %d) - (%d, %d) = (%d, %d)", `sRe(a), `sIm(a), `sRe(b), 
 sIm(b), `sRe(c), `sIm(c));
       $finish();
endmodule
```

خروجی TestBench:

```
PS E:\University\Term 4.5\DSD az\8\Code> vvp a.out
 -11,
        15) - (13, -14) = (-24,
                                     29)
  14,
         3) + (
                 21, -64) = (
                               35,
                                     -61)
        18) + (-40,
                      32) = (-20,
  20,
                                      50)
         0) - (-1,
                     -37) = (44,
                                     37)
AddSub TB.v:32: $finish called at 40 (1s)
```

Multiply

این ماژول وظیفه ضرب دو عدد مختلط را به عهده دارد. رابطه ضرب 2 عدد مختلط به شکل زیر است:

$$(a c - b d) + i (a d + b c).$$

بر این اساس ماژول ضرب دو عدد را در Verilog پیاده سازی میکنیم:

```
`include "macros.v"

module Multiply (
    input `complex a,
    input `complex b,
    output `complex c
);
    assign `Re(c) = `sRe(a) * `sRe(b) - `sIm(a) * `sIm(b);
    assign `Im(c) = `sRe(a) * `sIm(b) + `sIm(a) * `sRe(b);
endmodule
```

همچنین برای تست این ماژول، TestBench زیر را استفاده میکنیم:

```
`include "macros.v"
module mul TB;
                 reg `complex a, b;
                wire `complex c;
                Multiply mul(a, b, c);
                initial begin
                                  Re(a) = -10; Im(a) = 5;
                                  Re(b) = 3; Im(b) = -8;
                                  display("(%d, %d) - (%d, %d) = (%d, %d)", `sRe(a), `sIm(a), `sRe(b),
    sIm(b), `sRe(c), `sIm(c));
                                  Re(a) = 6; Im(a) = 3;
                                   Re(b) = 2; Im(b) = -6;
                                  $display("(%d, %d) - (%d, %d) = (%d, %d)", `sRe(a), `sIm(a), `sRe(b),
    sIm(b), `sRe(c), `sIm(c));
                                   Re(a) = 2; Im(a) = 8;
                                  Re(b) = -0; Im(b) = 2;
                                  #10;
                                  display("(%d, %d) - (%d, %d) = (%d, %d)", `sRe(a), `sIm(a), `sRe(b), 'sRe(b), 'sRe
    sIm(b), `sRe(c), `sIm(c));
                                  Re(a) = 4; Im(a) = 1;
                                  Re(b) = -2; Im(b) = -7;
                                  #10;
```

خروجی این TestBench به شکل زیر خواهد بود:

```
PS E:\University\Term 4.5\DSD az\8\Code> vvp a.out

(-10, 5) * ( 3, -8) = ( 10, 95)

( 6, 3) * ( 2, -6) = ( 30, -30)

( 2, 8) * ( 0, 2) = ( -16, 4)

( 4, 1) * ( -2, -7) = ( -1, -30)

Multiply_TB.v:27: $finish called at 40 (1s)
```

که تمامی خروجی ها به درستی تولید شده اند پس ماژول به درستی کار میکند.

ALU

این ماژول از کنار هم قرار دادن جمع/تفریق کننده و ضرب کننده درست شده است. با استفاده از op مشخص میشود که عملیات مورد نظر ما جمع یا تفریق یا ضرب است. (op جمع op تفریق op تفریق op و op ضرب)

کد وریلاگ این ماژول:

```
include "macros.v"

module ALU (
    input `complex a,
    input `complex b,
    input [1:0] op,
    output `complex res
);
    wire `complex addsub_res, mul_res;

AddSub addsub(a, b, op[0], addsub_res);
    Multiply multiply(a, b, mul_res);

assign res = (op[1] ? mul_res : addsub_res);
endmodule
```

Memory

این ماژول معادل حافظه Word 32 ای موجود در کامپیوتر است. که قابلیت write و read از 2 آدرس همزمان را دارد. نکته قابل ذکر درباره این ماژول این است که بر اساس کلاک write نمیکند. و هر وقت که مقادیر ورودی تغییری کردند write میکند. مقدار اولیه آرایه mem هم از فایل initial_memory.txt خوانده میشود که در فولدر Data قرار گرفته.

```
include "macros.v"

module Memory (
    input [`A_LEN-1:0] addr1,
    input [`A_LEN-1:0] addr2,
    input `complex write,
    input [`A_LEN-1:0] addr3,
    output `complex read1,
    output `complex read2
);
    reg `complex mem [`MEM_LEN-1:0];

    assign read1 = mem[addr1];
    assign read2 = mem[addr2];
    always @(*) mem[addr3] <= write;
endmodule</pre>
```

Instruction

این ماژول هم مشابه Memory یک حافظه است که از آن دستورهای لازم برای اجرا خوانده میشود. پس از هر کلاک pc یک واحد جلو میرود تا instruction بعدی خوانده شود. همچنین instruction ها در همین ماژول بخش بندی شده و بخش متناظر op و آدرس ها به صورت مجزا خروجی داده میشوند.

```
include "macros.v"
module Instruction (
    input clk, rstN,
    output [1:0] op,
    output [4:0] addr1,
    output [4:0] addr2,
    output [4:0] addr3
);
    reg [0:16] mem [`MEM_LEN-1:0];
    reg [`A_LEN:1] pc;
    assign op = mem[pc][0:1];
    assign addr3 = mem[pc][2:6]; // where to write
    assign addr1 = mem[pc][7:11];
    assign addr2 = mem[pc][12:16];
    always @(posedge clk or negedge rstN) begin
        if(~rstN) begin
            pc <= 0;
        else begin
            pc <= pc + 1;
        end
endmodule
```

PipeLine

در این ماژول همه ماژول های قبلی به یکدیگر متصل میشوند و کل پردازنده به صورت pipeline فعالیت میکند. زیرماژول های این ماژول Memory و ALU و Instruction است.

همچنین پایپ لاین مورد استفاده در این پردازنده از stage 3 تشکیل شده است که برای اجرای آن به صورت پایپلاین میان اتصالات هر بخش یک رجیستر قرار گرفته تا با هر کلاک دیتا یک stage جلو برود:

- 1. Inst در این stage دستور خوانده میشود.
- Mem: در این stage مقادیر متناظر آدرس های موجود در دستور، از حافظه خوانده میشود.
- 3. ALU: در این stage حاصل اجرای عملیات بر روی ورودی ها که در خروجی ALU قرار گرفته نوشته میشود.

برای انتقال برخی از دیتاها میان استیجها بعضی از خروجی ها مثل buff_op هستند که صرفا برای این buffer شده اند که در استیج درستی مورد استفاده قرار بگیرند.

لازم به ذکر است که در این پردازنده hazard هایی مانند RAW شدنی هستند و برای جلوگیری از آنها کاری صورت نگرفته. کد وریلاگ این ماژول که ماژول اصلی مدار است در زیر آمده است:

```
include "macros.v"
module Pipeline (
    input clk, rstN
);
wire [4:0] inst addr1, inst addr2, inst addr3;
wire [1:0] inst_op;
wire `complex mem_read1, mem_read2, alu_res;
reg [4:0] buff_addr3, buff2_addr3, addr1, addr2, addr3;
reg [1:0] buff_op, op;
reg `complex read1, read2, write;
Memory mem(addr1, addr2, write, addr3, mem_read1, mem_read2);
ALU alu(read1, read2, op, alu_res);
Instruction inst(clk, rstN, inst_op, inst_addr1, inst_addr2, inst_addr3);
always @(posedge clk or negedge rstN) begin
    if (rstN) begin
        addr1 <= inst_addr1;</pre>
        addr2 <= inst_addr2;</pre>
        buff_op <= inst_op;</pre>
        buff_addr3 <= inst_addr3;</pre>
        read1 <= mem_read1;</pre>
        read2 <= mem_read2;</pre>
```

```
op <= buff_op;
buff2_addr3 <= buff_addr3;

// ALU
addr3 <= buff2_addr3;
write <= alu_res;

$display("%dbuff_op=%b, buff_addr3=%d, addr1=%d, addr2=%d", $time,
buff_op, buff_addr3, addr1, addr2);
$display("%dop=%b, buff2_addr3=%d, read1=(%d, %d), read2=(%d, %d)",
$time, op, buff2_addr3, `sRe(read1), `sIm(read1), `sRe(read2), `sIm(read2));
$display("%daddr3=%d, write=(%d, %d)\n", $time, addr3, `sRe(write),
`sIm(write));
end
end
end</pre>
```

از دستورات display\$ برای بررسی درستی مدار استفاده میشود. (چون برداشت کردن از waveform در این مدار دشوارتر است)

برای تست ماژول بالا TestBench زیر نوشته شده است:

توجه کنید با وجود اینکه 16 دستور داریم، نیاز به 18 کلاک داریم چون پس از خواندن آخرین دستور به 3 کلاک برای اتمام کار آن دستور نیاز خواهیم داشت.

محتویات حافظه اولیه و حافظه دستورات نیز در صفحه بعد آورده شده.

```
data > ≡ instruction_memory.txt
       10 00111 01010 10111
                                    // mul $00111 $01010 $10111
                                                                            00010101 00000111
                                                                            11001111_00010001
00011101_11101001
                                    // mul $00011 $10111 $00001
        10 00011 10111 00001
        10 01011 00001 10111
                                    // mul $01011 $00001 $10111
                                                                            00010111 00001111
                                                                            10 11011 01010 01001
                                    // mul $11011 $01010 $01001
       00 00010 00111 10010
                                    // add $00010 $00111 $10010
                                                                            00 01000 11011 01111
                                    // add $01000 $11011 $01111
       00 00010 00111 01001
                                    // add $00010 $00111 $01001
                                                                            00010111 11111001
       00 00101 01011 10001
                                    // add $00101 $01011 $10001
       01 00110 00001 01000
                                    // sub $00110 $00001 $01000
                                                                            // sub $10110 $10011 $01000
       01 10110 10011 01000
                                                                            01100001_10101101
01101111_11100011
       01 11100 11111 00101
                                    // sub $11100 $11111 $00101
       01_11010_01111_00010
                                    // sub $11010 $01111 $00010
                                                                            01001011_10101110
11001111_10000110
10011101_11111011
       01 01011 00100 00101
                                    // sub $01011 $00100 $00101
                                                                            10010001_01111000
00111010_01011110
       01 01111 10001 01000
                                    // sub $01111 $10001 $01000
                                                                            00101011 01111101
       01 00101 10100 00101
                                    // sub $00101 $10100 $00101
```

Waveform حاصل پس از شبیه سازی به شکل زیر خواهد بود. که البته تحلیل آن به خصوص با توجه به اینکه اعداد مختلط به درستی نمایش داده نمیشوند دشوار است:



بنابراین از خروجی های display برای بررسی درستی عملکرد استفاده میکنیم.

خروجی display\$ پس از شبیه سازی test bench به طور کامل در فایل display_output.txt به طور کامل آمده. اما به دروجی دلیل طولانی بودن ما با آوردن چند کلاک اول عملکرد دستور اول در مدار را تست میکنیم.

خروجی 4 کلاک اول:

```
20 buff_op=xx, buff_addr3= x, addr1= x, addr2= x

20 op=xx, buff2_addr3= x, read1=( x, x), read2=( x, x)

20 addr3= x, write=( x, x)

30 buff_op=10, buff_addr3= 7, addr1=10, addr2=23

30 op=xx, buff2_addr3= x, read1=( x, x), read2=( x, x)

30 addr3= x, write=( x, x)
```

```
40 buff_op=10, buff_addr3= 3, addr1=23, addr2= 1

40 op=10, buff2_addr3= 7, read1=( 1, 2), read2=( -2, -2)

40 addr3= x, write=( x, x)

50 buff_op=10, buff_addr3=11, addr1= 1, addr2=23

50 op=10, buff2_addr3= 3, read1=( -2, -2), read2=( 14, 9)

50 addr3= 7, write=( 2, -6)
```

همانطور که میبینید دستور اول معادل است با:

mul \$00111 \$01010 \$10111

که یعنی حاصل ضرب محتویات آدرس 10 و 23 را در آدرس 7 قرار بده. که میبینیم آدرس ها و 0 به درستی در 0 اول خوانده شده است. (زمان 0 خط اول)

پس از آن محتویات دو آدرس به درستی خوانده شده که برابر است با 2i + 2i و 2i - 2. (زمان 40 خط دوم) در استیج بعدی حاصل آنها در write به درستی 3i - 2 محاسبه شده و در آدرس 3i - 2 قرارداده میشود. (زمان 3i - 2 خط سوم) پس مدار به درستی روند اجرای این دستور را طی کرد.

منابع:

Mano, Morris. Computer system architecture. Prentice-Hall of India, 2003.