



دانشکده مهندسی برق

سیستم‌های مبتنی بر ASIC و FPGA

نیم‌سال اول ۱۳۹۹-۱۴۰۰

مدرس: دکتر مهدی شعبانی

## پروژه فاز چهارم

شماره دانشجویی: ۹۷۱۰۲۵۵۸

نام و نام‌خانوادگی: عرفان نصرتی

## فهرست مطالب

۲	۱	مقدمه
۲	۲	فایل بندی
۲	۳	فرستنده
۴	۱.۳	scrambler
۴	۲.۳	viterbi
۵	۳.۳	interleaver
۶	۴.۳	power
۶	۵.۳	user
۶	۶.۳	test
۸	۴	reciever
۸	۱.۴	descramble
۸	۲.۴	encoder
۹	۳.۴	deinterleaver
۹	۴.۴	power
۱۰	۵.۴	user
۱۰	۶.۴	test
۱۱	۵	گیرنده و فرستنده
۱۱	۱.۵	test

## ۱ مقدمه


در این فاز که فاز نهایی پروژه است به طراحی ساختار فرستنده و گیرنده می‌پردازیم و باید ماژول‌هایی که در فازهای قبل مورد استفاده قرار گرفته است را با هم ارتباط دهیم تا در گیرنده و فرستنده آن را استفاده کنیم.

## ۲ فایل بندی

نحوه قرار گیری فایل‌های پروژه به این صورت است که پوشه اصلی ۲ فولدر به نام‌های Verilog و متلب قرار دارد و در هر یک از پوشه‌ها کد‌های فاز مربوطه در پوشه فاز مربوطه قرار گرفته‌اند. کد متلب هر سه تست کیس‌های فرستنده و گیرنده و فرستنده گیرنده را در یک کد درست می‌کند. تنها کافیسیت برای صحت سنجی تست کیس‌ها را توسط متلب درست کنید و در پوشه‌های پروژه دلخواه کپی کنید و تست بنچ را اجرا کنید. در این قسمت در پوشه وریلاگ ۳ پوشه دیده می‌شود که یکی فرستنده و دیگری گیرنده و فولدر سوم فرستنده و گیرنده است.


## ۳ فرستنده

ساختار کلی فرستنده به این شکل است که دیتای آمده ابتدا باید اسمبل شود سپس دیتای اسمبل شده به کانولوشنال انکودر داده می‌شود و سپس دیتای انکود شده تحویل اینترلیور می‌شود. ساختار استفاده شده در این فرستنده به صورت پسیو است یعنی ماژول‌های ما سیگنال En به دیگری نمی‌فرستند و هر ماژول در فاز قبل یک ماژول بالا دستی کنترلی دارد که این ماژول بالا دستی اینگونه عمل می‌کند که قسمت preamble و signal را جدا کرده و اگر ماژول ما دارای دیلی باشد آن را در یک شیفت رجیستر ذخیره می‌کند و در موقع مناسب preamble و signal را به خروجی می‌دهد و خروجی ماژول را نیز بعد از آن به خروجی می‌دهد. به این صورت هر ماژول کل فریم را دریافت کرده و فریم را به بعدی تحویل می‌دهد. در ساختار این فرستنده باید قسمت سیگنال داده وارد انکودر شود اما چون در فاز دو این پیاده سازی انجام نشده بود ساختار فرستنده و گیرنده من این اشکال را دارند که تنها قسمت دیتای ورودی را از همه ماژول‌ها عبور می‌دهند در صورتی که قسمت سیگنال باید از انکودر و ویتربی عبور داده شود. حال همانطور که گفتیم ماژول‌ها پسیو هستند و یک دیگر را صدا نمی‌کنند. و روش فعال شدن آنها روشی است که گیرنده می‌فهمد سیگنال فعال شده است. یعنی از قسمت پری‌امبل برای اینکه ماژول‌ها بفهمند دیتایی آمده است استفاده شده است. از آنجایی که پری‌امبل ما از ۱۲ بیت یک تشکیل شده است در هر ماژول فرستنده و یا گیرنده یک ماشین حالت وجود دارد که بررسی می‌کند زمانی که ۱۲ یک پشت سر هم دریافت کرد به ماژول دستور روشن شدن می‌دهد و هم زمان با این استتیت ماشین یک رجیستر مقدار ورودی را ذخیره می‌کند تا پری‌امبل و قسمت سیگنال که بدون تغییر به ماژول بعد منتقل می‌شود را در خود ذخیره کند و در موقع مناسب به خروجی انتقال دهد.



شمای کلی فرستنده است که به این صورت عمل می‌کند که هر ماژول فاز قبل یک ماژول کنترلی دارد که با آمدن پری‌امبل به ماژول دست پایین خود دستور روشن شدن و انجام عملیات را می‌دهد سپس در موقع مناسب دیتای پری‌امبل و سیگنال

را به خروجی اضافه کرده و به خروجی بعدی می‌دهد.




در اینجا RTL کنترلی اسمبلر را می‌بینیم همانطور که دیده می‌شود در قسمت اول و ابتدایی این ماژول تعداد رجیستر و کانتر هستند که نقش ماشین حالت را برای تشخیص پری‌امبل انجام می‌دهند.


```
44
45 always@(posedge Clk) begin
46     if (~En || Reset ) begin
47         Out <= 1'b0; // the Scrambler is disable and sends 0
48         Preamble_signal_length <= 7'b0;
49         start_scramble <= 1'b0;
50         FIFO <= 12'b0;
51     end
52     else if ( Preamble_signal_length < 7'd12 )begin
53         Out <= 1'b1;
54         FIFO[Preamble_signal_length] <= MAC_Data;
55         Preamble_signal_length <= Preamble_signal_length + 1'b1;
56     end
57     else if ( Preamble_signal_length < 7'd36 ) begin
58         Out <= FIFO[0];
59         FIFO <= {MAC_Data,FIFO[11:1]};
60         Preamble_signal_length <= Preamble_signal_length + 1'b1;
61     end
62     else if ( Preamble_signal_length < 7'd84 ) begin
63         start_scramble <= 1'b1;
64         Out <= Scrambled_data;
65         FIFO <={MAC_Data,FIFO[11:1]};
66         Preamble_signal_length <= Preamble_signal_length + 1'b1;
67     end
68     else begin
69         Out <= 1'b0;
70         FIFO <= 12'b0;
71     end
72 end
```


در اینجا برای نمونه کد کنترلر اسمبلر آورده شده است که همانطور که گفته شد در صورت تشخیص پری‌امبل ابتدا قسمت سیگنال را دریافت سپس ماژول دست پایینی یعنی اسمبلر را فعال می‌کند و دیتای آنرا به خروجی می‌دهد. لازم به ذکر است در ماژولی مانند اسمبلر که بدون تاخیر دیتای ورودی را به خروجی می‌دهد و به ازای هر ورودی به خروجی داریم لازم نیست از شیفت رجیستر استفاده شود و فقط کافیست مشخص شود کدام قسمت از دیتا باید وارد ماژول شود. اما در ماژولی مانند ویتربی یا اینترلیور که تاخیر در انتقال ورودی به خروجی دارند ابتدا باید پری‌امبل و سیگنال در یک رجیستر ذخیره شود سپس به قسمت اول خروجی اضافه شود. در زیر شکلی از شمای کلی طراحی کنترل کننده‌ها آمده است در ماژول‌هایی که با دریافت خروجی بدون تاخیر دیتا به بیرون می‌دهند دیده می‌شود از ساختار رجیستر برای رجیستر کردن دیتا استفاده نشده است.

## scrambler ١.٣



## viterbi ٢.٣






### ۴.۳ power

ماژول های ما به علت کوچکی و استفاده کم از ریسورس در ماژول های استفاده شده توان و سطح زیادی از چیپ را اشغال نمی کنند و به همین علت این قسمت زیاد اعتبار ندارد زیرا همانطور که در عکس زیر آمده است ما تنها از ۱۰۰۰ رجیستر و ۱۰۰۰ LUT از میان ریسورس های درون FPGA استفاده کردیم (FPGA استفاده شده همانطور که در دستورکار گفته شده است ۶ Vertex است). و به همین دلیل اکثر توان تلف شده در چیپ توان leakage است و ما توانی قابل مقایسه با این ماژول استفاده نمی کنیم.


همچنین در ورودی و خروجی ها ما ۴ ورودی کلاک و ریست و دیتا و فعال کننده را داریم و یک خروجی دیتا. پس در مجموع ۵ پین ورودی و خروجی استفاده شده است.




### ۵.۳ user

عمل کرد دستگاه به این صورت است که شما قسمت دیتا فریم به علاوه سیگنال را در ورودی به ماژول می دهد و با فعال کردن En و ریست کردن مدار. مدار آماده گرفتن دیتا می شود و از زمانی که سیگنال EN یک شود دیتا را در ورودی می گیرید در این ساختار پیاده سازی شده ما دو بیت را در ورودی گرفته و در خروجی تحویل می دهیم. قسمت پری امبل ماژول scramble به دیتا افزوده می شود ( به طور مشابه در descramble از دیتا جدا می شود). و سپس توسط کنترل های توضیح داده شده در بالا دیتا وارد ماژول کنترل می شود و قسمت سیگنال و پری امبل به ماژول بعدی انتقال پیدا می کنند.

### ۶.۳ test



شکل ۱: فقط ورودی و خروجی




شکل ۲: ماژول های میانی به ترتیب




## ۴ reciever

درگیرنده نیز ساختاری مشابه فرستنده استفاده شده است و از همان روش پسیو برای فهمیدن آمدن دیتا استفاده شده است. یعنی ماژول هایی که در رسیور هستند با دریافت پریامبل شروع به کار کرده و هر ماژول پریامبل و قسمت سیگنال داده را گرفته و بعد از انجام عملیات به بیرون می دهد. برای جلوگیری از حشو از گفتن دوباره مطالب بالا پرهیز می کنیم و به آوزدن مشخصات و نتایج در این قسمت بسنده می کنیم.


### ۱.۴ descramble



### ۲.۴ encoder







## power ۴.۴

مانند ماژول فرستنده زیر ماژول هایی که در این ماژول استفاده شده است باز هم ماژول هایی هستند که زیاد ریسورس مصرف نمی کنند اما با این تفاوت که در این قسمت ماژول ویتربی به خاطر ساختار DP بودن خود یک ماژول نسبت بزرگ حساب می شود و تفاوت چشم گیری در تعداد رجیسترها و LUT ها دیده می شود یعنی تعداد آنها تقریباً ۷.۱ برابر شده است و با توجه با اینکه میدانیم ریسورس های استفاده شده در قسمت deinterleaver و descramble تفاوت چشم گیری با هم ندارند. همانطور که در گزارش فاز دوم نیز آورده شده است ماژول ویتربی بیشتر ریسورس های این قسمت را دارد.


A	B	C	D	E	F	G	H	I	J	K	L	M	N
Device	Virtex6	On-Chip	Power (W)	Used	Available	Utilization (%)		Supply	Summary	Total	Dynamic	Quiescent	
Family	Virtex6	Clocks	0.000	49	46560	3		Source	Voltage	Current (A)	Current (A)	Current (A)	
Part	xc6vfx750	Logic	0.000	1231	46560	3		Vccint	0.900	0.435	0.000	0.435	
Package	F484	Signals	0.000	1338	---	---		Vccaux	2.500	0.045	0.000	0.045	
Temp Grade	Commercial	IOs	0.000	5	240	2		Vccp2s	2.500	0.001	0.000	0.001	
Pinouts	Typical	Linkage	1.065	---	---	---		MGTAVcc	1.000	0.203	0.000	0.203	
Speed Grade	-1L	Total	1.065	---	---	---		MGTAVss	1.200	0.213	0.000	0.213	
Environment		Thermal Properties	Effective TjA	Max Ambient	Junction Temp			Supply Power (W)	Total	Dynamic	Quiescent		
Ambient Temp (C)	50.0		(C/W)	(C)	(C)				1.065	0.000	1.065		
Use custom TjA?	No		2.7	52.1	52.9								
Custom TjA (C/W)	NA												
Airflow (LFM)	250												
Heat Sink	Medium Profile												
Custom TjSA (C/W)	NA												
Board Selection	Medium (10"x10")												
# of Board Layers	8 to 11												
Custom TjB (C/W)	NA												
Board Temperature (C)	NA												
Characterization													
Production	v1.3.2011-05-04												

همچنین در ورودی و خروجی ها ما ۴ ورودی کلاک و ریست و دیتا و فعال کننده را داریم و یک خروجی دیتا. پس در مجموع ۵ پین ورودی و خروجی استفاده شده است.

## ۵.۴ user

در این قسمت چون گیرنده یک عنصر پسو است باید زمانی که می‌خواهیم یک دیتا را دریافت کنیم سیگنال EN را فعال کنیم و یک کلاک هم فرکانس با کلاک فرستنده تولید کنیم تا گیرنده و فرستنده با هم سنکرون باشند. و سپس گیرنده با دریافت پری‌امبل خودش به صورت خودکار شروع به پراسس کردن دیتا ها و باز تولید دیتای فرستاده شده می‌کند.


## ۶.۴ test



شکل ۴: فقط ورودی و خروجی



شکل ۵: ماژول های میانی به ترتیب




شکل ۶: همه خروجی ها و ورودی

همانطور که دیده می‌شود در خروجی همه ماژول ها پری‌امبل دیده می‌شود ( مقدار پری‌امبل ۱۲ تا یک است). به جز دی‌اسکرمبلر زیرا این ماژول دیتا را به خارج تحویل می‌دهد.


## ۵ گیرنده و فرستنده

این ماژول تنها پشت هم چیدن ماژول های فرستنده و گیرنده است زیرا همانطور که گفته شد این المان ها پیسو هستند. در اینجا باید همان ورودی که در وردی می دهیم را در خروجی دریافت کنیم.





شکل ۷: فقط ورودی و خروجی

## ۱.۵ test



شکل ۸: فقط ورودی و خروجی



پایان