

دانشکده مهندسی برق

سیستمهای مبتنی بر ASIC و FPGA

نيمسال اول ١٣٩٩-٠٠١

مدرس: دکتر مهدی شعبانی

پروژه فاز چهارم

نام و نامخانوادگی: عرفان نصرتی شماره دانشجویی: ۹۷۱۰۲۵۵۸

فهرست مطالب

																																						•						70
۲																																										مه	مقد	١
۲																																									دی	، بن	7	
۲																																									٥.	تند	ف س	۲
4 4 0 9		•		•														· ·				· .					 	· ·									: in :	ite	vi rle po	te ear ov u	ler rbi ver ver ser		1.4 7.4 7.4 4.4 6.4	
۶ ۸	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•		•	•	•	•	•	•	•	•	 •	•	•	•	•	•	•	•	•	•	•	•	•		est rec		۶.۳ ver	۴ ۴
۸ ۸ ۹ ۹ ۱				•														· · · ·				·			· · ·		 									de	ein •	ei ite	nc rle po	ocear ov u	ble der ver ver ser		1.4 7.4 7.4 4.4 6.4 9.4	
۱۱																																						ده	ىتنا	رس	و ف	نده	گيرا	۵

مقدمه

در این فاز که فاز نهایی پروژه است به طراحی ساختار فرستنده و گیرنده میپردازیم و باید ماژول هایی که در فاز های قبل مورد استفاده قرار گرفته است را با هم ارتباط دهیم تا در گیرنده و فرستنده آن را استفاده کنیم.

۲ فایل بندی

نحوه قرار گیری فایل های پروژه به این صورت است که پوشه اصلی ۲ فولدر به نام های Verilog و متلب قرار دارد و در هر یک از پوشه ها کد های فاز مربوطه در پوشه فاز مربوطه قرار گرفته اند. کد متلب هر سه تست کیس های فرستنده و گیرنده و فرستنده گیرنده را در یک کد درست میکند. تنها کافیست برای صحت سنجی تست کیس ها را توسط متلب درست کنید و در پوشه های پروژه دلخواه کپی کنید و تست بنچ را اجرا کنید.

در این قسمت در پوشه وریلاگ ۳ پوشه دیده می شود که یکی فرستنده و دیگری گیرنده و فولدر سوم فرستنده و گیرنده است.


٣ فرستنده

ساختار کلی فرستنده به این شکل است که دیتای آمده ابتدا باید اسمبل شود سپس دیتای اسمبل شده به کانولوشنال انکودر داده می شود و سپس دیتای انکود شده تحویل اینترلیور می شود.

ساختار استفاده شده در این فرستنده به صورت پسیو است یعنی ماژول های ما سیگنال En به دیگری نمی فرستند و هر ماژول signal و preamble و میکند که قسمت preamble و در فاز قبل یک ماژول بالا دستی کنترلی دارد که این ماژول بالا دستی اینگونه عمل میکند که قسمت preamble و را جدا کرده و اگر ماژول ما دارای دیلی باشد آن را در یک شیفت رجیستر ذخیره میکند و در موقع مناسب preamble را به خروجی میدهد.


به این صورت هر مآژول کل فریم را دریافت کرده و فریم را به بعدی تحویل میدهد. در ساختار این فرستنده باید قسمت سیگنال داده وارد انکودر شود اما چون در فاز دو این پیاده سازی انجام نشده بود ساختار فرستنده و گیرنده من این اشکال را دارند که تنها قسمت دیتای دیتا ورودی را از همه ماژول ها عبور میدهند در صورتی که قسمت سیگنال باید از انکودر و ویتربی عبور داده شود.

حال همانطور که گفتیم ماژول ها پسیو هستند و یک دیگر را صدا نمیکنند. و روش فعال شدن آنها روشی است که گیرنده می فهمد سیگنال فعال شده است.یعنی از قسمت پری امبل برای اینکه ماژول ها بفهمند دیتایی آمده است استفاده شده است. از آنجایی که پری امبل ما از ۱۲ بیت یک تشکیل شده است در هر ماژول فرستنده و یا گیرنده یک ماشین حالت وجود دارد که بررسی می کند زمانی که ۱۲ یک پشت سر هم دریافت کرد به ماژول دستور روشن شدن می دهد و هم زمان با این استیت ماشین یک رجیستر مقدار ورودی را ذخیره می کند تا پری امبل و قسمت سیگنال که بدون تغییر به ماژول بعد منتقل می شود را در خود ذخیره کند و در موقع مناسب به خروجی انتقال دهد.



شمای کلی فرستنده است که به این صورت عمل میکند که هر ماژول فاز قبل یک ماژول کنترلی دارد که با آمدن پریامبل به ماژول دست پایین خود دستور روشن شدن و انجام عملیات را میدهد سپس در موقع مناسب دیتای پریامبل و سیگنال

را به خروجی اضافه کرده و به خروجی بعدی میدهد.



در اینجا RTL کنترلی اسمبلر را میبینیم همانطور که دیده می شود در قسمت اول و ابتدایی این ماژول تعداد رجیستر و کانتر هستند که نقش ماشین حالت را برای تشخیص پری امبل انجام می دهند.


```
45
        always@(posedge Clk) begin
           if (~En || Reset ) begin
46
47
             Out <= 1'b0; // the Scrambler is disable and sends 0
48
             Preamble_signal_length <= 7'b0;
             start scramble <= 1'b0;
49
             FIFO <= 12'b0;
50
51
           else if ( Preamble_signal_length < 7'd12 )begin
52
             Out <= 1'b1;
53
54
             FIFO[Preamble_signal_length] <= MAC_Data;
             Preamble_signal_length <= Preamble_signal_length + 1'bl;</pre>
55
56
           else if ( Preamble_signal_length < 7'd36 ) begin
57
             Out <= FIFO[0];
58
59
             FIFO <= {MAC_Data, FIFO[11:1]};
60
             Preamble_signal_length <= Preamble_signal_length + 1'bl;
61
62
           else if ( Preamble_signal_length < 7'd84 ) begin
             start scramble <= 1'bl;
63
             Out <= Scrambled data;
64
65
             FIFO <={MAC_Data, FIFO[11:1]};
66
             Preamble_signal_length <= Preamble_signal_length + 1'bl;
67
           end
68
           else begin
             Out <= 1'b0;
             FIFO <= 12'b0;
70
71
           end
```

در اینجا برای نمونه کد کنترلر اسمبلر آورده شده است که همانطور که گفته شد در صورت تشخیص پریامبل ابتدا قسمت سیگنال را دریافت سپس ماژول دست پایینی یعنی اسمبلر را فعال میکند و دیتای آنرا به خروجی میدهد. لازم به ذکر است در ماژولی مانند اسمبلر که بدون تاخیر دیتای ورودی را به خروجی می دهد و به ازای هر ورودی یه خروجی داریم لازم نیست از شیفت رجیستر استفاده شود و فقط کافیست مشخص شود کدام قسمت از دیتا باید وارد ماژول شود.


اما در ماژولی مانند ویتربی یا اینترلیور که تاخیر در انتقال ورودی به خروجی دارند ابتدا باید پری امبل و سیگنال در یک رجیستر ذخیره شود سپس به قسمت اول خروجی اضافه شود.

در زیر شکلی از شمای کلی طراحی کنترل کننده ها آمده است در ماژول هایی که با دریافت خروجی بدون تاخیر دیتا به بیرون می دهند دیده می شود از ساختار رجیستر برای رجیستر کردن دیتا استفاده نشده است.


scrambler 1.7



viterbi 7.7




interleaver 7.7



power 4.4

ماژول های ما به علت کوچکی و استفاده کم از ریسورس در ماژول های استفاده شده توان و سطح زیادی از چیپ را اشغال نمی کنند و به همین علت این قسمت زیاد اعتبار ندارد زیرا همانطور که در عکس زیر آمده است ما تنها از ۲۰۰۰ رجیستر و LUT ۱۰۰۰ از میان ریسورس های درون FPGA استفاده کردیم (FPGA استفاده شده همانطور که در دستورکار گفته شده است ۶ Vertex است). و به همین دلیل اکثر توان تلف شده در چیپ توان leakage است و ما توانی قابل مقایسه با این ماژول استفاده نمی کنیم.

همچنین در ورودی و خروٰجی ها ما ۴ ورودی کلاک و ریست و دیتا و فعال کننده را داریم و یک خروجی دیتا. پس در مجموع ۵ پین ورودی و خروجی استفاده شده است.




user 0.4


عمل کرد دستگاه به این صورت است که شما قسمت دیتا فریم به علاوه سیگنال را در ورودی به ماژول میدهد و با فعال کردن En و ریست کردن مدار. مدار آماده گرفتن دیتا می شود و از زمانی که سیگنال EN یک شود دیتا را در ورودی می گیرید در این ساختار پیاده سازی شده ما دو بیت را در ورودی گرفته و در خروجی تحویل می دهیم.

قسمت پری امبل ما ژول scramble به دیتا افزوده می شود (به طور مشابه در descramble از دیتا جدا می شود). و سپس توسط کنترل های توضیح داده شده در بالا دیتا وارد ما ژول کنترل می شود و قسمت سیگنال و پری امبل به ما ژول بعدی انتقال پیدا می کنند.


test 8.7



شكل ١: فقط ورودي و خروجي



شکل ۲: ماژول های میانی یه ترتیب




شکل ۳: همه خروجي ها و ورودي


reciever 4

درگیرنده نیز ساختاری مشابه فرستنده استفاده شده است و از همان روش پسیو برای فهمدین آمدن دیتا استفاده شده است. یعنی ماژول هایی که در رسیور هستند با دریافت پریامبل شروع به کار کرده و هر ماژول پریامبل و قسمت سیگنال داده را گرفته و بعد از انجام عملیات به بیرون می دهد. برای جلوگیری از حشو از گفتن دوباره مطالب بالا پرهیز می کنیم و به آوزدن مشخصات و نتایج در این قسمت بسنده می کنیم.


descramble 1.4



encoder 7.4




deinterleaver 7.4



power 4.4

مانند ماژول فرستنده زیر ماژول هایی که در این ماژول استفاده شده است باز هم ماژول هایی هستند که زیاد ریسورس مصرف نمیکنند اما با این تفاوت که در این قسمت ماژول ویتربی به خاطر ساختار DP بودن خود یک ماژول نسبت بزرگ حساب می شود و تفاوت چشم گیری در تعداد رجیسترها و LUT ها دیده می شود بعنی تعداد آنها تقریبا ۷.۱ برابر شده است و با توجه با اینکه میدانیم ریسورس های استفاده شده در قسمت deinterleaver و deinterleaver تفاوت چشم گیری با هم ندارند. همانطور که در گزارش فاز دوم نیز آوزده شده است ماژول ویتربی بیشتر ریسورس های این قسمت را دارد.




همچنین در ورودی و خروجی ها ما ۴ ورودی کلاک و ریست و دیتا و فعال کننده را داریم و یک خروجی دیتا. پس در مجموع ۵ پین ورودی و خروجی استفاده شده است.

user 0.4

در این قسمت چون گیرنده یک عنصر پسیو است باید زمانی که میخواهیم یک دیتا را دریافت کنیم سیگنال EN را فعال کنیم و یک کلاک هم فرکانس با کلاک فرستنده تولید کنیم تا گیرنده و فرستنده با هم سنکرون باشند. و سپس گیرنده با دریافت پریامبل خودش به صورت خودکار شروع به پراسس کردن دیتا ها و باز تولید دیتای فرستاده شده می کند.


test 9.4



شکل ۴: فقط ورودی و خروجی




شکل ۵: ماژول های میانی یه ترتیب



شکل ۶: همه خروجی ها و ورودی همانطور که دیده می شود در خروجی همه ماژول ها پریامبل دیده میشود (مفدار پریامبل ۱۲ تا یک است). به جز دیاسکرمبلر زیرا این ماژول دیتا را به خارج تحویل میدهد.


۵ گیرنده و فرستنده

این ماژول تنها پشت هم چیدن ماژول های فرستنده و گیرنده است زیرا همانطور که گفته شد این المان ها پسیو هستند. در اینجا باید همان ورودی که در وردی میدهیم را در خروجی دریافت کنیم.




شکل ۷: فقط ورودی و خروجی

test \.\alpha



شکل ۸: فقط ورودی و خروجی





پایان