
#### 1.

# 波形圖:




根據 SR Latch 的真質表可知正確

reset	S	R	Next state of Q
0	Х	Х	No change
1	0	0	No change
1	0	1	Q=0
1	1	0	Q=1
1	1	1	Indeterminate

#### 2.

# 波形圖:




根據 D-flip flop 的真質表可知正確


D	Q(t+1)
0	0
1	1

3.

# 波形圖:



用 JK flip flop 來設計:



#### Testbench:

讓 input:x 每隔一段時間在 01 來回變來取得所有情形 根據上圖的真質表可知波形圖正確 4.心得: 這次的 lab 第三題使我用了十分多心力才做完,在第二小題的使用 JK flip flop 那邊卡了許久,最後才用完,但也讓我複習了許多上課所教的知識,例如使用 JK flip flop 來設計電路,也使我在翻閱課本的過程中獲得更多知識,十分的有收穫!