


Nota:

7.1

- 0.6

- 1.8

3. (3) Considerando a arquitetura de um meio somador apresentada a baixo, construa um somador completo de 2 Bits em VHDL. Você pode criar um componente de somador completo e reutilizá-lo ou fazer um conjunto de arranjos com o meio somador.



- entity** teste is

Local em toda prova

```
s0,s1: out std logic
```

```
end teste:
```

```
signal x: std logic := '0';
```

```
process(a,b,c)
```

begin

```
y := (a and b) xor c;
```

$s1 \leq x$; \rightarrow instantiation

```
end behav2;
```

t	a	b	c	s0	s1
0	0	0	1	0	1
1	0	1	1	1	1
2	1	1	0	1	1
3	1	1	1	1	0
4	0	0	0	0	0

- 1.5

port (

```
D : in std_logic_vector (3 downto 0); -- Encoder Input
```

S : out std logic vector (6 downto 0) -- Encoder Output

 \vdash

```
end entity bcd7seg;
```

20230001178

1-) A diferença entre um contador síncrono e um assíncrono é que neste não há sinal de clock comum a todos os flip-flops, o clock não é aplicado diretamente a todos os flip-flops mas sim ao flip-flop que representa o bit de menor valor da contagem, as entradas de clock dos demais flip-flops são acionadas de acordo com a saída do flip-flop anterior.

Por outro lado, o clock do contador síncrono é comum a todos os flip-flops. Ou seja, todos os flip-flops são acionados simultaneamente sempre que o clock do circuito for acionado, o que vai determinar a mudança de estado da saída é o valor armazenado em cada flip-flop e proveniente das saídas dos demais flip-flops do circuito.

Exemplo?

2-) 

CLK
Fonte

Ai táio que tem um NAND

entity adder is
Port (

a, b: in std_logic_vector(1 downto 0);
c: out std_logic_vector(2 downto 1);
s: out std_logic_vector(1 downto 0);
);

end entity adder;

architecture behave of adder is

begin

process (a, b)

variable x: std_logic := '0';

variable y: std_logic := '0';

begin

x := (c AND a) or (c AND b) or (a AND b AND ~~c~~);

y := (~~a~~ AND not b and not c) or (not a and not b and c)
or (a and b and not c) or (not a and b and not c);

s <= x;

c <= y;

end process;

end behave;

Entendo o ponto
mas esse ~~not~~ não faz
a soma, c é uma saída
não uma entrada como
vai considerar?

5- architecture behave of bcd7seg is begin
process (EN, D);

```

begin
    S[0] <= ~D[3] and (D[4] or (D[6] and D[6]) or D[3]);
    S[1] <= (~D[3] and D[2] and D[1] and ~D[0]) or
    (~D[3] and ~D[2] and ~D[1] and D[0]) or (D[2] and D[6]) or
    (D[2] and ~D[2] and D[1]);
    S[2] <= D[2] or D[0];
    S[3] <= D[3] and (D[2] and ~D[1] or ~D[2] and D[1]
    and D[0] or D[2] and D[1] and ~D[0]);
    S[4] <= ~D[0] and (D[1] or D[5] and ~D[2] and ~D[1]);
    S[5] <= D[3] or (D[2] and (D[1] or D[4] and D[0]));
    S[6] <= D[3] or (D[1] and (D[0] or (~D[5] and ~D[2])
    or (~D[3] and D[2] and ~D[1])));
    if EN = '1'
        end process;
    end behave;

```

Não sei qual o padrão que vc usou
mas considere no o que coloquei no quadro

5	1	1
4	1	2
3		

não está de acordo!