

## **Universidade Federal da Fronteira Sul**


Curso de Ciência da Computação

Disciplina: Sistemas Digitais Professor: Geomar A. Schreiner

Matrícula: <u>2023</u>000 1178

Nota:

- (1,0) Diferencie um contador síncrono de um assíncrono. Em sua resposta considere apresentar exemplos de aplicação, e se necessário desenhos para auxiliar na explicação.
- 2. (2,0) Utilizando Flip-Flops JK, crie um contador assíncrono capaz de contar até 26, ou seja, faça um circuito contador de módulo 26.
  - 3. (3) Considerando a arquitetura de um meio somador apresentada a baixo, construa um somador completo de 2 Bits em VHDL. Você pode criar um componente de somador completo e reutilizá-lo ou fazer um conjunto de arranjos com o meio somador.



4. (1,0) Considerando o programa em VHDL abaixo apresente as saídas conforme a tabela.

Goda

prova

entity teste is port(

a,b,c: **in** std logic;

s0,s1: **out** std\_logic

); end teste;

architecture behav2 of teste is

signal x: std\_logic := '0';

begin

process(a,b,c)

variable y: std\_logic := '0';

begin

x <= (a and b) xor c;

 $y := (a \text{ and } b) \times or c;$ 

s0<=y; - 6+1

s1<=x; > instantanon

end process;

end behav2;

t	a	b	С	s0	s1
0	0	0	1	0	And the second
1	0	1 *	1	AND THE REAL PROPERTY.	James &
2	1	1	0	t-das	454
3	1	1	1	1	0
4	0	0	0	0	0

**5.** (3,0) Projete e descreva em VHDL um circuito codificador BCD para 7-segmentos, ou seja, um circuito que recebe uma palavra código BCD (de 4 bits) e apresenta na saída a palavra de 7 bits que ativa os segmentos correspondentes no display de 7 segmentos. Utilize a seguinte entidade para descrever sua solução em VHDL:

```
entity bcd7seg is
   port (
       EN : in std_logic; -- Enable
       D : in std_logic_vector (3 downto 0); -- Encoder Input
       S : out std_logic_vector (6 downto 0) -- Encoder Output
);
end entity bcd7seg;
```


1-) A diferença entre um conta dor sincrono e um assincrono é que neste não há sinal de choch comum a endos os flip-flops, o clock não é a plicado diretemente a todos os plip-plops mas sim ao plip-plop que representa o bit de menor valor da contagem, as entradas de clock dos demais plip-plops são acionadas de acordos demais plip-plops são acionadas de acordo com a saída do flip-plop ontevior.

Por outro lado, o clock do contador sin-

Por outro lado, o clock do contador sincrono et comum a todos os plip-plops.

Ou seta, todos os plip-plops são acionado simulta neavmente sempre que o clock do civcuito por acionado, o que vai determinar a mudança de estado da saída
é o valor armazenado en cada plip-plop e

proveniente das soides dos demais elip-plops
do circuito.



1 440 B AND C 5 191

10 ) A AND C 24

35 X 0 ND DC 8

aven tecture he have of bed 7506; f- agin entity adder is 10,121 2000 Port C a, b: in std - logic - Vector (1 downer 0); C: our std - logic - vector (2 down to d); 5: out std logic vector (1. down to 0); religions or Research or Opening Del Or Constant Del or end entity adder; all smalls a small of 5[2] (= 0c23 or 0c9] avehitecture behave of adder is beging (Englas São Engl 500 Essa va rosa bas ELLO- broprocesso (a) by 10 ELLO [ los cos m=>[H] ? (1000 hovasiable rock osed logic = 01,010 1000 - 500 Naviables 9:1966 \_ 103:5 15 100, 10 100 begin ( 1:39 a a 500 cs39 Loo [6] 0 m) ex: = (CANDa) or (CANDb) or (a ANDB ANDE); ys = ( And) not be and not c) on (not a and not b and c) or la and b and note) or line a rand board not cli 5 == x; Entendo o ponto C <= y: nos esse por nor for ent process; a soma, Ciama soid end behave; nos umo entrala como voi considerer.

5-) architecture behave of bed 75es is begin Proxess (EN, D) 10 degin 10 votost sal bora ni da 500] c= ~ D3] and (D1) or (D6 2nd D6)) or D3] 5 El JK = for Da Jond Depond Dur ond & DON or (~ Dojon 2 ~ Orjan 2 ~ Orjan 2 Dio) or (Dr) And Doj or (Darand a Rejand Rij; end entity adday; 5[2] (= DE23 or DE0]; 5[3] (= 023] and (0023 and > 002) or ~ 0023 and 0013 and Pros or Dras and Press and ~ Dras); SI4] < = NEOJ and (DELJ O/DEDJ ond ~DELJ); 5[5] (= D[3] or (D[2] and found (Mand D[0]); SIGIK= PEZI or lowand (PEOI or (NDEZI) and ~ DEZI OV (NDE3) and DE2) and ~ DE2] ) is and - TO MA ENG ( CAND ) TO ( COND) - . TO short for send renderencess; no has alson MA In! = "10 rend behave in In ( ) son box of sno s) vo Not sei qual a podrão que ve usou considere no o que coloquer no quadro