



KTH Engineering Sciences

GPU Simulation of Rigid Fibers

ERIC WOLTER

Master's Thesis at School of Engineering Sciences

Supervisor: Katarina Gustavsson

Examiner: Michael Hanke

TRITA xxx yyyy-nn

Abstract

Lorem ipsum dolor sit amet, consectetur adipiscing elit. Mauris purus. Fusce tempor. Nulla facilisi. Sed at turpis. Phasellus eu ipsum. Nam porttitor laoreet nulla. Phasellus massa massa, auctor rutrum, vehicula ut, porttitor a, massa. Pellentesque fringilla. Duis nibh risus, venenatis ac, tempor sed, vestibulum at, tellus. Class aptent taciti sociosqu ad litora torquent per conubia nostra, per inceptos hymenaeos.

Referat

GPU simulering av stela fibrer

Lorem ipsum dolor sit amet, consectetur adipiscing elit. Mauris purus. Fusce tempor. Nulla facilisi. Sed at turpis. Phasellus eu ipsum. Nam porttitor laoreet nulla. Phasellus massa massa, auctor rutrum, vehicula ut, porttitor a, massa. Pellentesque fringilla. Duis nibh risus, venenatis ac, tempor sed, vestibulum at, tellus. Class aptent taciti sociosqu ad litora torquent per conubia nostra, per inceptos hymenaeos.

Contents

1	Introduction	1
2	Theoretical Foundation	9
3	CPU Implementation	11
4	GPU Implementation	13
4.1	CUDA	13
4.2	Optimizations	13
5	Results	15
5.1	CPU vs. GPU	15
5.2	Fortran vs. CUDA	15
5.3	Scaling	15
6	Conclusions	17
	Appendices	17

Chapter 1

Introduction




Figure 1.1: Total time per timestep using the average over 10 timesteps. First timestep is excluded as warmup. Assuming linear scaling for Fortran.




Figure 1.2: Average time for each simulation step over 10 timesteps. First timestep is excluded as warmup.




Figure 1.3: Average time for each simulation step over 10 timesteps. First timestep is excluded as warmup. Assuming linear scaling for Fortran.




Figure 1.4: Average time for assemble system step. Fortran and CUDA are averaged over 10 timesteps (1st excluded). Fortran New is only 1st timestep. Assuming linear scaling for Fortran.




Figure 1.5: Average time for solve system step. Averaged over 10 timesteps (1st excluded). Assuming linear scaling for Fortran.




Figure 1.6: Total time per timestep using the average over 10 timesteps. First timestep is excluded as warmup.

Chapter 2

Theoretical Foundation

Lorem ipsum dolor sit amet, consectetur adipiscing elit. Sed cursus ut arcu eget ultricies. Nam eu ex eget nisl feugiat faucibus vel non lorem. Cras condimentum laoreet turpis ac laoreet. In ipsum nunc, ornare in aliquet eu, congue a ipsum. Nulla scelerisque hendrerit dignissim. Mauris sit amet leo scelerisque, blandit urna sit amet, ullamcorper justo. Morbi sollicitudin pellentesque lorem, id pretium velit efficitur in. Quisque finibus ornare eros quis elementum. Morbi auctor dignissim imperdiet. Cras eget interdum turpis. Quisque sit amet lacus risus. In rhoncus bibendum turpis vel aliquet.

Cras tempus dolor in nibh tristique dapibus. Nunc sollicitudin erat id purus pulvinar, eget eleifend nisl luctus. In sit amet felis nibh. Cum sociis natoque penatibus et magnis dis parturient montes, nascetur ridiculus mus. Donec consequat lacus risus, vel mattis eros venenatis at. In scelerisque, odio id molestie egestas, arcu metus tincidunt tortor, et varius dolor arcu ac quam. Donec ipsum quam, aliquam ac elit sit amet, elementum bibendum nisi. Vivamus pharetra lobortis arcu ut tincidunt. Fusce pellentesque metus quis augue pretium pretium a at ipsum. Nullam sit amet luctus sapien. Vivamus eget pellentesque risus. Mauris vitae nibh erat. Fusce id libero at ligula egestas pharetra in in odio.

Nulla sed diam vitae urna maximus ornare. Integer id metus pharetra, ultricies nisi ut, molestie nisl. Ut elementum leo eget sem semper posuere. Cras ac cursus mi. Nam feugiat, ligula ut ultricies sollicitudin, nibh urna dapibus justo, ac condimentum dui lorem et nunc. Donec accumsan nisl maximus bibendum congue. In a placerat nisl. Praesent pharetra tincidunt velit, vel sagittis tortor laoreet a. Integer fringilla leo et commodo condimentum. Pellentesque ultricies nunc eleifend justo semper, at cursus velit commodo. Donec quis scelerisque mauris. Phasellus quis pretium leo. Praesent sit amet ipsum non risus ullamcorper

accumsan sit amet sit amet eros.

Quisque fringilla sem ut luctus aliquam. Praesent accumsan non eros at vestibulum. Aenean et massa non est viverra eleifend. Nullam consequat mi sed elit vestibulum, vel consectetur odio maximus. Maecenas a tortor sapien. Nam vel mattis risus, quis consequat nisl. Integer in elit tortor. Morbi feugiat non mi non molestie. Phasellus tempus purus purus, non gravida mauris vestibulum at. Nullam lobortis varius nisl eget consectetur. Nullam eu nisl ex. Praesent vitae vehicula erat. Nulla rutrum erat mi, in vestibulum lacus porta a.

Suspendisse pretium, erat ac mattis bibendum, libero lectus eleifend leo, quis vulputate urna sapien ut purus. Mauris metus elit, tempus vel urna nec, ullamcorper ornare lacus. Aenean et ante gravida, vulputate nibh ultricies, ultricies metus. Fusce egestas accumsan dolor. Vestibulum elit velit, rutrum eu erat luctus, ornare aliquet tortor. Nam et nunc consectetur, gravida metus nec, eleifend elit. Curabitur vestibulum quam ut metus tempor, at mollis magna sollicitudin. Fusce bibendum, mi sed rhoncus sagittis, est arcu condimentum turpis, et accumsan sem tellus sit amet nulla. Nunc aliquam tellus id nisi commodo venenatis. Ut dapibus finibus aliquet. Lorem ipsum dolor sit amet, consectetur adipiscing elit. Quisque non semper turpis, nec bibendum lectus.

Chapter 3

CPU Implementation

Lorem ipsum dolor sit amet, consectetur adipiscing elit. Sed cursus ut arcu eget ultricies. Nam eu ex eget nisl feugiat faucibus vel non lorem. Cras condimentum laoreet turpis ac laoreet. In ipsum nunc, ornare in aliquet eu, congue a ipsum. Nulla scelerisque hendrerit dignissim. Mauris sit amet leo scelerisque, blandit urna sit amet, ullamcorper justo. Morbi sollicitudin pellentesque lorem, id pretium velit efficitur in. Quisque finibus ornare eros quis elementum. Morbi auctor dignissim imperdiet. Cras eget interdum turpis. Quisque sit amet lacus risus. In rhoncus bibendum turpis vel aliquet.

Cras tempus dolor in nibh tristique dapibus. Nunc sollicitudin erat id purus pulvinar, eget eleifend nisl luctus. In sit amet felis nibh. Cum sociis natoque penatibus et magnis dis parturient montes, nascetur ridiculus mus. Donec consequat lacus risus, vel mattis eros venenatis at. In scelerisque, odio id molestie egestas, arcu metus tincidunt tortor, et varius dolor arcu ac quam. Donec ipsum quam, aliquam ac elit sit amet, elementum bibendum nisi. Vivamus pharetra lobortis arcu ut tincidunt. Fusce pellentesque metus quis augue pretium pretium a at ipsum. Nullam sit amet luctus sapien. Vivamus eget pellentesque risus. Mauris vitae nibh erat. Fusce id libero at ligula egestas pharetra in in odio.

Nulla sed diam vitae urna maximus ornare. Integer id metus pharetra, ultricies nisi ut, molestie nisl. Ut elementum leo eget sem semper posuere. Cras ac cursus mi. Nam feugiat, ligula ut ultricies sollicitudin, nibh urna dapibus justo, ac condimentum dui lorem et nunc. Donec accumsan nisl maximus bibendum congue. In a placerat nisl. Praesent pharetra tincidunt velit, vel sagittis tortor laoreet a. Integer fringilla leo et commodo condimentum. Pellentesque ultricies nunc eleifend justo semper, at cursus velit commodo. Donec quis scelerisque mauris. Phasellus quis pretium leo. Praesent sit amet ipsum non risus ullamcorper

accumsan sit amet sit amet eros.

Quisque fringilla sem ut luctus aliquam. Praesent accumsan non eros at vestibulum. Aenean et massa non est viverra eleifend. Nullam consequat mi sed elit vestibulum, vel consectetur odio maximus. Maecenas a tortor sapien. Nam vel mattis risus, quis consequat nisl. Integer in elit tortor. Morbi feugiat non mi non molestie. Phasellus tempus purus purus, non gravida mauris vestibulum at. Nullam lobortis varius nisl eget consectetur. Nullam eu nisl ex. Praesent vitae vehicula erat. Nulla rutrum erat mi, in vestibulum lacus porta a.

Suspendisse pretium, erat ac mattis bibendum, libero lectus eleifend leo, quis vulputate urna sapien ut purus. Mauris metus elit, tempus vel urna nec, ullamcorper ornare lacus. Aenean et ante gravida, vulputate nibh ultricies, ultricies metus. Fusce egestas accumsan dolor. Vestibulum elit velit, rutrum eu erat luctus, ornare aliquet tortor. Nam et nunc consectetur, gravida metus nec, eleifend elit. Curabitur vestibulum quam ut metus tempor, at mollis magna sollicitudin. Fusce bibendum, mi sed rhoncus sagittis, est arcu condimentum turpis, et accumsan sem tellus sit amet nulla. Nunc aliquam tellus id nisi commodo venenatis. Ut dapibus finibus aliquet. Lorem ipsum dolor sit amet, consectetur adipiscing elit. Quisque non semper turpis, nec bibendum lectus.

Chapter 4

GPU Implementation

4.1 CUDA

4.2 Optimizations

Chapter 5

Results

5.1 CPU vs. GPU

5.2 Fortran vs. CUDA

5.3 Scaling

Chapter 6

Conclusions