#### TEORIE:

# 1.NIVEL LOGIC:

## Definiție:

Un nivel logic reprezintă **starea discretă a unui semnal digital** "0" (low) sau "1" (high) – asociată unor valori specifice de tensiune.

Există limite de tensiune :

VIL (Voltage Input Low): tensiunea maximă ca 0 logic la intrare.

VIH (Voltage Input High): tensiunea minimă ca 1 logic la intrare.

VOL (Voltage Output Low): tensiunea maximă la ieșire pentru 0 logic.

VOH (Voltage Output High): tensiunea minimă la ieșire pentru 1 logic.

**Marja de zgomot**: Diferența dintre nivelurile garantate ale intrărilor și ieșirilor pentru a evita erorile

## **2.FAMILII DE CIRCUITE LOGICE:**

Clasificate în două grupe principale:

**Circuite bipolare** (ex: TTL - Transistor-Transistor Logic):

TTL standard: rapidă, consum moderat.

LPTTL (Low-Power TTL): consum redus, viteză mai mică.

HTTL (High-Speed TTL): viteză crescută.

ECL (Emitter-Coupled Logic): pentru aplicații ultra-rapide, dar consum ridicat.

**Circuite MOS** – Metal Oxide Semiconductor (ex: CMOS):

NMOS/PMOS: implementări unipolare (canal N sau P).

CMOS: combină tranzistoare NMOS și PMOS pentru consum redus și imunitate la zgomot.

Parametrii cheie:

Timp de propagare (Tpd) : întârzierea semnalului prin poartă.

Putere consumată (Pd) : dependentă de frecvență și tehnologie.

Fan-out: numărul maxim de intrări conectate la o ieșire.

#### 3.COMUTATIA:

# Definiție:

Procesul de trecere între starea de conducție și starea de blocare a unui tranzistor în funcție de semnalele de intrare.

#### Ideal vs. Real:

Un comutator ideal are rezistență zero în stare de conducție și infinită în stare de blocare.

În practică, se întâlnește o rezistență mică în conducție și o impedanță mare (dar finită) în blocare, ceea ce influențează timpii de tranziție.

# Tipuri de comutație:

Comutație directă și inversă, în funcție de modul de schimbare a stării.

**Tranzistor MOS:** 

Regim liniar: V GS > V T , V DS < V Dsat

Regim de saturație: V GS > V T, V DS ≥ V Dsat

Regim de blocare: V GS < V T

#### **4.PORTI LOGICE:**

## Definiție:

Blocuri fundamentale de construcție ale circuitelor digitale ce efectuează operații logice de bază pe semnale binare.

Tipuri de porți:

**Bază**: NOT, AND, OR |||**Derivate**: NAND, NOR, XOR, XNOR ||| **Extinse**: Buffer cu 3 stări (tristate)

Fiecare poartă are un circuit echivalent care procesează intrările și produce o ieșire în funcție de funcția booleană asociată. **NAND sau NOR pot implementa orice funcție logică** 

Parametrii importanți includ timpul de propagare, consumul de putere și fan-out.

## **5.TIPURI DE ETAJE FINALE**

## **Definitie:**

Configurațiile de ieșire ale circuitelor logice, esențiale pentru asigurarea compatibilității între circuitele de procesare și cele de interfațare. Asigură o tranziție clară între nivelurile logice, protejând semnalul de interferențe și asigurând compatibilitatea între diverse familii logice.

#### **Push-Pull:**

leşire activă (High/Low), folosește perechi de tranzistoare PMOS și NMOS.

## **Open-Drain:**

leşirea este conectată la masă sau lăsată în gol; necesită rezistor pull-up.

#### 3-State:

Poate fi High, Low sau high-impedance (izolat).

# 6. CLC-uri (Circuite Logice Combinaționale)

# Definiție:

Circuite fără memorie, cu ieșiri determinate de combinația instantanee a intrărilor.

#### Proiectare:

Definire (Tabelă de adevăr) → Minimizare (K-map) → Implementare cu porți.

Multiplexoare (MUX): Selectează una din intrări în funcție de linia de selecție.

Demultiplexoare (DMUX): Distribuie intrarea pe una din ieșiri.

Encoder: convertește un semnal activ pe o intrare într-un cod binar.

Decoder: converteşte un cod binar într-un semnal activ pe o ieşire.

# **7.HAZARD STATIC SI DINAMIC**

# **Hazard static:**

Apare când o modificare a intrărilor provoacă oscilații nedorite la ieșire din cauza timpilor de propagare neegali

Soluție: Adăugarea termenilor redundanți

## **Hazard dinamic:**

Apare în circuite cu mai multe niveluri logice datorită întârzierilor de propagare, unde o schimbare a intrării provoacă multiple tranziții la ieșire.

Soluție: Proiectarea cu circuite pe două niveluri și minimizare adecvată.