KWT 加速器 DC 综合报告

复核与收尾总结

kwt_accel_icb | 整理日期 2026 年 11 月 9 日 | 版本 1.0

阶段结论：DC 综合已完成，44 个 SRAM 宏的数量和技术库链接已核实。当前综合条件下未报告 setup 违例，但存在 615 条 hold 违例。连接类告警已有部分合理解释，整体验证与时序签核尚未完成。

1 文档范围与收尾口径

本次收尾对象为加速器 IP 的 DC 报告复核与问题归类。复核依据包括综合 Tcl、运行日志、QoR 与检查报告、mapped DDC 重新读取和链接后的核查结果，以及相关 RTL。E203 整个 SoC、ITCM/DTCM、布局布线、数值精度与端到端性能均不在本次通过范围内。

事项	状态	结论边界
综合与产物	已确认	mapped 网表、DDC、SDC、SDF 和 SVF 已生成。
SRAM 数量与链接	已确认	三种宏共 44 个，库引用与面积统计相互印证。
setup 时序	当前条件满足	报告精度下 WNS/TNS 为 0，不能据此认定有充足余量。
连接类告警	部分解释成立	尚需逐类核对，不能批量标记为无害。
hold 与等价性	未关闭	615 条 hold 违例；Formality 尚无整体验证通过结果。

2 综合基线

顶层为 kwt_accel_icb，DC 版本为 T-2022.03-SP5-5。目标时钟 150 MHz，约束周期 6.667 ns；基准工艺角为 SS、0.99 V、125 ℃。本轮报告生成于 2026 年 11 月 8 日，后续链接审计与报告复核于 11 月 9 日进行。

“已确认”表示相应证据已核实；“部分解释成立”表示已有具体例证但未覆盖全部告警；“未关闭”表示仍需修复、验证或正式验收。本文件完成报告层面的整理归档，不将未关闭项转为签核通过。

3 综合结果与约束摘要

以下数值按 QoR 报告记录。面积保留库报告单位，未将其直接换算为芯片面积。时间单位为 ns。[E2]

指标	报告数值	解读
Setup slack / TNS	0.00 / 0.00	Setup 违例路径数为 0；显示精度有限。
关键路径长度 / 周期	6.43 / 6.67	约束脚本实际周期为 6.667。
最差 hold / 总 hold 违例	−0.24 / −57.02	共 615 条 hold 违例。
Leaf cell 数量	519,041	组合 463,701；时序 55,340。
Buffer / Inverter	3,851 / 61,429	合计 65,280；层次单元数 314。
Cell Area / Design Area	1,722,896.196063	本报告两项相同，不代表布局后核心或裸片面积。
Macro / Black Box Area	731,024.003906	与 44 个 SRAM 的面积总和一致。
Max transition / cap 违例	0 / 0	QoR 汇总值；最终还需按约束报告和物理结果验收。
综合实际耗时	9,140.92 秒	约 2 小时 32 分；不是 Formality 运行时长。

主要约束与实现设置

设置	脚本内容及需要保留的解释
时钟	create_clock 周期 6.667；uncertainty 0.200；transition 0.100。uncertainty 未分别指定 setup 与 hold，hold 报告中确实计入 0.200。
数据输入与输出	input/output delay 均为 1.000，未显式分开 min/max；输入 transition 0.100，输出 load 0.050。负载单位及数值应与库和外部接口预算核对。
复位	rst_n 不在 DATA_INPUTS 中；设置 false path 和 ideal network。
库与优化	仅标准单元库进入 target_library；SRAM 库用于 link。44 个宏设置 dont_touch；compile_ultra -no_autoungroup。

脚本没有显式设置 set_fix_hold，也没有独立的 hold 修复阶段。功耗文件为 vectorless 报告，缺乏实际活动率与工作负载验证，暂不作为实测功耗或最终功耗结论。[E1]

4 SRAM 与综合产物核查

数量 库链接与面积相互一致

重新读取 kwt_accel_icb_mapped.ddc 并加载对应库后，link 返回 1。三类 SRAM 的实例数量、report_cell 中的 Library 字段与预期一致，宏实例保留 dont_touch 属性。[E4]

宏类型	数量	名义容量	面积小计
RAMSP1024X16	4	8 KiB	36,594.098
RAMSP2048X16	32	128 KiB	474,291.375
RAMSP4096X16	8	64 KiB	220,138.531
合计	44	200 KiB	731,024.004

容量按深度 × 位宽 × 数量计算，是加速器 SRAM 的物理名义容量，不表示所有地址均被使用，也不包含 E203 的 ITCM/DTCM。面积小计取三位小数，尾数差异来自显示舍入。

Macro Count 为 0 与 b 属性的解释

QoR 中的 Macro Count = 0 不能代替按引用名称统计实际 SRAM。报告中的 b 表示逻辑黑盒属性；本次实例同时具备明确的技术库引用和非零面积。因此，“SRAM 被综合丢失”或“库完全没有链接”不符合复载核查结果。

这项结论只关闭宏数量和链接的疑虑。宏内部功能、时序弧完整性、黑盒两侧的接口对应关系，以及后端物理视图仍需各自验证。不能把 b 属性本身视为错误，也不能把成功链接视为全部验证完成。

产物与源码一致性

输出目录已见 elaborated DDC、 mapped DDC、mapped Verilog、 mapped SDC、 mapped SDF 和 SVF。文件存在且具备合理大小，支持“综合流程已产生结果”；仍需结合检查报告与后续验证评价结果质量。

冻结目录 accel_rtl 与平台验证目录 accel_rtl 中的 22 个 Verilog / 头文件经 SHA-256 比较，结果为 Compared: 22 Issues: 0。这只证明检查时这两份文件内容一致，不证明 include 搜索路径、编译宏、参数及历史运行环境全部一致。[E5]

已澄清的日志误读

实际 DC 日志位置是 logs/dc/run_accel_dc.log。早先查询 dc/run_accel_dc.log 得到“文件不存在”，属于路径错误。grep 命中的 Tcl 文本 error "Unexpected SRAM macro counts..." 是脚本回显；其前面的实际 INFO 计数为 4 / 32 / 8，不能把该回显当作触发了错误。[E1]

5 检查告警分类与解释

以下数量取 check_design 的汇总表。直接统计报告中告警编号的出现次数，会把汇总行也算进去，因而可能多计 1 次。[E3]

编号	数量	含义	复核状态
LINT-28	3,243	未连接端口	已有合理例证，未全量关闭
LINT-2	1,646	无负载网络	已有合理例证，未全量关闭
LINT-32	1,562	引脚接逻辑常量	已有合理例证，未全量关闭
LINT-33	107	同一网络接同一单元多个引脚	已有合理例证，未全量关闭

地址高位未使用与接常量

kwt_icb_cfg 的寄存器访问使用地址低位。截图中的 s_icb_cmd_addr[31:28] 未连接，以及 u_cfg 对应高位接零，与这种局部地址译码相符。但其正确性依赖上层地址窗口译码，应在系统集成时核对，不能把所有地址告警统一忽略。[E3][E6]

无负载输出与重复引脚连接

u_act/bd 部分输出与已有读数据存在重复关系，未使用的数据位可以产生 LINT-2。RTL 中乘积部分低位固定为零，首行累加输入为零，也能够解释加法器多个输入位连到同一常量网络的 LINT-33。该告警本身不等同于多驱动或电气短路。

上述解释针对已核对的结构，不能覆盖所有 3,243 个未连接端口或所有无负载网络。保留逐类审查记录，并以等价性检查确认关键输出和状态没有被错误改变。[E6]

复位与高扇出告警

TIM-216 提示 rst_n 缺少相对时钟的输入延迟；脚本确实将其排除在普通数据输入约束之外，并设置 false path、ideal network，因此告警来源明确。复位解除方式及 recovery/removal 是否需要检查，仍须按实际复位架构单独确定。[E1][E3]

TIM-134 表示存在一个高扇出网络，工具采用扇出数 1000 估算相关延迟。当前没有确认该网络名称，不能直接认定为复位网。后续需定位驱动、负载与约束，结合实际布线和缓冲结果重新评价。

日志筛查未见匹配到的实际 Error / Fatal / unresolved 报错；这属于筛查结果，不替代完整结构审查。check_design 输出末尾的返回值 1 也不意味着所有告警都已消除。

6 时序问题与关闭条件

Setup 结果的适用范围

当前 SS、0.99 V、125 ℃、6.667 ns 周期及给定 I/O 预算下，QoR 显示 setup WNS/TNS 为 0、违例路径数为 0。报告显示精度有限，应在关键路径报告中检查更高精度 slack，并确认全部应分析的路径都受到约束。

当前使用理想时钟，报告标注 Wire Load Model Mode: top。该结果不能直接保证时钟树和布线后仍满足 150 MHz，也不能代替完整 SoC 的时序结论。

Hold 违例已有明确短路径例证

最差 hold 路径中，u_run/u_dq/m_data_reg_12_ 经数据连线直接到 u_params/u_w0 下 RAMSP4096X16 的 D[12]，中间没有明显的组合计算级。其他截图路径也出现同类寄存器到 SRAM 的连接。[E2]

报告项	约值	含义
数据到达时间	0.30 ns	寄存器时钟到输出及该数据路径延迟。
SRAM library hold time	0.35 ns	库中该检查对应的保持时间要求。
Hold uncertainty	0.20 ns	当前脚本的时钟不确定度参与了 hold 检查。
数据要求时间	0.55 ns	按显示数值为 0.35 + 0.20。
最差 slack	−0.24 ns	工具按内部精度计算；不能用两位小数反推精确值。

因此，hold 违例具有实际时序成因。脚本未设置独立 hold 修复阶段，也不能将这些违例解释为“报告噪声”。末尾 Design (Hold) 摘要中的正数 0.24 / 57.02 表示违例幅度，应以详细路径中的 slack (VIOLATED) 判定。

后续处理原则

先核对 setup/hold 不确定度、I/O min/max 预算和宏时序模型，再由实现流程修复确认有效的短路径。降低时钟频率通常不能解决这里的同沿 hold 约束；不应给真实数据通路加 false path，或仅为消除报告而随意降低 uncertainty。

关闭条件为：采用项目要求的 min/max 工艺角及分析设置，经过适当实现优化后，相关路径 hold slack 非负；同时 setup 和设计规则要求仍满足。当前 SS 单角结果不能作为完整 hold 签核。

7 Formality 状态与后续验收

当前尚无整体验证通过结论

Formality 使用 2020.09-SP5，DC 使用 2022.03-SP5-5。参考 RTL 与实现网表的顶层均已设置成功；截至本次最后核查，累计 83 条局部 Pre-verification 成功，日志最后接受的 SVF 操作为 3402，仍在指导处理阶段。脚本随后还需完成 match 和保存会话，当前脚本没有执行 verify。[E7]

最近进程采样显示运行约 9 小时、RSS 约 351 GiB；随后系统仍有约 266 GiB 可用内存、Swap 使用为 0。超过两小时日志末尾未变属于性能排查线索，不证明设计不等价，也不能保证计算正在有效推进。版本差异尚未证实为原因。

黑盒统计差异与 undriven 尚需分别审查

日志中的参考侧 40、实现侧 44 个 black-box references，差异集中在 RAMSP4096X16。参考侧列出一个含 4 个宏的共享模块定义，RTL 中被两个权重 bank 使用；实现侧列出两个 uniquify 后的定义。它为日志计数差异提供了合理解释，不能据此断言参考设计少了 4 个物理实例；最终仍需核实完整层次的黑盒对应关系。

实现侧另有 1,661 个 undriven nets。undriven 与 DC 的 unloaded 含义不同，不能直接套用无负载网络的解释。后续 SVF 中虽能看到 error_code、tag0 等寄存器常量优化指导，仍需确认指导接受情况及完整等价结果，不能直接将所有 undriven 置零或忽略。

待办与验收条件

优先级	待办事项	关闭条件
高	完成形式等价验证	核对黑盒、未匹配点、undriven 和指导处理；执行 verify 并取得完整通过结果，审查全部假设。
高	修复有效 hold 违例	约束预算确认后，在要求的工艺角与实现阶段取得无有效 hold 违例的报告。
高	完成连接告警审查	按层次与类别核对，给出修复记录或有依据的豁免；关键功能由等价性及系统验证覆盖。
中	复核复位及高扇出	确认具体高扇出网络、复位释放方案与适用检查，形成可追溯的约束说明。
中	完成物理及时序交付	检查约束覆盖、库单位、宏视图和实际互连下的 setup/hold；功耗另需有效活动率。

8 证据索引与归档交接

服务器工程根目录为 $HOME/kwt_backend_20261108。下列路径相对于该目录；随机后缀的审计目录应以本次实际目录名归档，避免只记录“最新目录”。

索引	证据与位置	用途
E1	dc/run_accel_dc.tcl logs/dc/run_accel_dc.log	综合设置、实际运行与宏计数。
E2	reports/dc/qor.rpt reports/dc/timing_max.rpt reports/dc/timing_min.rpt	QoR、setup 与 hold 路径。
E3	reports/dc/check_design_postcompile.rpt reports/dc/check_timing_postcompile.rpt	连接、复位、高扇出及约束检查。
E4	dc_link_audit_*/audit.log RAMSP1024X16_cells.rpt RAMSP2048X16_cells.rpt RAMSP4096X16_cells.rpt	DDC 复载链接、实例数量、库与面积；后三项位于对应审计目录内。
E5	两份 accel_rtl 的 SHA-256 比较输出 Compared: 22 Issues: 0	已比较文件的内容一致性记录；建议随源码清单归档。
E6	source/kwt_e203_soc_frozen/accel_rtl/ kwt_icb_cfg.v、kwt_act_sram.v、pe.v kwt_vector_fp16.v、kwt_vpu_f2h.v 等	地址、常量、冗余输出与相关模块的 RTL 依据。
E7	fm_setup_*/setup.tcl、setup.log formality.log、formality_svf/svf.txt	当前形式验证设置与指导处理现场。

交付文件与基线保留

保留 dc/output/ 下 kwt_accel_icb_elaborated.ddc、kwt_accel_icb_mapped.ddc、kwt_accel_icb_mapped.v、kwt_accel_icb_mapped.sdc、kwt_accel_icb_mapped.sdf 和 kwt_accel_icb.svf，并连同源文件列表、技术库清单、完整 reports/dc/ 和运行日志形成同一基线。后续修复使用独立输出目录，保留前后差异与验证记录。

可用于阶段汇报的结论

kwt_accel_icb 已完成 DC 综合并生成完整的主要输出文件。44 个 SRAM 宏数量符合预期，技术库链接及面积统计已核实。当前综合条件下未报告 setup 违例，但仍有 615 条 hold 违例。连接类告警已形成分类与部分 RTL 解释；Formality 尚未完成整体验证。DC 报告复核与问题梳理阶段收尾，未关闭事项按验收清单继续跟踪。