

TAREA ARQUITECTURA DEL COMPUTADOR.

Ejercicio: Fallos y asociatividad en las caches.

Suponga que existen tres pequeñas caches, cada una formada por cuatro bloques de una palabra. La primera de las caches es completamente asociativa, la segunda es asociativa por conjuntos de dos vías, y la tercera es de correspondencia directa. Encuentre el número de fallos en cada organización de caché para la siguiente secuencia de direcciones de bloque: 0, 6, 0, 6, 8.

Definiciones importantes:

Cache completamente asociativa: Método de mapeo donde cualquier bloque de la memoria principal se puede almacenar en cualquier línea de la memoria caché.

Cache de correspondencia directa: Método de mapeo donde cada bloque de la memoria principal tiene una sola posición fija asignada en la memoria caché.

Cache asociativa por conjuntos: Método de mapeo híbrido que combina la velocidad de la correspondencia directa con la flexibilidad de la completamente asociativa.

El caso de la caché de correspondencia directa se determina a qué bloque de caché se corresponde a cada dirección de bloque.

Dirección de bloque	Bloque de caché.
0	$(0 \bmod 4) = 0$.
6	$(6 \bmod 4) = 2$.
8	$(8 \bmod 4) = 0$.

Ahora se puede completar el contenido de la caché después de que cada acceso se haya realizado.

Dirección del bloque de memoria accedido	Acerto o fallo	Contenido de los bloques de cache después de cada acceso			
		0	1	2	3
0	fallo	<u>Memorial [0]</u>			
8	fallo	<u>Memorial [8]</u>			
0	fallo	<u>Memorial [0]</u>			
6	fallo	Memorial [0]		<u>Memorial [6]</u>	
8	fallo.	<u>Memorial [8]</u>		Memorial [6]	

Leyenda:
 Entradas
☐ Blanco → El bloque no es válido
☒ Azul → Nueva entrada de cache que se ha asociado a un acceso se ha actualizado
☒ Negro → Entrada cache es antigua.

La secuencia tiene 5 accesos, debido a que los bloques 0 y 8 compiten por la misma posición en esta cache, cada uno al otro de inmediato. Ningún dato queda guardado, provocando un fallo en los cinco intentos.

La cache asociativa por conjuntos tiene dos conjuntos (con índice 0 y 1) con dos elementos por conjunto. A continuación se indica a qué conjunto corresponde cada dirección de bloque.

Dirección de bloque	Conjunto de la cache.
0	$(0 \bmod 2) = 0$
6	$(6 \bmod 2) = 0$
8	$(8 \bmod 2) = 0$

Como los bloques se agrupan en conjuntos y el bloque es limitado, cuando un conjunto se llena y ocurre un fallo, la cache utiliza el bloque de conjunto que se ha usado menos recientemente, por lo que elimina el bloque que lleva más tiempo sin ser consultado por el procesador. Utilizando esta política, el contenido de la cache asociativa por conjuntos es el siguiente:

Dirección del bloque de memoria accedido	Acierto o fallo	Contenido de los bloques después de cada acceso			
		Conjunto 0	Conjunto 0	Conjunto 1	Conjunto 1
0	fallo	<u>Memorial[0]</u>			
8	fallo	Memorial[0]	<u>Memorial[8]</u>		
0	acierto	Memorial[0]	Memorial[8]		
6	fallo	Memorial[6]	<u>Memorial[8]</u>		
8	fallo	<u>Memorial[8]</u>	Memorial[6]		

Cuando el bloque 6 es accedido, este reemplaza al bloque 8 debido a que el bloque 8 ha sido consultado recientemente que el bloque 0, como resultado, la cache asociativa por conjuntos de dos vías experimenta cuatro fallos.

La cache completamente asociativa tiene las mejores prestaciones, con solo tres fallos.

Dirección del bloque de memoria accedido	Acierto o fallo	Contenido de los bloques de cache después de cada acceso.			
		Bloque 0	Bloque 1	Bloque 2	Bloque 3
0	fallo	<u>Memorial[0]</u>			
8	fallo	Memorial[0]	<u>Memorial[8]</u>		
0	acierto	Memorial[0]	Memorial[8]		
6	fallo	Memorial[0]	Memorial[8]	<u>Memorial[6]</u>	
8	acierto	Memorial[0]	Memorial[8]	Memorial[6]	

Para este conjunto de accesos, tres fallos es lo mínimo que se puede conseguir debido que al incrementar la capacidad de la memoria caché, se amplía el espacio disponible de almacenamiento, lo que neutraliza los conflictos de ubicación y evita los reemplazos forzados tanto en las arquitecturas asociativas como en las de correspondencia directa.

Como resultado de esta mayor disponibilidad de espacio, al tener la capacidad de albergar simultáneamente todos los bloques activos que solicita el procesador, las diferentes organizaciones de caché convergen en un comportamiento idéntico y registran exactamente el mismo número de fallos. Esto demuestra teóricamente que tanto la capacidad volumétrica como el grado de asociatividad de la memoria son variables determinantes que condicionan directamente el rendimiento global del sistema.

Para determinar qué porcentaje de la reducción de fallos se atribuye directamente a la asociatividad, se analiza el comportamiento de una caché de datos de 64KB con bloques de 16 palabras, evaluando configuraciones que van desde una vía hasta ocho vías.

Al pasar de una asociatividad de una vía a dos vías, la frecuencia de fallos disminuye aproximadamente en un 15%...

Al continuar incrementando el grado de asociatividad hasta cuatro y ocho vías, se obtienen mejoras adicionales en el rendimiento, aunque con reducciones marginales cada vez menores.

Penélope Robledo
C.I. 32.482.938