カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



R8C/28グループ、R8C/29グループ

SINGLE-CHIP 16-BIT CMOS MCU

RJJ03B0171-0210 Rev.2.10 2008.09.26

1. 概要

本マイコンは高性能シリコンゲート CMOS プロセスを採用し、R8C CPU コアを搭載したシングルチップマイクロコンピュータで、20 ピンプラスチックモールドLSSOP に収められています。このシングルチップマイクロコンピュータは、高機能命令を持ちながら高い命令効率を持ち、1Mバイトのアドレス空間と、命令を高速に実行する能力を備えています。

さらに、R8C/29グループはデータフラッシュ (1KB × 2ブロック)を内蔵します。 R8C/28グループとR8C/29グループの違いはデータフラッシュの有無だけです。周辺機能は同一です。

1.1 応用

家電、事務機器、オーディオ、民生一般、自動車、他



1.2 性能概要

表1.1にR8C/28グループの性能概要を、表1.2にR8C/29グループの性能概要を示します。

表1.1 R8C/28 グループの性能概要

	項目	性能				
CPU	基本命令数	89命令				
	最短命令実行時間	50ns (f(XIN)=20MHz、VCC=3.0~5.5V)(Kバージョン除く)				
		62.5ns (f(XIN)=16MHz、VCC=3.0~5.5V)(Kバージョン)				
		100ns (f(XIN)=10MHz、VCC=2.7~5.5V)				
		200ns (f(XIN)=5MHz、VCC=2.2~5.5V)(N、Dバージョン)				
	動作モード	シングルチップ				
	アドレス空間	1Mバイト				
	メモリ容量	表1.3を参照してください				
周辺機能	ポート	入出力:13本、入力:3本				
	LED駆動用ポート	入出力:8本(N、Dバージョン)				
	タイマ	タイマRA:8ビット×1チャネル				
		タイマRB:8ビット×1チャネル(各タイマ:8ビットプリスケーラ付)				
		タイマRC:16ビット×1チャネル				
		(インプットキャプチャ回路、アウトプットコンペア回路)				
		タイマRE:リアルタイムクロックおよびコンペアマッチ機能付				
		(J、Kバージョンはコンペアマッチ機能のみ)				
	シリアルインタフェース	1チャネル(UART0)				
		クロック同期形シリアルI/O、クロック非同期形シリアルI/O				
		1チャネル(UART1)				
	5- 5- 5- H-W	クロック非同期形シリアルI/O				
	クロック同期形シリアル	1チャネル パングラー・スパネク・エルプト・ケーゲクロ・ケロ 地名				
	インタフェース LINモジュール	I ² Cバスインタフェース(注1)、チップセレクト付クロック同期形シリアルI/ ハードウェアLIN:1チャネル				
	LINモシュール					
	A/D = > 11° 4	(タイマRA、UARTOを使用)				
	A/Dコンバータ	10ビットA/Dコンバータ:1回路、4チャネル				
	ウォッチドッグタイマ	15 ビット×1チャネル(プリスケーラ付) リセットスタート機能選択可能				
	割り込み	内部: 15要因(N、Dバージョン)、内部: 14要因(J、Kバージョン)				
		外部:4要因、ソフトウェア:4要因、割り込み優先レベル:7レベル				
	クロック発生回路	3回路				
		 XINクロック発振回路(帰還抵抗内蔵) 				
		• オンチップオシレータ(高速、低速)				
		高速オンチップオシレータは周波数調整機能付 • XCINクロック発振回路(32kHz)(N、Dバージョン)				
		● 人CINグロック先派回路(32kH2)(N、Dバーション) ● リアルタイムクロック(タイマRE)あり(N、Dバージョン)				
		XINクロック発振停止検出機能				
	電圧検出回路	内蔵				
	パワーオンリセット回路	内蔵				
電気的特性		内蔵 VCC=3.0~5.5V (f(XIN)=20MHz)(Kバージョン除く)				
电文加기打工	电源电压	VCC=3.0~5.5V (f(XIN)=26WHz)(Kバージョン)				
		VCC=2.7~5.5V (f(XIN)=10MHz)				
		VCC=2.2~5.5V (f(XIN)=5MHz)(N、Dバージョン)				
	消費電流(N、Dバージョン)	標準 10mA (VCC=5V、f(XIN)=20MHz)				
	,	標準 6mA (VCC=3V、f(XIN)=10MHz)				
		標準 2.0 μ A (VCC=3V、ウェイトモード(f(XCIN)=32kHz))				
		標準 0.7 μ A (VCC=3V、ストップモード)				
フラッシュ	*	VCC=2.7 ~ 5.5V				
メモリ	プログラム、イレーズ回数	100回				
動作周囲温度		-20 ~85 (Nバージョン)				
		-40 ~85 (D、Jバージョン)(注2)、-40 ~125 (Kバージョン)(注2)				
パッケージ		20 ピンプラスチックモールドLSSOP				
		120 27 77 77 2 77 1 20001				

注1. I²C bus は、オランダ PHILIPS 社の登録商標です。

注2. D、Kバージョン機能をご使用になる場合は、その旨ご指定ください。



表1.2 R8C/29グループの性能概要

	項目	性能		
CPU	基本命令数	89命令		
	最短命令実行時間	50ns (f(XIN)=20MHz、VCC=3.0~5.5V)(Kバージョン除く) 62.5ns (f(XIN)=16MHz、VCC=3.0~5.5V)(Kバージョン) 100ns (f(XIN)=10MHz、VCC=2.7~5.5V) 200ns (f(XIN)=5MHz、VCC=2.2~5.5V)(N、Dバージョン)		
	動作モード	シングルチップ		
	アドレス空間	1Mバイト		
	メモリ容量	表 1.4を参照してください		
周辺機能	ポート	入出力:13本、入力:3本		
	LED駆動用ポート	入出力:8本(N、Dバージョン)		
	タイマ	タイマRA:8ビット×1チャネル タイマRB:8ビット×1チャネル(各タイマ:8ビットプリスケーラ付) タイマRC:16ビット×1チャネル (インプットキャプチャ回路、アウトプットコンペア回路) タイマRE:リアルタイムクロックおよびコンペアマッチ機能付 (J、Kバージョンはコンペアマッチ機能のみ)		
	シリアルインタフェース	1チャネル(UART0) クロック同期形シリアルI/O、クロック非同期形シリアルI/O 1チャネル(UART1) クロック非同期形シリアルI/O		
	クロック同期形シリアルイ ンタフェース	1 チャネル I ² C バスインタフェース(注1)、チップセレクト付クロック同期形シリアルI/O		
LINモジュール		ハードウェアLIN: 1チャネル (タイマRA、UART0を使用)		
	A/Dコンバータ	10ビットA/Dコンバータ:1回路、4チャネル		
	ウォッチドッグタイマ	15 ビット×1チャネル(プリスケーラ付) リセットスタート機能選択可能		
	割り込み	内部:15要因(N、Dバージョン)、内部:14要因(J、Kバージョン) 外部:4要因、ソフトウェア:4要因、割り込み優先レベル:7レベル		
		 3回路 XINクロック発振回路(帰還抵抗内蔵) オンチップオシレータ(高速、低速) 高速オンチップオシレータは周波数調整機能付 XCINクロック発振回路(32kHz)(N、Dバージョン) リアルタイムクロック(タイマRE)あり(N、Dバージョン) 		
	発振停止検出機能	XINクロック発振停止検出機能		
	電圧検出回路	内蔵		
	パワーオンリセット回路	内蔵		
電気的特性	電源電圧	VCC=3.0~5.5V (f(XIN)=20MHz)(Kバージョン除く) VCC=3.0~5.5V (f(XIN)=16MHz)(Kバージョン) VCC=2.7~5.5V (f(XIN)=10MHz) VCC=2.2~5.5V (f(XIN)=5MHz)(N、Dバージョン)		
	消費電流(N、Dバージョン)	標準 10mA (VCC=5V、f(XIN)=20MHz) 標準 6mA (VCC=3V、f(XIN)=10MHz) 標準 2.0 μ A (VCC=3V、ウェイトモード(f(XCIN)=32kHz)) 標準 0.7 μ A (VCC=3V、ストップモード)		
フラッシュ		VCC=2.7 ~ 5.5V		
メモリ	プログラム、イレーズ回数	10,000回(データフラッシュ) 1,000回(プログラムROM)		
動作周囲温原	<u> </u> 	-20 ~ 85 (Nバージョン)		
	×.	-40 ~85 (D、Jバージョン)(注2)、-40 ~125 (Kバージョン)(注2)		
パッケージ		20ピンプラスチックモールドLSSOP		
	、け オランダDUII IDC社の登			

注1. I²C busは、オランダPHILIPS社の登録商標です。

注2. D、Kバージョン機能をご使用になる場合は、その旨ご指定ください。



1.3 ブロック図

図1.1にブロック図を示します。




図1.1 ブロック図

1.4 製品一覧

表1.3にR8C/28グループの製品一覧表を、表1.4にR8C/29グループの製品一覧表を示します。

表1.3 R8C/28グループの製品一覧表

2008年9月現在

型名	ROM容量	RAM容量	パッケージ	備考	
R5F21282SNSP	8Kバイト	512バイト	PLSP0020JB-A	Nバージョン	
R5F21284SNSP	16Kバイト	1Kバイト	PLSP0020JB-A		
R5F21282SDSP	8Kバイト	512バイト	PLSP0020JB-A	Dバージョン	
R5F21284SDSP	16Kバイト	1Kバイト	PLSP0020JB-A		
R5F21284JSP	16Kバイト	1Kバイト	PLSP0020JB-A	Jバージョン	
R5F21286JSP	32Kバイト	1.5Kバイト	PLSP0020JB-A		
R5F21284KSP	16Kバイト	1Kバイト	PLSP0020JB-A	Kバージョン	
R5F21286KSP	32Kバイト	1.5Kバイト	PLSP0020JB-A		
R5F21282SNXXXSP	8Kバイト	512バイト	PLSP0020JB-A	Nバージョン	書き込み
R5F21284SNXXXSP	16Kバイト	1Kバイト	PLSP0020JB-A		出荷品
R5F21282SDXXXSP	8Kバイト	512バイト	PLSP0020JB-A	Dバージョン	(注1)
R5F21284SDXXXSP	16Kバイト	1Kバイト	PLSP0020JB-A		
R5F21284JXXXSP	16Kバイト	1Kバイト	PLSP0020JB-A	Jバージョン	
R5F21286JXXXSP	32Kバイト	1.5Kバイト	PLSP0020JB-A		
R5F21284KXXXSP	16Kバイト	1Kバイト	PLSP0020JB-A	Kバージョン	
R5F21286KXXXSP	32Kバイト	1.5Kバイト	PLSP0020JB-A		

注1. ユーザROMを書き込んで出荷します。




図1.2 型名とメモリサイズ・パッケージ

表 1.4 R8C/29 グループの製品一覧表

2008年9月現在

	ROI	M容量				
型名	プログラ	データ	RAM容量	パッケージ	備考	
	ムROM	フラッシュ				
R5F21292SNSP	8Kバイト	1Kバイト×2	512バイト	PLSP0020JB-A	Nバージョン	
R5F21294SNSP	16Kバイト	1Kバイト×2	1Kバイト	PLSP0020JB-A		
R5F21292SDSP	8Kバイト	1Kバイト×2	512バイト	PLSP0020JB-A	Dバージョン	
R5F21294SDSP	16Kバイト	1Kバイト×2	1Kバイト	PLSP0020JB-A		
R5F21294JSP	16Kバイト	1Kバイト×2	1Kバイト	PLSP0020JB-A	Jバージョン	
R5F21296JSP	32Kバイト	1Kバイト×2	1.5Kバイト	PLSP0020JB-A		
R5F21294KSP	16Kバイト	1Kバイト×2	1Kバイト	PLSP0020JB-A	Kバージョン	
R5F21296KSP	32Kバイト	1Kバイト×2	1.5Kバイト	PLSP0020JB-A		
R5F21292SNXXXSP	8Kバイト	1Kバイト×2	512バイト	PLSP0020JB-A	Nバージョン	書き込み
R5F21294SNXXXSP	16Kバイト	1Kバイト×2	1Kバイト	PLSP0020JB-A		出荷品
R5F21292SDXXXSP	8Kバイト	1Kバイト×2	512バイト	PLSP0020JB-A	Dバージョン	(注1)
R5F21294SDXXXSP	16Kバイト	1Kバイト×2	1Kバイト	PLSP0020JB-A		
R5F21294JXXXSP	16Kバイト	1Kバイト×2	1Kバイト	PLSP0020JB-A	Jバージョン	
R5F21296JXXXSP	32Kバイト	1Kバイト×2	1.5Kバイト	PLSP0020JB-A		
R5F21294KXXXSP	16Kバイト	1Kバイト×2	1Kバイト	PLSP0020JB-A	Kバージョン	
R5F21296KXXXSP	32Kバイト	1Kバイト×2	1.5Kバイト	PLSP0020JB-A		

注1. ユーザROMを書き込んで出荷します。




図1.3 型名とメモリサイズ・パッケージ

1.5 ピン接続図

図 1.4にピン接続図(上面図)を示します。




図 1.4 ピン接続図(上面図)

1.6 端子の機能説明

表1.5に端子の機能説明を示します。

表1.5 端子の機能説明

分類	端子名	入出力	機能
電源入力	VCC、VSS	入力	VCCには、2.2~5.5V(J、Kバージョンは2.7~5.5V)を
			入力してください。 VSSには、OVを入力してください。
アナログ電源入力	AVCC、AVSS	入力	A/Dコンバータの電源入力です。AVCCとAVSS間には コンデンサを接続してください。
リセット入力	RESET	入力	リセット端子です。この端子に " L " を入力すると、マ イクロコンピュータはリセット状態になります。
MODE	MODE	入力	抵抗を介してVCCに接続してください。
XINクロック入力	XIN	入力	XINクロック発振回路の入出力です。XINとXOUTの間に はセラミック共振子、または水晶発振子を接続してくだ
XINクロック出力	XOUT	出力	さい。外部で生成したクロックを入力する場合は、XINからクロックを入力し、XOUTは開放にしてください。
XCINクロック入力 (N、Dバージョン)	XCIN	入力	XCINクロック発振回路の入出力です。XCINとXCOUTの間には、水晶発振子を接続してください。
XCINクロック出力 (N、Dバージョン)	XCOUT	出力	外部で生成したクロックを入力する場合は、XCINからクロックを入力し、XCOUTは開放にしてください。
INT割り込み入力	INTO, INT1, INT3	入力	INT割り込みの入力端子です。
キー入力割り込み入力	KI0 ~ KI3	入力	キー入力割り込みの入力端子です。
タイマRA	TRAO	出力	タイマRAの出力端子です。
	TRAIO	入出力	タイマRAの入出力端子です。
タイマRB	TRBO	出力	タイマRBの出力端子です。
タイマRC	TRCCLK	入力	外部クロック入力端子です。
	TRCTRG	入力	外部トリガ入力端子です。
	TRCIOA、TRCIOB	入出力	アウトプットコンペア出力/インプットキャプチャ入力/
	TRCIOC、TRCIOD		PWM/PWM2出力兼用端子です。
シリアルインタ	CLK0	入出力	クロック入出力端子です。
フェース	RXD0、RXD1	入力	受信データ入力端子です。
	TXD0、TXD1	出力	送信データ出力端子です。
I ² Cバスインタフェース	SCL	入出力	クロック入出力端子です。
	SDA	入出力	データ入出力端子です。
チップセレクト付	SSI	入出力	データ入出力端子です。
クロック同期形シリア	SCS	入出力	チップセレクト入出力端子です。
JVI/O	SSCK	入出力	クロック入出力端子です。
	SSO	入出力	データ入出力端子です。
基準電圧入力	VREF	入力	A/Dコンバータの基準電圧入力端子です。
A/Dコンバータ	AN8 ~ AN11	入力	A/Dコンバータのアナログ入力端子です。
入出力ポート	P1_0 ~ P1_7, P3_3 ~ P3_5, P3_7, P4_5	入出力	CMOSの入出力ポートです。入出力を選択するための方向レジスタを持ち、1端子ごとに入力ポート、または出力ポートにできます。 入力ポートは、プログラムでプルアップ抵抗の有無を選択できます。 ポートP1_0~P1_7は、LED駆動ポートとして使用できます(N、Dバージョン)。
入力ポート	P4_2、P4_6、P4_7	入力	入力専用ポートです。

表1.6 ピン番号別端子名一覧

ピン	制御端子	ポート			周辺機能の入出力			
番号			割り込み	タイマ	シリアルインタ	チップセレクト	I ² Cバス	A/Dコン
					フェース	付クロック同期	インタ	バータ
						形シリアルI/O	フェース	
1		P3_5		TRCIOD		SSCK	SCL	
2		P3_7		TRAO	RXD1/(TXD1)(注1)	SSO		
3	RESET							
4	XOUT/	P4_7						
	XCOUT							
	(注2)							
5	VSS/AVSS							
6	XIN/XCIN	P4_6						
	(注2)							
7	VCC/AVCC							
8	MODE							
9		P4_5	ĪNT0		(RXD1)(注1)			
10		P1_7	ĪNT1	TRAIO				
11		P1_6			CLK0	(SSI)(注1)		
12		P1_5	(INT1)(注1)	(TRAIO)(注1)	RXD0			
13		P1_4			TXD0			
14		P1_3	KI3	TRBO				AN11
15		P1_2	KI2	TRCIOB				AN10
16	VRFF	P4_2						
17		P1_1	KI1	TRCIOA/				AN9
				TRCTRG				
18		P1_0	KI0					AN8
19		P3_3	ĪNT3	TRCCLK		SSI		
20		P3_4		TRCIOC		SCS	SDA	

注1. プログラムで()の端子に配置できます。

注2. XCIN、XCOUTはN、Dバージョンのみで使用できます。

2. 中央演算処理装置(CPU)

図2.1にCPUのレジスタを示します。CPUには13個のレジスタがあります。これらのうち、R0、R1、R2、R3、A0、A1、FBはレジスタバンクを構成しています。レジスタバンクは2セットあります。




図2.1 CPUのレジスタ

2.1 データレジスタ(R0、R1、R2、R3)

R0は16ビットで構成されており、主に転送や算術、論理演算に使用します。R1 ~ R3はR0と同様です。R0は、上位(R0H)と下位(R0L)を別々に8ビットのデータレジスタとして使用できます。R1H、R1LはR0H、R0Lと同様です。R2とR0を組合せて32ビットのデータレジスタ(R2R0)として使用できます。R3R1はR2R0と同様です。

2.2 アドレスレジスタ(A0、A1)

A0 は 16 ビットで構成されており、アドレスレジスタ間接アドレッシング、アドレスレジスタ相対アドレッシングに使用します。また、転送や算術、論理演算に使用します。A1 は A0 と同様です。A1 と A0 を組合せて 32 ビットのアドレスレジスタ(A1 A0) として使用できます。

2.3 フレームベースレジスタ(FB)

FBは16ビットで構成されており、FB相対アドレッシングに使用します。

2.4 割り込みテーブルレジスタ(INTB)

INTBは20ビットで構成されており、可変割り込みベクタテーブルの先頭番地を示します。

2.5 プログラムカウンタ(PC)

PCは20ビットで構成されており、次に実行する命令の番地を示します。

2.6 ユーザスタックポインタ(USP)、割り込みスタックポインタ(ISP)

スタックポインタ(SP)は、USPとISPの2種類あり、共に16ビットで構成されています。USPとISPはFLGのUフラグで切り替えられます。

2.7 スタティックベースレジスタ(SB)

SBは16ビットで構成されており、SB相対アドレッシングに使用します。

2.8 フラグレジスタ(FLG)

FLGは11ビットで構成されており、CPUの状態を示します。

2.8.1 キャリフラグ(Cフラグ)

算術論理ユニットで発生したキャリ、ボロー、シフトアウトしたビット等を保持します。

2.8.2 デバッグフラグ(Dフラグ)

Dフラグはデバッグ専用です。"0"にしてください。

2.8.3 ゼロフラグ(Zフラグ)

演算の結果が0のとき"1"になり、それ以外のとき"0"になります。

2.8.4 サインフラグ(Sフラグ)

演算の結果が負のとき"1"になり、それ以外のとき"0"になります。

2.8.5 レジスタバンク指定フラグ(Bフラグ)

Bフラグが 0 "の場合、レジスタバンク0が指定され、"1"の場合、レジスタバンク1が指定されます。

2.8.6 オーバフローフラグ(Oフラグ)

演算の結果がオーバフローしたときに"1"になります。それ以外では"0"になります。

2.8.7 割り込み許可フラグ(Iフラグ)

マスカブル割り込みを許可するフラグです。Iフラグが"0"の場合、マスカブル割り込みは禁止され、"1"の場合、許可されます。割り込み要求を受け付けると、Iフラグは"0"になります。

2.8.8 スタックポインタ指定フラグ(Uフラグ)

Uフラグが"0"の場合、ISPが指定され、"1"の場合、USPが指定されます。

ハードウエア割り込み要求を受け付けたとき、またはソフトウエア割り込み番号 $0 \sim 31$ のINT命令を実行したとき、Uフラグは"0"になります。

2.8.9 プロセッサ割り込み優先レベル(IPL)

IPLは3ビットで構成されており、レベル $0\sim7$ までの8段階のプロセッサ割り込み優先レベルを指定します。

要求があった割り込みの優先レベルが、IPLより大きい場合、その割り込み要求は許可されます。

2.8.10 予約ビット

書く場合、"0"を書いてください。読んだ場合、その値は不定です。

3. メモリ


3.1 R8C/28グループ

図 3.1 に R8C/28 グループのメモリ配置図を示します。アドレス空間は 000000h 番地から FFFFFh 番地までの 1M バイトあります。内部 ROM は 0FFFFh 番地から下位方向に配置されます。例えば 16K バイトの内部 ROM は、0C000h 番地から 0FFFFh 番地に配置されます。

固定割り込みベクタテーブルはOFFDCh番地からOFFFFh番地に配置されます。ここに割り込みルーチンの先頭番地を格納します。

内部 RAM は 00400h 番地から上位方向に配置されます。例えば 1K バイトの内部 RAM は、00400h 番地から 007FFh 番地に配置されます。内部 RAM はデータ格納以外に、サブルーチン呼び出しや、割り込み時のスタックとしても使用します。

SFR は、00000h番地から002FFh番地に配置されます。ここには、周辺機能の制御レジスタが配置されています。SFRのうち何も配置されていない領域はすべて予約領域のため、ユーザは使用できません。



注1.空欄は予約領域です。アクセスしないでください。

TH 67	内部	ROM	内部RAM		
型名	容量	0YYYYh番地	容量	0XXXXh番地	
R5F21282SNSP、R5F21282SDSP、	8Kバイト	0E000h	512バイト	005FFh	
R5F21282SNXXXSP、R5F21282SDXXXSP	0K/\1 F	0E000II	512/(1 1	005FFII	
R5F21284SNSP、R5F21284SDSP、					
R5F21284JSP、R5F21284KSP、	16Kバイト	0C000h	1Kバイト	007FFh	
R5F21284SNXXXSP、R5F21284SDXXXSP、					
R5F21284JXXXSP、R5F21284KXXXSP					
R5F21286JSP、R5F21286KSP、	32Kバイト	08000h	1.5Kバイト	009FFh	
R5F21286JXXXSP、R5F21286KXXXSP	321(7 ())	0000011	1.510/ ()	009FFII	

図3.1 R8C/28 グループのメモリ配置図

3.2 R8C/29グループ


図 3.2 に R8C/29 グループのメモリ配置図を示します。アドレス空間は 000000h 番地から FFFFFh 番地までの 1M バイトあります。内部 ROM(プログラム ROM) は 0FFFFh 番地から下位方向に配置されます。例えば 16K バイトの内部 ROM は、0C0000h 番地から 0FFFFh 番地に配置されます。

固定割り込みベクタテーブルはOFFDCh番地からOFFFFh番地に配置されます。ここに割り込みルーチンの先頭番地を格納します。

内部ROM(データフラッシュ)は02400h番地から02BFFh番地に配置されます。

内部RAM は00400h番地から上位方向に配置されます。例えば1Kバイトの内部RAM は、00400h番地から007FFh番地に配置されます。内部RAM はデータ格納以外に、サブルーチン呼び出しや、割り込み時のスタックとしても使用します。

SFR は、00000h番地から002FFh番地に配置されます。ここには、周辺機能の制御レジスタが配置されています。SFRのうち何も配置されていない領域はすべて予約領域のため、ユーザは使用できません。



注1. データフラッシュはブロックA(1Kバイト)およびブロックB(1Kバイト)を示します。

注2.空欄は予約領域です。アクセスしないでください

III 67	内部	ROM	内部RAM		
型名	容量	0YYYYh番地	容量	0XXXXh番地	
R5F21292SNSP、R5F21292SDSP、	8Kバイト	0E000h	512バイト	005FFh	
R5F21292SNXXXSP、R5F21292SDXXXSP	01(7 (*) 1*	OLOGOII	3127(1)	0031111	
R5F21294SNSP、R5F21294SDSP、					
R5F21294JSP、R5F21294KSP、	16Kバイト	0C000h	 1Kバイト	007FFh	
R5F21294SNXXXSP、R5F21294SDXXXSP、	1010/ (-1-1	0000011	1107 (1 1	0071111	
R5F21294JXXXSP、R5F21294KXXXSP					
R5F21296JSP、R5F21296KSP、	32Kバイト	08000h	1.5Kバイト	009FFh	
R5F21296JXXXSP、R5F21296KXXXSP	0210/111	3330011		0031111	

図3.2 R8C/29グループのメモリ配置図

4. SFR

SFR(Special Function Register)は、周辺機能の制御レジスタです。表4.1~表4.7にSFR一覧表を示します。

表4.1 SFR一覧(1)(注1)

番地	レジスタ		シンボル	リセット後の値
0000h		· · · · · · · · · · · · · · · · · · ·		
0001h				
0002h				
0003h				
0004h	プロセッサモードレジスタ0		PM0	00h
0005h	プロセッサモードレジスタ1		PM1	00h
0006h	システムクロック制御レジスタ0		CM0	01101000b
0007h	システムクロック制御レジスタ1		CM1	00100000b
0008h				
0009h				
000Ah	プロテクトレジスタ		PRCR	00h
000Bh				
000Ch	発振停止検出レジスタ		OCD	00000100b
000Dh	ウォッチドッグタイマリセットレジスタ		WDTR	XXh
000Eh	ウォッチドッグタイマスタートレジスタ		WDTS	XXh
000Fh	ウォッチドッグタイマ制御レジスタ		WDC	00X11111b
0010h	アドレス一致割り込みレジスタ0		RMAD0	00h
0011h				00h
0012h			1150	00h
0013h	アドレス一致割り込み許可レジスタ		AIER	00h
0014h	アドレス一致割り込みレジスタ1		RMAD1	00h
0015h	_			00h
0016h				00h
0017h				
0018h				
0019h				
001Ah 001Bh				
001Bh	 カウントソース保護モードレジスタ		CSPR	00h
001011	ガリフトソース体護モートレジスタ		COPK	10000000b (注2)
001Dh				1000000b (/±2)
001Eh				
001En				
001111 0020h				
0020h				
0021h				
0022h			FRA0	00h
0023h	高速オンチップオシレータ制御レジスタ1		FRA1	出荷時の値
0024n	高速オンチップオシレータ制御レジスタ2		FRA2	00h
0026h			1	33
0020h				
0027H	 時計用プリスケーラリセットフラグ		CPSRF	00h
0029h	高速オンチップオシレータ制御レジスタ4	(注3)	FRA4	出荷時の値
002Ah	I TOWN TO THE PROPERTY OF THE	(,±0)		日はおりの旧
0027th	高速オンチップオシレータ制御レジスタ6	(注3)	FRA6	出荷時の値
002Ch	高速オンチップオシレータ制御レジスタ7	(注3)	FRA7	出荷時の値
002Dh	19202777777 7 7 1911年レンヘン1	(Æ3)	1100	山山村の旧
002Eh				
UUZLII				

注1. 空欄は予約領域です。アクセスしないでください。

X:不定です。

注2. OFS レジスタの CSPROINI ビットが "0"の場合。

注3. J、Kバージョンでは予約領域です。アクセスしないでください。

SFR 一覧(2)(注1) 表4.2

番地	レジスタ	シンボル	リセット後の値
0030h			
0031h	電圧検出レジスタ1 (注2)	VCA1	00001000b
0032h	電圧検出レジスタ2 (注2)	VCA2	• N、Dバージョン 00h (注3)
			00100000b (注4)
			• J、Kバージョン 00h (注7)
			01000000b (注8)
0033h			
0034h			
0035h			
0036h	電圧監視1回路制御レジスタ (注5)	VW1C	• N、Dバージョン 00001000b
			• J、Kバージョン 0000X000b (注7)
			0100X001b (注8)
0037h	電圧監視2回路制御レジスタ (注5)	VW2C	00h
0038h	電圧監視0回路制御レジスタ (注6)	VW0C	0000X000b (注3)
			0100X001b (注4)
0039h			
		I	-
003Fh			
0040h			
0041h			
0042h			
0043h			
0044h			
0045h			
0046h			
0047h	タイマRC割り込み制御レジスタ	TRCIC	XXXXX000b
0048h			
0049h		TD 510	20000000
004Ah	タイマRE割り込み制御レジスタ	TREIC	XXXXX000b
004Bh 004Ch			
004Ch	ナ	KUPIC	XXXXX000b
004DH	キー入力割り込み制御レジスタ A/D変換割り込み制御レジスタ	ADIC	XXXXX000b
004En	SSU割り込み制御レジスタ/IICバス割り込み制御レジスタ (注9)	SSUIC/IICIC	XXXXX000b
004111 0050h	330割り込み削脚レンスタ州に八人割り込み削脚レンスタ (注9)	33010/11010	^^^^0
0050h	UART0送信割り込み制御レジスタ	SOTIC	XXXXX000b
0051h	UARTO受信割り込み制御レジスタ	SORIC	XXXXX000b
0052h	UART1送信割り込み制御レジスタ	S1TIC	XXXXX000b
0053h	UART1受信割り込み制御レジスタ	S1RIC	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
0054h	0/1/11 メロ町でため、同町でレンスプ	OTATO	7.00000
0055h	タイマRA割り込み制御レジスタ	TRAIC	XXXXX000b
0050h	フェイスの自分でも同時レンスン	717110	7000000
0057H	タイマRB割り込み制御レジスタ	TRBIC	XXXXX000b
0050h	INT1割り込み制御レジスタ	INT1IC	XX00X000b
005Ah	INT3割り込み制御レジスタ	INT3IC	XX00X000b
005/th	・・・・・ ロック としゃ トランパン		
005Ch			
005Dh	INTO割り込み制御レジスタ	INT0IC	XX00X000b
005Eh	- may -1 may 16 that felt is 16 16 16		
005Fh			
0060h			
		1	
006Fh			
0070h			
	·	•	
007Fh			

- 注1. 空欄は予約領域です。アクセスしないでください。 注2. (N、Dバージョン)ソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視1リセット、電圧監視2リセットでは変化しま
 - (J、Kバージョン) ソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視2リセットでは変化しません。
- 注3. OFSレジスタのLVD0ONビットが"1"かつハードウェアリセットの場合。
- 注4. パワーオンリセット、電圧監視0リセットまたはOFSレジスタのLVD0ONビットが"0"かつハードウェアリセットの場合。
- 注5. (N、Dバージョン) ソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視1リセット、電圧監視2リセットではb2、b3は 変化しません。 (J、Kバージョン) ソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視2リセットではb2、b3は変化しません。
- 注6. (N、Dバージョン) ソフトウェアリセット、ウォッチドッグタイマリセット、電圧監視1リセット、電圧監視2リセットでは変化しま せん。
 - (J、Kバージョン)予約領域です。アクセスしないでください。
- 注7. OFSレジスタのLVD1ONビットが"1"かつハードウェアリセットの場合。
- 注8. パワーオンリセット、電圧監視1リセットまたはOFS レジスタのLVD1ONビットが"0"かつハードウェアリセットの場合。
- 注9. PMR レジスタのIICSEL ビットで選択できます。
- X: 不定です。



表4.3 SFR一覧(3)(注1)

番地	レジスタ		シンボル	リセット後の値
0080h				
0081h				
0082h				
0083h				
0084h				
0085h				
0086h				
0087h				
0088h				
0089h				
008Ah				
008Bh				
008Ch				
008Dh				
008Eh				
008Fh				
0090h				
0091h				
0092h				
0093h				
0094h				
0095h				
0096h				
0097h				
0098h				
0099h				
009Ah				
009Bh				
009Ch				
009Dh				
009Eh				
009Fh				
00A0h	UART0送受信モードレジスタ		U0MR	00h
00A1h	UART0 ビットレートレジスタ		U0BRG	XXh
00A2h	UART0送信バッファレジスタ		U0TB	XXh
00A3h				XXh
00A4h	UART0送受信制御レジスタ0		U0C0	00001000b
00A5h	UART0送受信制御レジスタ1		U0C1	00000010b
00A6h	UART0受信バッファレジスタ		U0RB	XXh
00A7h				XXh
	UART1送受信モードレジスタ		U1MR	00h
	UART1 ビットレートレジスタ		U1BRG	XXh
	UART1送信パッファレジスタ		U1TB	XXh
00ABh			****	XXh
	UART1送受信制御レジスタ0		U1C0	00001000b
	UART1送受信制御レジスタ1		U1C1	00001000b
00ADh 00AEh	UART1受信前脚レンスター UART1受信バッファレジスタ		U1RB	XXh
00AEN 00AFh	UAIXII又同ハソファレン人プ		סוועט	XXh
00AFn 00B0h				۸۸۱۱
00B0h				
00B1h				
00B2h				
00B3fi 00B4h				
00B4n				+
00B5h				
00B6H			+	
	CC生1知し ごっ カロ / IIC バッキ1知し ごっ カ4	(2±0)	SSCRH / ICCR1	00h
	SS制御レジスタH / IIC バス制御レジスタ1	(注2)		
	SS制御レジスタL/IICバス制御レジスタ2	(注2)	SSCRL / ICCR2	01111101b
	SSモードレジスタ/ IICバスモードレジスタ	(注2)	SSMR / ICMR	00011000b
	SS許可レジスタ/IICバス割り込み許可レジスタ	(注2)	SSER / ICIER	00h
	SSステータスレジスタ/ IICバスステータスレジスタ	(注2)	SSSR / ICSR	00h / 0000X000b
	SSモードレジスタ2/スレープアドレスレジスタ	(注2)	SSMR2 / SAR	00h
	SS送信データレジスタ/ IIC バス送信データレジスタ	(注2)	SSTDR / ICDRT	FFh
00BFh	SS受信データレジスタ/ IIC バス受信データレジスタ	(注2)	SSRDR / ICDRR	FFh

X:不定です。

注1. 空欄は予約領域です。アクセスしないでください。 注2. PMRレジスタのIICSELビットで選択できます。

SFR一覧(4)(注1) 表4.4

				111. 14.64
番地 00C0h	レジスタ		シンボル AD	リセット後の値
	A/D レジスタ		AD	XXh
00C1h				XXh
00C2h				
00C3h				
00C4h				
00C5h				
00C6h				
00C7h				
00C8h				
00C9h				
00CAh				
00CBh				
00CCh				
00CDh				
00CEh				
00CFh				
00D0h				
00D1h				
00D2h				
00D3h				
00D4h	A/D制御レジスタ2		ADCON2	00h
00D5h				
00D6h	A/D制御レジスタ0		ADCON0	00h
00D7h	A/D制御レジスタ1		ADCON1	00h
00D8h				<u> </u>
00D9h				
00DAh				
00DBh				
00DCh				
00DDh				
00DEh				
00DEh				
00E0h				
00E1h	ポートP1 レジスタ		P1	00h
00E111	小一ドド1レジスタ		ГІ	0011
00E3h	ポート D4 主白しジスク		PD1	00h
00E3h	ポートP1方向レジスタ		FDI	0011
00E5h	# DO \ \ \ 7		P3	00h
	ポートP3レジスタ		FJ	0011
00E6h			BBo	001
00E7h	ポートP3方向レジスタ		PD3	00h
00E8h	ポートP4レジスタ		P4	00h
00E9h				
00EAh	ポートP4方向レジスタ		PD4	00h
00EBh				
00ECh				
00EDh				
00EEh				
00EFh				
00F0h				
00F1h				
00F2h				
00F3h				
00F4h				
00F5h	端子選択レジスタ1		PINSR1	00h
00F6h	端子選択レジスタ2		PINSR2	00h
00F7h	端子選択レジスタ3		PINSR3	00h
00F8h	ポートモードレジスタ		PMR	00h
00F9h	外部入力許可レジスタ		INTEN	00h
	INT入力フィルタ選択レジスタ		INTF	00h
00FAh			KIEN	I 00h
00FAh 00FBh	キー入力許可レジスタ		KIEN PURO	00h
00FAh 00FBh 00FCh	キー入力許可レジスタ プルアップ制御レジスタ0		PUR0	00h
00FAh 00FBh 00FCh 00FDh	キー入力許可レジスタ プルアップ制御レジスタ0 プルアップ制御レジスタ1	(注2)	PUR0 PUR1	00h 00h
00FAh 00FBh 00FCh	キー入力許可レジスタ プルアップ制御レジスタ0	(注2)	PUR0	00h

X:不定です。

注1. 空欄は予約領域です。アクセスしないでください。 注2. J、Kバージョンでは予約領域です。アクセスしないでください。

SFR一覧(5)(注1) 表4.5

番地 0100h	T		
0100n	レジスタ	シンボル	リセット後の値
04041	タイマRA制御レジスタ	TRACR	00h
0101h	タイマRA I/O制御レジスタ	TRAIOC	00h
0102h	タイマRAモードレジスタ	TRAMR	00h
0103h	タイマRAプリスケーラレジスタ	TRAPRE	FFh
0104h	タイマRAレジスタ	TRA	FFh
0105h			
0106h	LINコントロールレジスタ	LINCR	00h
0107h	LINステータスレジスタ	LINST	00h
0108h	タイマRB制御レジスタ	TRBCR	00h
0109h	タイマRBワンショット制御レジスタ	TRBOCR	00h
010Ah	タイマRB I/O制御レジスタ	TRBIOC	00h
010Bh	タイマRBモードレジスタ	TRBMR	00h
010Ch	タイマRBプリスケーラレジスタ	TRBPRE	FFh
010Dh	タイマRBセカンダリレジスタ	TRBSC	FFh
010Eh	タイマRBプライマリレジスタ	TRBPR	FFh
010Fh	71 (16) 51 (50) 77		
0110h			
0111h			
011111 0112h	+		
0112h	+		
011311 0114h	+		
0114H	+		
0116h	+		
0117h			+
0118h	タイマRE秒データレジスタ/カウンタデータレジスタ	TRESEC	00h
0119h	タイマRE分データレジスタ/コンペアデータレジスタ	TREMIN	00h
0119H		TREHR	00h
011Bh	タイマRE時データレジスタ (注2)	TREWK	00h
011Ch	タイマRE曜日データレジスタ (注2)		
	タイマRE制御レジスタ1	TRECR1	00h
011Dh	タイマRE制御レジスタ2	TRECR2	00h
011Eh	タイマREカウントソース選択レジスタ	TRECSR	00001000b
011Fh			
0120h	タイマRCモードレジスタ	TRCMR	01001000b
0121h	タイマRC制御レジスタ1	TRCCR1	00h
0122h	タイマRC割り込み許可レジスタ	TRCIER	01110000b
0123h	タイマRCステータスレジスタ	TRCSR	01110000b
0124h	タイマRC I/O制御レジスタ0	TRCIOR0	10001000b
0125h	タイマRC I/O制御レジスタ1	TRCIOR1	10001000b
0126h	タイマRCカウンタ	TRC	00h
0127h			00h
	1 4 4 7 DO 35 4 7 H 1 35 7 4 4		
0128h	タイマRCジェネラルレジスタA	TRCGRA	FFh
0128h 0129h	91 (RC) I A J	TRCGRA	
	タイマRCジェネラルレジスタA タイマRCジェネラルレジスタB	TRCGRA TRCGRB	FFh
0129h			FFh FFh
0129h 012Ah			FFh FFh FFh
0129h 012Ah 012Bh	タイマRCジェネラルレジスタB	TRCGRB	FFh FFh FFh FFh
0129h 012Ah 012Bh 012Ch	タイマRCジェネラルレジスタB	TRCGRB	FFh FFh FFh FFh FFh
0129h 012Ah 012Bh 012Ch 012Dh	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC	TRCGRB	FFh FFh FFh FFh FFh FFh
0129h 012Ah 012Bh 012Ch 012Dh 012Eh	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC	TRCGRB	FFh FFh FFh FFh FFh FFh
0129h 012Ah 012Bh 012Ch 012Dh 012Eh 012Fh	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD	TRCGRB TRCGRC TRCGRD	FFh FFh FFh FFh FFh FFh FFh
0129h 012Ah 012Bh 012Ch 012Dh 012Eh 012Fh 0130h	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRCN間御レジスタ2 タイマRCデジタルフィルタ機能選択レジスタ	TRCGRB TRCGRC TRCGRD TRCCR2	FFh FFh FFh FFh FFh FFh FFh FFh O00111111b
0129h 012Ah 012Bh 012Ch 012Dh 012Eh 012Fh 0130h 0131h	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRC制御レジスタ2	TRCGRB TRCGRC TRCGRD TRCCR2 TRCDF	FFh FFh FFh FFh FFh FFh FFh O00111111b
0129h 012Ah 012Bh 012Ch 012Dh 012Eh 012Fh 0130h 0131h 0132h	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRCN間御レジスタ2 タイマRCデジタルフィルタ機能選択レジスタ	TRCGRB TRCGRC TRCGRD TRCCR2 TRCDF	FFh FFh FFh FFh FFh FFh FFh O00111111b
0129h 012Ah 012Bh 012Ch 012Dh 012Eh 012Fh 0130h 0131h 0132h	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRCN間御レジスタ2 タイマRCデジタルフィルタ機能選択レジスタ	TRCGRB TRCGRC TRCGRD TRCCR2 TRCDF	FFh FFh FFh FFh FFh FFh FFh O00111111b
0129h 012Ah 012Bh 012Ch 012Dh 012Eh 012Fh 0130h 0131h 0132h 0133h 0134h	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRCN間御レジスタ2 タイマRCデジタルフィルタ機能選択レジスタ	TRCGRB TRCGRC TRCGRD TRCCR2 TRCDF	FFh FFh FFh FFh FFh FFh FFh O00111111b
0129h 012Ah 012Bh 012Ch 012Dh 012Eh 012Fh 0130h 0131h 0132h 0133h 0134h 0135h	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRCN間御レジスタ2 タイマRCデジタルフィルタ機能選択レジスタ	TRCGRB TRCGRC TRCGRD TRCCR2 TRCDF	FFh FFh FFh FFh FFh FFh FFh O00111111b
0129h 012Ah 012Bh 012Ch 012Ch 012Eh 012Fh 0130h 0131h 0132h 0133h 0134h 0135h 0136h	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRCN間御レジスタ2 タイマRCデジタルフィルタ機能選択レジスタ	TRCGRB TRCGRC TRCGRD TRCCR2 TRCDF	FFh FFh FFh FFh FFh FFh FFh O00111111b
0129h 012Ah 012Bh 012Ch 012Ch 012Eh 012Fh 0130h 0131h 0132h 0133h 0134h 0135h 0136h 0137h	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRCN間御レジスタ2 タイマRCデジタルフィルタ機能選択レジスタ	TRCGRB TRCGRC TRCGRD TRCCR2 TRCDF	FFh FFh FFh FFh FFh FFh FFh O00111111b
0129h 012Ah 012Bh 012Ch 012Dh 012Eh 012Fh 0130h 0131h 0132h 0133h 0133h 0134h 0135h 0136h 0137h 0138h	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRCN間御レジスタ2 タイマRCデジタルフィルタ機能選択レジスタ	TRCGRB TRCGRC TRCGRD TRCCR2 TRCDF	FFh FFh FFh FFh FFh FFh FFh O00111111b
0129h 012Ah 012Bh 012Ch 012Dh 012Eh 012Fh 0130h 0131h 0132h 0133h 0134h 0135h 0136h 0137h 0138h 0139h	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRCN間御レジスタ2 タイマRCデジタルフィルタ機能選択レジスタ	TRCGRB TRCGRC TRCGRD TRCCR2 TRCDF	FFh FFh FFh FFh FFh FFh FFh O00111111b
0129h 012Ah 012Bh 012Ch 012Dh 012Eh 012Fh 013Oh 0131h 0132h 0133h 0134h 0135h 0136h 0137h 0138h 0139h	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRCN間御レジスタ2 タイマRCデジタルフィルタ機能選択レジスタ	TRCGRB TRCGRC TRCGRD TRCCR2 TRCDF	FFh FFh FFh FFh FFh FFh FFh O00111111b
0129h 012Ah 012Bh 012Ch 012Dh 012Eh 012Fh 0130h 0131h 0132h 0133h 0134h 0135h 0136h 0137h 0138h 0138h 0138h 0138h	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRCN間御レジスタ2 タイマRCデジタルフィルタ機能選択レジスタ	TRCGRB TRCGRC TRCGRD TRCCR2 TRCDF	FFh FFh FFh FFh FFh FFh FFh O00111111b
0129h 012Ah 012Bh 012Ch 012Ch 012Eh 012Fh 013Ch 0137h 0131h 0132h 0133h 0134h 0135h 0136h 0137h 0138h 0138h 0138h 0138h 0139h 013Ah 013Bh 013Ch	タイマRCジェネラルレジスタB タイマRCジェネラルレジスタC タイマRCジェネラルレジスタD タイマRCN間御レジスタ2 タイマRCデジタルフィルタ機能選択レジスタ	TRCGRB TRCGRC TRCGRD TRCCR2 TRCDF	FFh FFh FFh FFh FFh FFh FFh O00111111b

注1. 空欄は予約領域です。アクセスしないでください。 注2. J、Kバージョンでは予約領域です。アクセスしないでください。

表4.6 SFR一覧(6)(注1)

番地	レジスタ	シンボル	リセット後の値
0140h			
0141h			
0142h			
0143h			
0144h			
0145h			
0146h			
0147h			
0148h			
0149h			
014Ah			
014Bh			
014Ch			
014Dh			
014Eh			
014Fh			
0150h			
0151h			
0152h			
0153h			
0154h		+	
0155h		+	<u> </u>
0156h			
0157h			
0158h			
0159h			
015Ah			
015An			
015Ch 015Dh			
015Eh			
015Fh			
0160h			
0161h			
0162h			
0163h			
0164h			
0165h			
0166h			
0167h			
0168h			
0169h			
016Ah			
016Bh			
016Ch			
016Dh			
016Eh			
016Fh			
0170h			
0171h			
0172h			
0173h			
0174h			İ
0175h			1
0176h		1	1
0177h		1	1
0178h		+	+
0179h		+	1
0179H		+	1
017An		+	1
017Bn		+	1
017Ch 017Dh		+	1
017Dh 017Eh		+	1
		-	
017Fh	 		1

⁻注1. 空欄は予約領域です。アクセスしないでください。

SFR一覧(7)(注1) 表4.7

番地	レジスタ	シンボル	リセット後の値
回型 0180h	<i>V</i> /A/	22570	りピケド後の直
0181h			
0182h			
0183h			
0184h			
0185h			
0186h			
0187h			
0188h			
0189h			
018Ah			
018Bh			
018Ch			
018Dh			
018Eh			
018Fh			
0190h			
0191h			
0192h			
0193h			
0194h			
0195h			
0196h			
0197h			
0198h			
0199h			
019Ah			
019Bh			
019Ch			
019Dh			
019Eh			
019Fh			
01A0h			
01A1h			
01A2h			
01A3h			
01A4h			
01A5h 01A6h			
01A6fi 01A7h			
01A7fi 01A8h			
01A8h			
01A9II 01AAh			
01AAII 01ABh			
01ABh			
01ACh		+	
01ADII		+	
01AFh		1	
01B0h		1	
01B0H		1	
01B1h			
01B3h	フラッシュメモリ制御レジスタ4	FMR4	01000000b
01B4h			
01B5h	フラッシュメモリ制御レジスタ1	FMR1	1000000Xb
01B6h		*****	
01B7h	フラッシュメモリ制御レジスタ0	FMR0	00000001b
01B8h		*****	
01B9h		 	
01BAh		1	
01BBh			
		 	
01BCh		i	1
01BCh 01BDh			
01BDh			

X:不定です。

OFS

(注2)

FFFFh オプション機能選択レジスタ

注1. 空欄は予約領域です。アクセスしないでください。 注2. OFSレジスタはプログラムで変更できません。フラッシュライタで書いてください。

5. 電気的特性

5.1 N、Dバージョン

表5.1 絶対最大定格

記号	項目	測定条件	定格值	単位
Vcc/AVcc	電源電圧		- 0.3 ~ 6.5	V
Vı	入力電圧		- 0.3 ~ Vcc + 0.3	V
Vo	出力電圧		- 0.3 ~ Vcc + 0.3	V
Pd	消費電力	Topr = 25	500	mW
Topr	動作周囲温度		- 20~85(Nバージョン) /	
			- 40~85(Dバージョン)	
Tstg	保存温度		- 65 ~ 150	

表5.2 推奨動作条件

記号	項目		測定条件	規格値			単位
				最小	標準	最大	
Vcc/AVcc	電源電圧			2.2		5.5	V
Vss/AVss	電源電圧				0		V
VIH	" H " 入力電圧			0.8Vcc		Vcc	V
VIL	" L " 入力電圧			0		0.2Vcc	V
IOH(sum)	" H " 尖頭総出力電流	全端子のIOH(peak)の 総和				- 160	mA
IOH(sum)	" H " 平均総出力電流	全端子のIOH(avg)の 総和				- 80	mA
IOH(peak)	" H " 尖頭出力電流	P1_0 ~ P1_7以外				- 10	mA
		P1_0 ~ P1_7				- 40	mA
IOH(avg)	" H " 平均出力電流	P1_0 ~ P1_7以外				- 5	mA
		P1 0 ~ P1 7				- 20	mA
IOL(sum)	" L " 尖頭総出力電流	全端子のIOL(peak)の 総和				160	mA
IOL(sum)	" L " 平均総出力電流	全端子のIOL(avg)の 総和				80	mA
IOL(peak)	" L " 尖頭出力電流	P1_0 ~ P1_7以外				10	mA
		P1_0 ~ P1_7				40	mA
IOL(avg)	" L " 平均出力電流	P1_0 ~ P1_7以外				5	mA
		P1_0 ~ P1_7				20	mA
f(XIN)	XINクロック入力発振		3.0V Vcc 5.5V	0		20	MHz
			2.7V Vcc < 3.0V	0		10	MHz
			2.2V Vcc < 2.7V	0		5	MHz
f(XCIN)	XCINクロック入力発	振周波数	2.2V Vcc 5.5V	0		70	kHz
,	システムクロック	OCD2 = " 0 "	3.0V Vcc 5.5V	0		20	MHz
		XINクロック選択時	2.7V Vcc < 3.0V	0		10	MHz
			2.2V Vcc < 2.7V	0		5	MHz
		OCD2 = " 1 "	FRA01 = " 0 "		125		kHz
		オンチップオシレータ	低速オンチップオシレータ選択時				
		クロック選択時	FRA01 = " 1 "			20	MHz
			高速オンチップオシレータ選択時				
			3.0V Vcc 5.5V				
			FRA01 = " 1 "			10	MHz
			高速オンチップオシレータ選択時 2.7V Vcc 5.5V				
			FRA01 = " 1 "			5	MHz
			高速オンチップオシレータ選択時 2.2V Vcc 5.5V				

注1. 指定のない場合は、Vcc = 2.2V ~ 5.5V、Topr = -20 ~85 (Nバージョン)/ -40 ~85 (Dバージョン)です。

注2. 平均出力電流は100 msの期間内での平均値です。

表5.3 A/Dコンバータ特性

記号	項目		測定条件	規格値			単位
				最小	標準	最大	
	分解能		Vref = AVcc			10	Bit
	絶対精度	10 ビットモード	AD = 10MHz, Vref = AVcc = 5.0V			± 3	LSB
		8ビットモード	AD = 10MHz, Vref = AVcc = 5.0V			± 2	LSB
		10 ビットモード	AD = 10MHz, Vref = AVcc = 3.3V			± 5	LSB
		8ビットモード	AD = 10MHz, Vref = AVcc = 3.3V			± 2	LSB
		10 ビットモード	AD = 5MHz、Vref = AVcc =2.2V			± 5	LSB
		8ビットモード	AD = 5MHz, Vref = AVcc = 2.2V			± 2	LSB
Rladder	ラダ - 抵抗		Vref = AVcc	10		40	k
tconv	変換時間	10 ビットモード	AD = 10MHz、Vref = AVcc = 5.0V	3.3			μs
		8ビットモード	AD = 10MHz, Vref = AVcc = 5.0V	2.8			μs
Vref	基準電圧			2.2		AVcc	V
VIA	アナログ入力電圧	(注2)		0		AVcc	V
	A/D動作クロック	サンプル&ホールドなし	Vref = AVcc = 2.7V ~ 5.5V	0.25		10	MHz
	周波数	サンプル&ホールドあり	Vref = AVcc = 2.7V ~ 5.5V	1		10	MHz
		サンプル&ホールドなし	Vref = AVcc = 2.2V ~ 5.5V	0.25		5	MHz
		サンプル&ホールドあり	Vref = AVcc = 2.2V ~ 5.5V	1		5	MHz

注1. 指定のない場合は、AVcc = 2.2V ~ 5.5V、Topr = -20 ~85 (Nバージョン)/ -40 ~85 (Dバージョン)です。

注2. アナログ入力電圧が基準電圧を超えた場合、A/D変換結果は10ビットモードでは3FFh、8ビットモードではFFhになります。




図5.1 ポートP1、P3、P4のタイミング測定回路

表5.4	フラッシュメモリ(プログラム ROM	の雷気的特性

記号	項目	測定条件		単位		
			最小	標準	最大	
	プログラム、イレーズ回数(注2)	R8C/28グループ	100(注3)			回
		R8C/29グループ	1,000(注3)			回
	バイトプログラム時間			50	400	μs
	ブロックイレーズ時間			0.4	9	s
td(SR-SUS)	サスペンドへの遷移時間				97 + CPUクロック × 6サイクル	μs
	イレーズ開始または再開から次のサス ペンド要求までの間隔		650			μs
	プログラム開始または再開から次のサ スペンド要求までの間隔		0			ns
	サスペンドからプログラム / イレーズ の再開までの時間				3 + CPUクロック × 4サイクル	μs
	書き込み、消去電圧		2.7		5.5	V
	読み出し電圧		2.2		5.5	V
	書き込み、消去時の温度		0		60	
	データ保持時間(注7)	周囲温度 = 55	20			年

- 注1. 指定のない場合は、Vcc = 2.7V ~ 5.5V、Topr = 0 ~ 60 です。
- 注2. プログラム/イレーズ回数の定義

プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回(n=100、1,000)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでください(上書き禁止)。

- 注3. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1~ " 最小 " 値の範囲です。)
- 注4. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば1組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。
- 注5. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド ブロックイレーズコマンドを少なくとも3回実行してください。
- 注6. 不良率につきましては、ルネサステクノロジ、ルネサス販売または特約店にお問い合わせください。
- 注7. 電源電圧またはクロックが印加されていない時間を含みます。

表5.5	フラッシュメモリ(データフラッシュ	ブロックA、	ブロックB)の電気的特性(注4)
------	-------------------	--------	------------------

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
	プログラム、イレーズ回数(注2)		10,000(注3)			
	バイトプログラム時間 (プログラム/イレーズ回数 1,000回)			50	400	μs
	バイトプログラム時間 (プログラム/イレーズ回数 > 1,000回)			65		μs
	ブロックイレーズ時間 (プログラム/イレーズ回数 1,000回)			0.2	9	S
	ブロックイレーズ時間 (プログラム/イレーズ回数 > 1,000回)			0.3		S
td(SR-SUS)	サスペンドへの遷移時間				97 + CPUクロック × 6サイクル	μs
	イレーズ開始または再開から次のサス ペンド要求までの間隔		650			μs
	プログラム開始または再開から次のサ スペンド要求までの間隔		0			ns
	サスペンドからプログラム / イレーズ の再開までの時間				3 + CPUクロック × 4サイクル	μs
	書き込み、消去電圧		2.7		5.5	V
	読み出し電圧		2.2	•	5.5	V
	書き込み、消去時の温度		- 20(注8)		85	
	データ保持時間(注9)	周囲温度 = 55	20			年

- 注1. 指定のない場合は、Vcc = 2.7V ~ 5.5V、Topr = -20 ~85 (Nバージョン)/ -40 ~85 (Dバージョン)です。
- 注2. プログラム/イレーズ回数の定義
 - プログラム/イレーズ回数はブロックごとのイレーズ回数です。
 - プログラム/イレーズ回数がn回(n=10,000)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでください(上書き禁止)。
- 注3. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1~ "最小"値の範囲です。)
- 注4. プログラム/イレーズ回数が1,000回を超えたときのブロックA、ブロックBの規格です。1,000回までのバイトプログラム時間はプログラムROMと同じです。
- 注5. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば1組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。加えてブロックA、ブロックBのイレーズ回数が均等になるようにすると、さらに実効的な書き換え回数を少なくすることができます。また、ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。
- 注6. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド ブロックイレーズコマンドを少なくとも3回実行してください。
- 注7. 不良率につきましては、ルネサステクノロジ、ルネサス販売または特約店にお問い合わせください。
- 注8. Dバージョンは 40 。
- 注9. 電源電圧またはクロックが印加されていない時間を含みます。




図5.2 サスペンドへの遷移時間

表5.6 電圧検出0回路の電気的特性

記号	項目	測定条件	規格値		単位	
			最小	標準	最大	
Vdet0	電圧検出レベル		2.2	2.3	2.4	V
	電圧検出回路の自己消費電流	VCA25 = 1、Vcc = 5.0V		0.9		μA
td(E-A)	電圧検出回路動作開始までの待ち時間(注2)				300	μs
Vccmin	マイコンの動作電圧の最小値		2.2			V

- 注1. 測定条件はVcc = 2.2V ~ 5.5V、Topr = -20 ~85 (Nバージョン)/ -40 ~85 (Dバージョン)です。
- 注2. VCA2 レジスタの VCA25 ビットを"0"にした後、再度"1"にした場合の、電圧検出回路が動作するまでに必要な時間です。

表5.7 電圧検出1回路の電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
Vdet1	電圧検出レベル(注4)		2.7	2.85	3.00	V
	電圧監視1割り込み要求発生時間(注2)			40		μs
	電圧検出回路の自己消費電流	VCA26 = 1, Vcc = 5.0V		0.6		μA
td(E-A)	電圧検出回路動作開始までの待ち時間(注3)				100	μs

- 注1. 測定条件はVcc = 2.2V ~ 5.5V、Topr = -20 ~85 (Nバージョン)/ -40 ~85 (Dバージョン)です。
- 注2. Vdet1を通過した時点から、電圧監視1割り込み要求が発生するまでの時間です。
- 注3. VCA2 レジスタのVCA26 ビットを"0"にした後、再度"1"にした場合の、電圧検出回路が動作するまでに必要な時間です。
- 注4. 電源の立ち下り時の電圧検出レベルを示しています。電源の立ち上り時の検出レベルは、電源の立ち下り時の電圧検出レベルより、0.1V程度大きい値になります。

表5.8 電圧検出2回路の電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
Vdet2	電圧検出レベル		3.3	3.6	3.9	V
	電圧監視2割り込み要求発生時間(注2)			40		μs
	電圧検出回路の自己消費電流	VCA27 = 1、Vcc = 5.0V		0.6		μA
td(E-A)	電圧検出回路動作開始までの待ち時間(注3)				100	μs


- 注1. 測定条件はVcc = 2.2V ~ 5.5V、Topr = -20 ~85 (Nバージョン)/ -40 ~85 (Dバージョン)です。
- 注2. Vdet2を通過した時点から、電圧監視2割り込み要求が発生するまでの時間です。
- 注3. VCA2レジスタのVCA27ビットを"0"にした後、再度"1"にした場合の、電圧検出回路が動作するまでに必要な時間です。



表5.9	パワーオンリセット回路、	電圧監視0リセットの電気的特性(注3)
------	--------------	---------------------

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
Vpor1	パワーオンリセットが有効になる電圧 (注4)				0.1	V
Vpor2	パワーオンリセットまたは電圧監視0リ セットが有効になる電圧		0		Vdet0	V
trth	外部電源Vccの立ち上がり傾き(注2)		20			mV/msec

- 注1. 指定のない場合測定条件は、Topr = -20 ~85 (Nバージョン)/-40 ~85 (Dバージョン)です。
- 注2. Vcc 1.0 Vで使用する場合、この条件(外部電源 Vcc 立ち上がり傾き)は不要です。
- 注3. パワーオンリセットを使用する場合には、OFSレジスタのLVD0ONビットを"0"、VW0CレジスタのVW0C0ビットを"1"、 VW0C6ビットを"1"、VCA2レジスタのVCA25ビットを"1"にして電圧監視0リセットを有効にしてください。
- 注4. tw(port)は外部電源Vccを有効電圧(Vport)以下に保持してパワーオンリセットが有効になるために必要な時間です。電源を最初 に立ち上げる時は - 20 Topr 85 ではtw(por1)を30s以上、 - 40 Topr < - 20 ではtw(por1)を3000s以上保持してく ださい。



- 注1. 電圧監視0デジタルフィルタを使用する場合、サンプリング時間内はマイコンの動作電圧の範囲(2.2V以上)の電圧
- を保持してください。 注2. サンプリングクロックは選択可能です。詳細は「ハードウェアマニュアル 6. 電圧検出回路」を参照してくださ
- 注3. Vdetoは電圧検出0回路の電圧検出レベルを示します。 詳細は「ハードウェアマニュアル 6.電圧検出回路」を参 照してください。

リセット回路の電気的特性 図5.3

表5.10 高速オンチップオシレータ発振回路の電気的特性

記号	項目	測定条件	規格値			単位	
			最小 標準 最大		最大		
fOCO40M	高速オンチップオシレータ発振周波数	Vcc = 4.75V ~ 5.25V	39.2	40	40.8	MHz	
	の温度・電圧依存性	0 Topr 60 (注2)					
		Vcc = 3.0V ~ 5.5V	38.8	40	41.2	MHz	
		- 20 Topr 85 (注2)					
		Vcc = 3.0V ~ 5.5V	38.4	40	41.6	MHz	
		- 40 Topr 85 (注2)					
		Vcc = 2.7V ~ 5.5V	38	40	42	MHz	
		- 20 Topr 85 (注2)					
		Vcc = 2.7V ~ 5.5V	37.6	40	42.4	MHz	
		- 40 Topr 85 (注2)					
		Vcc = 2.2V ~ 5.5V	35.2	40	44.8	MHz	
		- 20 Topr 85 (注3)					
		Vcc = 2.2V ~ 5.5V	34	40	46	MHz	
		- 40 Topr 85 (注3)					
		Vcc = 5.0V ± 10%	38.8	40	40.8	MHz	
		- 20 Topr 85 (注2)					
		Vcc = 5.0V ± 10%	38.4	40	40.8	MHz	
		- 40 Topr 85 (注2)					
	FRA7 レジスタの補正値を FRA1 レジス	Vcc = 5.0V, Topr = 25		36.864		MHz	
	タに書き込んだときの高速オンチップ	Vcc = 3.0V ~ 5.5V	- 3%		3%	%	
	オシレータ発振周波数(注4)	- 20 Topr 85					
	リセット解除時のFRA1レジスタの値		08h(注3)		F7h(注3)		
	高速オンチップオシレータ発振周波数	FRA1 レジスタ(リセット解除		+ 0.3		MHz	
	調整単位	時の値)を - 1ビットに調整					
	発振安定時間			10	100	μs	
	発振時の自己消費電流	Vcc = 5.0V、Topr = 25		400		μΑ	

- 注1. 指定のない場合は、Vcc = 2.2V ~ 5.5V、Topr = -20 ~85 (Nバージョン)/ -40 ~85 (Dバージョン)です。
- 注2. FRA1レジスタがリセット解除時の値のときの規格値です。
- 注3. FRA6レジスタの補正値をFRA1レジスタに書き込んだときの規格値です。
- 注4. シリアルインタフェースをUARTモードで使用時に、9600bps、38400bpsなどのビットレートの設定誤差を、0%にすることができます。

表5.11 低速オンチップオシレータ発振回路の電気的特性

記号	項目	測定条件		規格値		
			最小	標準	最大	
fOCO-S	低速オンチップオシレータ発振周波数		30	125	250	kHz
	発振安定時間			10	100	μs
	発振時の自己消費電流	Vcc = 5.0V, Topr = 25		15		μΑ

注1. 指定のない場合は、Vcc = 2.2V ~ 5.5V、Topr = -20 ~85 (Nバージョン)/ -40 ~85 (Dバージョン)です。

表5.12 電源回路のタイミング特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
td(P-R)	電源投入時の内部電源安定時間(注2)		1		2000	μs
td(R-S)	STOP解除時間(注3)				150	μs

- 注1. 測定条件はVcc = 2.2V ~ 5.5V、Topr = 25 です。
- 注2. 電源投入時に、内部電源発生回路が安定するまでの待ち時間です。
- 注3. ストップモードを解除するための割り込みが受け付けられてから、システムクロックの供給が開始するまでの時間です。



表5.13 チップセレクト付クロック同期形シリアルI/Oのタイミング必要条件(注1)

記号	項目	項目			規格値		単位
				最小	標準	最大	1
tsucyc	SSCKクロックサイクル時間			4			tcyc
							(注2)
tнı	SSCKクロック " H " パルス幅			0.4		0.6	tsucyc
tLO	SSCKクロック "L"パルス幅			0.4		0.6	tsucyc
trise	SSCKクロック立ち上がり時間	マスタ				1	tcyc
							(注2)
		スレーブ				1	μs
tFALL	SSCKクロック立ち下がり時間	マスタ				1	tcyc
							(注2)
		スレーブ				1	μs
tsu	SSO、SSIデータ入力セットアッ	プ時間		100			ns
tH	SSO、SSIデータ入力ホールド	詩間		1			tcyc
							(注2)
tLEAD	SCS セットアップ時間	スレーブ		1tcyc + 50			ns
tLAG	SCS ホールド時間	スレーブ		1tcyc + 50			ns
top	SSO、SSIデータ出力遅延時間					1	tcyc
							(注2)
tsa	SSIスレーブアクセス時間		2.7V Vcc 5.5V			1.5tcyc + 100	ns
			2.2V Vcc < 2.7V			1.5tcyc + 200	ns
tor	SSIスレーブアウト開放時間		2.7V Vcc 5.5V			1.5tcyc + 100	ns
			2.2V Vcc < 2.7V			1.5tcyc + 200	ns

注1. 指定のない場合は、Vcc = 2.2V ~ 5.5V、Vss = 0V、Topr = -20 ~85 (Nバージョン)/ -40 ~85 (Dバージョン)です。 注2. 1tcyc=1/f1(s)




図5.4 チップセレクト付クロック同期形シリアルI/Oの入出力タイミング(マスタ)




図5.5 チップセレクト付クロック同期形シリアルI/Oの入出力タイミング(スレーブ)




図5.6 チップセレクト付クロック同期形シリアルI/Oの入出力タイミング(クロック同期式通信モード)

表5.14 I²Cバスインターフェースのタイミング必要条件(注1)

記号	2号 項目 測定条件		規格値				
			最小	標準	最大		
tscl	SCL入力サイクル時間		12tcyc + 600(注2)			ns	
tsclh	SCL入力 " H " パルス幅		3tcyc + 300(注2)			ns	
tscll	SCL入力 " L " パルス幅		5tcyc + 500(注2)			ns	
t sf	SCL、SDA入力立ち下がり時間				300	ns	
tsp	SCL、SDA入力スパイクパルス除去時間				1tcyc(注2)	ns	
tBUF	SDA入力パスフリー時間		5tcyc(注2)			ns	
tstah	開始条件入力ホールド時間		3tcyc(注2)			ns	
tstas	再送開始条件入力セットアップ時間		3tcyc(注2)			ns	
tstop	停止条件入力セットアップ時間		3tcyc(注2)			ns	
tsdas	データ入力セットアップ時間		1tcyc + 20(注2)			ns	
tSDAH	データ入力ホールド時間		0			ns	

注1. 指定のない場合は、Vcc = 2.2V ~ 5.5V、Vss = 0V、Topr = -20 ~85 (Nパージョン)/ -40 ~85 (Dパージョン)です。 注2. 1tcyc = 1/f1(s)




図5.7 I²Cバスインターフェースの入出力タイミング

表5.15 電気的特性(1) [Vcc = 5V]

記号	項目		測定	条件		規格値		単位
					最小	標準	最大	
Vон	" H " 出力電圧		Iон = - 5mA		Vcc - 2.0		Vcc	V
		XOUT以外	Ioн = - 200 µ A		Vcc - 0.5		Vcc	V
		P1_0 ~ P1_7	駆動能力HIGH	Iон = - 20mA	Vcc - 2.0		Vcc	V
			駆動能力LOW	Iон = - 5mA	Vcc - 2.0		Vcc	V
		XOUT	駆動能力HIGH	IOH = - 1mA	Vcc - 2.0		Vcc	V
			駆動能力LOW	Ioн = - 500 μ A	Vcc - 2.0		Vcc	V
Vol	" L " 出力電圧	P1_0 ~ P1_7、	IoL = 5mA	1			2.0	V
		XOUT以外	IoL = 200 μ A				0.45	V
		P1_0 ~ P1_7	駆動能力HIGH	IoL = 20mA			2.0	V
			駆動能力LOW	IoL = 5mA			2.0	V
		XOUT	駆動能力HIGH	IoL = 1mA			2.0	V
			駆動能力LOW	IoL = 500 μ A			2.0	V
VT+-VT-	ヒステリシス	INTO, INT1, INT3, KIO, KI1, KI2, KI3, TRAIO, RXDO, RXD1, CLKO, SSI, SCL, SDA, SSO			0.1	0.5		V
		RESET			0.1	1.0		V
Iн	" H " 入力電流	l	VI = 5V、Vcc =	5V			5.0	μА
lı∟	" L " 入力電流		VI = 0V, Vcc = 5V				- 5.0	μΑ
RPULLUP	プルアップ抵抗	i	VI = 0V、Vcc = 5V		30	50	167	k
RfXIN	帰還抵抗	XIN				1.0		М
RfXCIN	帰還抵抗	XCIN				18		М
VRAM	RAM保持電圧	I	ストップモード	時	1.8			V

注1. 指定のない場合は、Vcc = 4.2V ~ 5.5V、Topr = -20 ~85 (Nバージョン)/ -40 ~85 (Dバージョン)、f(XIN) = 20MHz です。

表5.16 電気的特性(2) [Vcc = 5V] (指定のない場合は、Topr = - 20 ~ 85 (Nバージョン)/ - 40 ~ 85 (Dバージョン))

記号	項目		測定条件		規格値		単位
				最小	標準	最大	
Icc	電源電流 (Vcc = 3.3V ~ 5.5V) シングルチップモー ドで、出力端子は開	高速クロック モード	XIN = 20MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし		10	17	mA
	放、その他の端子は Vss		XIN = 16MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし		9	15	mA
			XIN = 10MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし		6		mA
			XIN = 20MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周		5		mA
			XIN = 16MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周		4		mA
			XIN = 10MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周		2.5		mA
		高速オンチップ オシレータモード	XINクロック停止 高速オンチップオシレータ発振fOCO = 20MHz 低速オンチップオシレータ発振 = 125kHz 分周なし		10	15	mA
			XINクロック停止 高速オンチップオシレータ発振 FOCO = 20MHz 低速オンチップオシレータ発振 = 125kHz 8分周		4		mA
			XINクロック停止 高速オンチップオシレータ発振fOCO = 10MHz 低速オンチップオシレータ発振 = 125kHz 分周なし		5.5	10	mA
			XINクロック停止 高速オンチップオシレータ発振fOCO = 10MHz 低速オンチップオシレータ発振 = 125kHz 8分周		2.5		mA
		低速オンチップ オシレータモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周 FMR47 = " 1 "		130	300	μА
		低速クロック モード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz FMR47 = " 1 "		130	300	μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz RAM上のプログラム動作 フラッシュメモリ停止時 FMSTP = " 1 "		30		μА

表5.17 電気的特性(3) [Vcc = 5V] (指定のない場合は、Topr = - 20 ~ 85 (Nバージョン)/ - 40 ~ 85 (Dバージョン))

記号	項目		測定条件		規格値		単位
				最小	標準	最大	
Icc	電源電流 (Vcc = 3.3V ~ 5.5V) シングルチップモー ドで、出力端子は開 放、その他の端子は Vss	ウェイトモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック動作 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		25	75	μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック停止 VCA27 = VCA26 = VCA25 = " 0 " VCA20 = " 1 "		23	60	μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz (HIGH駆動) WAIT命令実行中 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		4.0		μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz (LOW駆動) WAIT命令実行中 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		2.2		μА
		ストップモード	XINクロック停止、Topr = 25 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		0.8	3.0	μА
			XINクロック停止、Topr = 85 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		1.2		μА

タイミング必要条件 (指定のない場合は、Vcc = 5V、Vss = 0V、Topr = 25) [Vcc = 5V]

表5.18 XIN入力、XCIN入力

記号	項目	規格値		単位
		最小	最大	
tc(XIN)	XIN入力サイクル時間	50		ns
twh(xin)	XIN入力 " H " パルス幅	25		ns
twl(xin)	XIN入力 " L " パルス幅	25		ns
tc(XCIN)	XCIN入力サイクル時間	14		μs
twh(xcin)	XCIN入力 " H " パルス幅	7		μs
twl(xcin)	XCIN入力 " L " パルス幅	7		μs




図5.8 Vcc = 5V時のXIN入力、XCIN入力タイミング

表5.19 TRAIO入力

記号	項目	規格値		単位
		最小	最大	
tc(TRAIO)	TRAIO入力サイクル時間	100		ns
twh(traio)	TRAIO入力 " H " パルス幅	40		ns
twl(traio)	TRAIO入力 "L" パルス幅	40		ns




図5.9 Vcc = 5V時のTRAIO入力タイミング

表5.20 シリアルインタフェース

記号	項目	規格値		単位
		最小	最大	
tc(CK)	CLK0入力サイクル時間	200		ns
tw(ckh)	CLK0入力 " H " パルス幅	100		ns
tW(CKL)	CLK0入力 " L " パルス幅	100		ns
td(C-Q)	TXDi出力遅延時間		50	ns
th(C-Q)	TXDiホールド時間	0		ns
tsu(D-C)	RXDi入力セットアップ時間	50		ns
th(C-D)	RXDi入力ホールド時間	90		ns

i = 0 ~ 1




図5.10 Vcc = 5V時のシリアルインタフェースのタイミング

表5.21 外部割り込みINTi入力(i = 0、1、3)

記号	項目	規格	単位	
		最小	最大	
tw(INH)	INTi 入力 " H " パルス幅	250(注1)		ns
tw(INL)	 INTi 入力 " L " パルス幅	250(注2)		ns

- 注1. INTi 入力フィルタ選択ビットでフィルタありを選択した場合、INTi 入力 " H " パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。
- 注2. INTi 入力フィルタ選択ビットでフィルタありを選択した場合、INTi 入力 "L"パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。




図5.11 Vcc = 5V時の外部割り込みINTi入力タイミング

表5.22 電気的特性(3) [Vcc = 3V]

記号		項目	測定	三条件		規格値		単位
					最小	標準	最大	
Voн	" H " 出力電圧	P1_0 ~ P1_7、	Iон = - 1mA		Vcc - 0.5		Vcc	V
		XOUT以外						
		P1_0 ~ P1_7	駆動能力HIGH	Iон = - 5mA	Vcc - 0.5		Vcc	V
			駆動能力LOW	Iон = - 1mA	Vcc - 0.5		Vcc	V
		XOUT	駆動能力HIGH	IOH = - 0.1mA	Vcc - 0.5		Vcc	V
			駆動能力LOW	IOH = - 50 μ A	Vcc - 0.5		Vcc	V
Vol	" L " 出力電圧	P1_0 ~ P1_7,	IoL = 1mA				0.5	V
		XOUT以外						
		P1_0 ~ P1_7	駆動能力HIGH	IoL = 5mA			0.5	V
			駆動能力LOW	IoL = 1mA			0.5	V
		XOUT	駆動能力HIGH	IoL = 0.1mA			0.5	V
			駆動能力LOW	IoL = 50 μ A			0.5	V
VT+-VT-	ヒステリシス	INTO, INT1, INT3,		1	0.1	0.3		V
		KIO, KI1, KI2, KI3,						
		TRAIO、RXD0、RXD1、						
		CLK0、SSI、SCL、						
		SDA、SSO						
		RESET			0.1	0.4		V
Iн	" H " 入力電流		VI = 3V、Vcc =	3V			4.0	μΑ
lı∟	" L " 入力電流		VI = 0V, Vcc =	3V			- 4.0	μΑ
RPULLUP	プルアップ抵抗	້າ	VI = 0V, Vcc =	3V	66	160	500	k
RfXIN	帰還抵抗	XIN				3.0		М
Rfxcin	帰還抵抗	XCIN				18		М
VRAM	RAM保持電圧	•	ストップモード	時	1.8			V

注1. 指定のない場合は、Vcc = 2.7V ~ 3.3V、Topr = - 20 ~ 85 (Nバージョン)/ - 40 ~ 85 (Dバージョン)、f(XIN) = 10MHz です。

表5.23 電気的特性(4) [Vcc = 3V] (指定のない場合は、Topr = - 20 ~ 85 (Nバージョン)/ - 40 ~ 85 (Dバージョン))

記号	項目		測定条件	規格値			単位
				最小	標準	最大	
CC	電源電流 (Vcc = 2.7V ~ 3.3V) シングルチップモー	高速クロックモード	XIN = 10MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし		6		mA
	ドで、出力端子は開放、その他の端子は Vss		XIN = 10MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周		2		mA
		高速オンチップ オシレータモード	XINクロック停止 高速オンチップオシレータ発振fOCO = 10MHz 低速オンチップオシレータ発振 = 125kHz 分周なし		5	9	mA
			XINクロック停止 高速オンチップオシレータ発振fOCO = 10MHz 低速オンチップオシレータ発振 = 125kHz 8分周		2		mA
		低速オンチップ オシレータモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周 FMR47 = "1"		130	300	μA
		低速クロックモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz FMR47 = " 1 "		130	300	μA
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz RAM上のプログラム動作 フラッシュメモリ停止時 FMSTP = "1"		30		μA
		ウェイトモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック動作 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		25	70	μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		23	55	μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz (HIGH 駆動) WAIT命令実行中 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		3.8		μA
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz (LOW駆動) WAIT命令実行中 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		2.0		μA
		ストップモード	XIN クロック停止、Topr = 25 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		0.7	3.0	μА
			XINクロック停止、Topr = 85 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		1.1		μА

タイミング必要条件 (指定のない場合は、Vcc = 3V、Vss = 0V、Topr = 25) [Vcc = 3V]

表5.24 XIN入力、XCIN入力

記号	項目	規格値		単位
		最小	最大	
tc(XIN)	XIN入力サイクル時間	100		ns
twh(xin)	XIN入力 " H " パルス幅	40		ns
tWL(XIN)	XIN入力 " L " パルス幅	40		ns
tc(XCIN)	XCIN入力サイクル時間	14		μs
twh(xcin)	XCIN入力 " H " パルス幅	7		μs
twl(xcin)	XCIN入力 " L " パルス幅	7		μs




図5.12 Vcc = 3V時のXIN入力、XCIN入力タイミング

表5.25 TRAIO入力

記号	項目	規格値		単位
		最小	最大	
tc(TRAIO)	TRAIO入力サイクル時間	300		ns
twh(traio)	TRAIO入力 " H " パルス幅	120		ns
tWL(TRAIO)	TRAIO入力 "L" パルス幅	120		ns




図5.13 Vcc = 3V時のTRAIO入力タイミング

表5.26 シリアルインタフェース

記号	項目	規格値		単位
		最小	最大	
tc(CK)	CLK0入力サイクル時間	300		ns
tw(ckh)	CLK0入力 " H " パルス幅	150		ns
tw(ckl)	CLK0入力 " L " パルス幅	150		ns
td(C-Q)	TXDi出力遅延時間		80	ns
th(C-Q)	TXDiホールド時間	0		ns
tsu(D-C)	RXDi入力セットアップ時間	70		ns
th(C-D)	RXDi入力ホールド時間	90		ns

i = 0 ~ 1




図5.14 Vcc = 3V時のシリアルインタフェースのタイミング

表5.27 外部割り込みINTi入力(i = 0、1、3)

記号	項目	規格	単位	
		最小	最大	
tw(INH)	 INTi 入力 " H " パルス幅	380(注1)		ns
tW(INL)	 INTi 入力 " L " パルス幅	380(注2)		ns

- 注1. $\overline{\text{INTi}}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{\text{INTi}}$ 入力 " H " パルス幅の最小値は(1/デジタルフィルタサンプリング周波数 \times 3) と最小値のいずれか値の大きい方となります。
- 注2. INTi 入力フィルタ選択ビットでフィルタありを選択した場合、INTi 入力 "L"パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。




図5.15 Vcc = 3V時の外部割り込みINTi入力タイミング

表5.28 電気的特性(5) [Vcc = 2.2V]

記号		項目	測定	2条件		規格値		単位
					最小	標準	最大	
Vон	" H " 出力電圧	P1_0 ~ P1_7、 XOUT以外	Iон = - 1mA		Vcc - 0.5		Vcc	V
		P1_0 ~ P1_7	駆動能力HIGH	Iон = - 2mA	Vcc - 0.5		Vcc	V
			駆動能力LOW	Iон = - 1mA	Vcc - 0.5		Vcc	V
		XOUT	駆動能力HIGH	Iон = - 0.1mA	Vcc - 0.5		Vcc	V
			駆動能力LOW	Iон = - 50 µ А	Vcc - 0.5		Vcc	V
Vol	" L " 出力電圧	P1_0 ~ P1_7、 XOUT以外	IOL = 1mA				0.5	V
		P1_0 ~ P1_7	駆動能力HIGH	IoL = 2mA			0.5	V
			駆動能力LOW	IoL = 1mA			0.5	V
		XOUT	駆動能力HIGH	IoL = 0.1mA			0.5	V
			駆動能力LOW	IoL = 50 µ A			0.5	V
VT+-VT-	ヒステリシス	INTO, INT1, INT3, KIO, KI1, KI2, KI3, TRAIO, RXDO, RXD1, CLKO, SSI, SCL, SDA, SSO			0.05	0.3		V
		RESET			0.05	0.15		V
Iн	" H " 入力電流 \		VI = 2.2V				4.0	μΑ
lı∟	" L " 入力電流		VI = 0V				- 4.0	μА
RPULLUP	プルアップ抵抗	ì	VI = 0V		100	200	600	k
RfXIN	帰還抵抗	XIN				5		М
RfXCIN	帰還抵抗	XCIN				35		М
VRAM	RAM保持電圧		ストップモード	時	1.8			V

注1. 指定のない場合は、Vcc = 2.2V、Topr = -20 ~85 (Nバージョン)/ -40 ~85 (Dバージョン)、f(XIN) = 5MHzです。

表5.29 電気的特性(6) [Vcc = 2.2V] (指定のない場合は、Topr = - 20 ~ 85 (Nバージョン)/ - 40 ~ 85 (Dバージョン))

記号	項目	測定条件		規格値		単位	
				最小	標準	最大	
Icc	電源電流 (Vcc = 2.2V ~ 2.7V) シングルチップモー	高速クロックモード	XIN = 5MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし		3.5		mA
	ドで、出力端子は開放、その他の端子は Vss		XIN = 5MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周		1.5		mA
		高速オンチップ オシレータモード	XINクロック停止 高速オンチップオシレータ発振fOCO = 5MHz 低速オンチップオシレータ発振 = 125kHz 分周なし		3.5		mA
			XINクロック停止 高速オンチップオシレータ発振fOCO = 5MHz 低速オンチップオシレータ発振 = 125kHz 8分周		1.5		mA
		低速オンチップ オシレータモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周 FMR47 = "1"		100	230	μA
		低速クロックモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz FMR47 = "1"		100	230	μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz RAM上のプログラム動作 フラッシュメモリ停止時 FMSTP = " 1 "		25		μА
		ウェイトモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック動作 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		22	60	μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT 命令実行中 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		20	55	μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz (HIGH駆動) WAIT命令実行中 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		3.0		μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz (LOW 駆動) WAIT命令実行中 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		1.8		μА
		ストップモード	XINクロック停止、Topr = 25 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		0.7	3.0	μА
			XINクロック停止、Topr = 85 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		1.1		μА

タイミング必要条件 (指定のない場合は、Vcc = 2.2V、Vss = 0V、Topr = 25) [Vcc = 2.2V]

表5.30 XIN入力、XCIN入力

記号	項目		規格値	
		最小	最大	
tc(XIN)	XIN入力サイクル時間	200		ns
twh(xin)	XIN入力 " H " パルス幅	90		ns
twl(xin)	XIN入力 " L " パルス幅	90		ns
tc(XCIN)	XCIN入力サイクル時間	14		μs
twh(xcin)	XCIN入力 " H " パルス幅	7		μs
twl(xcin)	XCIN入力 " L " パルス幅	7		μs




図5.16 Vcc = 2.2V時のXIN入力、XCIN入力タイミング

表5.31 TRAIO入力

記号	項目		規格値	
		最小	最大	
tc(TRAIO)	TRAIO入力サイクル時間	500		ns
twh(traio)	TRAIO入力 " H " パルス幅	200		ns
twl(traio)	TRAIO入力 "L" パルス幅	200		ns




図5.17 Vcc = 2.2V時のTRAIO入力タイミング

表5.32 シリアルインタフェース

記号	項目	規札	単位	
		最小	最大	
tc(CK)	CLK0入力サイクル時間	800		ns
tw(ckh)	CLK0入力 " H " パルス幅	400		ns
tw(ckl)	CLK0入力 " L " パルス幅	400		ns
td(C-Q)	TXDi出力遅延時間		200	ns
th(C-Q)	TXDiホールド時間	0		ns
tsu(D-C)	RXDi入力セットアップ時間	150		ns
th(C-D)	RXDi入力ホールド時間	90		ns

i = 0 ~ 1




図5.18 Vcc = 2.2V時のシリアルインタフェースのタイミング

表5.33 外部割り込みINTi入力(i = 0、1、3)

記号	項目	規格	単位	
		最小	最大	
tW(INH)	 INTi 入力 " H " パルス幅	1000(注1)		ns
tw(INL)	 INTi 入力 " L " パルス幅	1000(注2)		ns

- 注1. INTi 入力フィルタ選択ビットでフィルタありを選択した場合、INTi 入力 " H " パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。
- 注2. INTi 入力フィルタ選択ビットでフィルタありを選択した場合、INTi 入力 "L"パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。




図5.19 Vcc = 2.2V時の外部割り込みINTi 入力タイミング

5.2 J、Kバージョン

表5.34 絶対最大定格

記号	項目	測定条件	定格値	単位
Vcc/AVcc	電源電圧		- 0.3 ~ 6.5	V
Vı	入力電圧		- 0.3 ~ Vcc + 0.3	V
Vo	出力電圧		- 0.3 ~ Vcc + 0.3	V
Pd	消費電力	- 40 Topr 85	300	mW
		85 Topr 125	125	mW
Topr	動作周囲温度		- 40 ~ 85(Jバージョン) /	
			- 40~125(Kバージョン)	
Tstg	保存温度		- 65 ~ 150	

表5.35 推奨動作条件

記号	I	頁目	測定条件		規格値		単位
				最小	標準	最大	
Vcc/AVcc	電源電圧			2.7		5.5	V
Vss/AVss	電源電圧				0		V
ViH	" H " 入力電圧			0.8Vcc		Vcc	V
VIL	" L " 入力電圧			0		0.2Vcc	V
IOH(sum)	" H " 尖頭総出力 電流	全端子のIOH(peak)の 総和				- 60	mA
IOH(peak)	" H " 尖頭出力電流					- 10	mA
IOH(avg)	" H " 平均出力電流					- 5	mA
IOL(sum)	" L " 尖頭総出力 電流	全端子のIOL(peak)の 総和				60	mA
IOL(peak)	" L " 尖頭出力電流					10	mA
IOL(avg)	" L " 平均出力電流					5	mA
f(XIN)	XINクロック入力発	 振周波数	3.0V Vcc 5.5V(Kバージョン除く)	0		20	MHz
			3.0V Vcc 5.5V(Kバージョン)	0		16	MHz
			2.7V Vcc < 3.0V	0		10	MHz
	システムクロック	OCD2 = " 0 "	3.0V Vcc 5.5V(Kバージョン除く)	0		20	MHz
		XINクロック選択時	3.0V Vcc 5.5V(Kバージョン)	0		16	MHz
			2.7V Vcc < 3.0V	0		10	MHz
		OCD2 = " 1 " オンチップオシレー	FRA01 = " 0 " 低速オンチップオシレータ選択時		125		kHz
		タクロック選択時	FRA01 = " 1 " 高速オンチップオシレータ選択時 3.0V Vcc 5.5V(Kバージョン除く)			20	MHz
			FRA01 = " 1 " 高速オンチップオシレータ選択時 2.7V Vcc 5.5V			10	MHz

注1. 指定のない場合は、Vcc = 2.7V ~ 5.5V、Topr = -40 ~85 (Jバージョン)/ -40 ~125 (Kバージョン)です。

注2. 平均出力電流は100 msの期間内での平均値です。

表5.36 A/Dコンバータ特性

記号		項目	測定条件	規格値			単位
				最小	標準	最大	
	分解能		Vref = AVcc			10	Bit
	絶対精度	10 ビットモード	AD = 10MHz、Vref = AVcc = 5.0V			± 3	LSB
		8ビットモード	AD = 10MHz, Vref = AVcc = 5.0V			± 2	LSB
		10 ビットモード	AD = 10MHz, Vref = AVcc = 3.3V			± 5	LSB
		8ビットモード	AD = 10MHz, Vref = AVcc = 3.3V			± 2	LSB
Rladder	ラダ - 抵抗		Vref = AVcc	10		40	k
tconv	変換時間	10 ビットモード	AD = 10MHz, Vref = AVcc = 5.0V	3.3			μs
		8ビットモード	AD = 10MHz, Vref = AVcc = 5.0V	2.8			μs
Vref	基準電圧 基準電圧			2.7		AVcc	V
VIA	アナログ入力電圧	(注2)		0		AVcc	V
	A/D動作クロック	サンプル&ホールドなし		0.25		10	MHz
	周波数	サンプル&ホールドあり		1		10	MHz

注1. 指定のない場合は、AVcc = 2.7V ~ 5.5V、Topr = -40 ~85 (Jバージョン)/ -40 ~125 (Kバージョン)です。

注2. アナログ入力電圧が基準電圧を超えた場合、A/D変換結果は10ビットモードでは3FFh、8ビットモードではFFhになります。




図5.20 ポートP1、P3、P4のタイミング測定回路

表5.37	フラッシュメモリ	プログラムROM	の雷気的特性
20.01	<i></i>	7 H / 7 H NOW	/ V/ E AM JIM I

記号	項目	測定条件		規格値		単位
			最小	標準	最大	
	プログラム、イレーズ回数(注2)	R8C/28グループ	100(注3)			回
		R8C/29グループ	1,000(注3)			回
	バイトプログラム時間			50	400	μs
	ブロックイレーズ時間			0.4	9	s
td(SR-SUS)	サスペンドへの遷移時間				97 + CPUクロック × 6サイクル	μs
	イレーズ開始または再開から次のサス ペンド要求までの間隔		650			μs
	プログラム開始または再開から次のサ スペンド要求までの間隔		0			ns
	サスペンドからプログラム / イレーズ の再開までの時間				3 + CPUクロック × 4サイクル	μs
	書き込み、消去電圧		2.7		5.5	V
	読み出し電圧		2.7		5.5	V
	書き込み、消去時の温度		0		60	
	データ保持時間(注7)	周囲温度 = 55	20	<u> </u>		年

- 注1. 指定のない場合は、Vcc = 2.7V ~ 5.5V、Topr = 0 ~ 60 です。
- 注2. プログラム/イレーズ回数の定義

プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回(n=100、1,000)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでください(上書き禁止)。

- 注3. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1~"最小"値の範囲です。)
- 注4. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば1組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。
- 注5. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド ブロックイレーズコマンドを少なくとも3回実行してください。
- 注6. 不良率につきましては、ルネサステクノロジ、ルネサス販売または特約店にお問い合わせください。
- 注7. 電源電圧またはクロックが印加されていない時間を含みます。

表5.38 フラッシュメモリ(データフラッシ	ı ブロックA、ブロックB)の電気的特性(注4)
------------------------	--------------------------

記号	項目	測定条件		規格値		単位
			最小	標準	最大	
	プログラム、イレーズ回数(注2)		10,000(注3)			
	バイトプログラム時間 (プログラム/イレーズ回数 1,000回)			50	400	μs
	バイトプログラム時間 (プログラム/イレーズ回数 > 1,000回)			65		μs
	ブロックイレーズ時間 (プログラム/イレーズ回数 1,000回)			0.2	9	S
	ブロックイレーズ時間 (プログラム/イレーズ回数 > 1,000回)			0.3		S
td(SR-SUS)	サスペンドへの遷移時間				97 + CPUクロック × 6サイクル	μs
	イレーズ開始または再開から次のサス ペンド要求までの間隔		650			μs
	プログラム開始または再開から次のサ スペンド要求までの間隔		0			ns
	サスペンドからプログラム / イレーズ の再開までの時間				3 + CPUクロック × 4サイクル	μs
	書き込み、消去電圧		2.7		5.5	V
	読み出し電圧		2.7		5.5	V
	書き込み、消去時の温度		- 40		85(注8)	
	データ保持時間(注9)	周囲温度 = 55	20			年

- 注1. 指定のない場合は、Vcc = 2.7V ~ 5.5V、Topr = -40 ~ 85 (Jバージョン)/ -40 ~ 125 (Kバージョン)です。
- 注2. プログラム/イレーズ回数の定義
 - プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回(n=10,000)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでください(上書き禁止)。

- 注3. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1~"最小"値の範囲です。)
- 注4. プログラム/イレーズ回数が1,000回を超えたときのブロックA、ブロックBの規格です。1,000回までのバイトプログラム時間はプログラムROMと同じです。
- 注5. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば1組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。加えてブロックA、ブロックBのイレーズ回数が均等になるようにすると、さらに実効的な書き換え回数を少なくすることができます。また、ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。
- 注6. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド ブロックイレーズコマンドを少なくとも3回実行してください。
- 注7. 不良率につきましては、ルネサステクノロジ、ルネサス販売または特約店にお問い合わせください。
- 注8. Kバージョンは125 。
- 注9. 電源電圧またはクロックが印加されていない時間を含みます。




図5.21 サスペンドへの遷移時間

表5.39 電圧検出1回路の電気的特性

記号	項目	測定条件		規格値		単位
			最小	標準	最大	
Vdet1	電圧検出レベル(注2、4)		2.70	2.85	3.0	V
td(Vdet1-A)	電圧監視1リセット発生時間(注5)			40	200	μs
	電圧検出回路の自己消費電流	VCA26 = 1、Vcc = 5.0V		0.6		μA
td(E-A)	電圧検出回路動作開始までの待ち時間(注3)				100	μs
Vccmin	マイコンの動作電圧の最小値		2.70			V

- 注1. 測定条件はVcc = 2.7V ~ 5.5V、Topr = -40 ~ 85 (Jバージョン)/ -40 ~ 125 (Kバージョン)です。
- 注2. Vdet2 > Vdet1になります。
- 注3. VCA2レジスタのVCA26ビットを"0"にした後、再度"1"にした場合の、電圧検出回路が動作するまでに必要な時間です。
- 注4. 電源の立ち下り時の電圧検出レベルを示しています。電源の立ち上り時の検出レベルは、電源の立ち下り時の電圧検出レベルより、0.1V程度大きい値になります。
- 注5. Vcc立ち下がり時にVdet1を通過した時点から、電圧監視1リセットが発生するまでの時間です。デジタルフィルタを使用する場合は、これにデジタルフィルタのサンプリング時間が追加されます。電圧監視1リセットを使用する場合は、電源立ち下がり時のVdet1を通過した時点からVcc = 2.0 Vになるまでの期間で、この時間を確保してください。

表5.40 電圧検出2回路の電気的特性

記号	項目	測定条件		規格値		単位
			最小	標準	最大	
Vdet2	電圧検出レベル(注2)		3.3	3.6	3.9	V
td(Vdet2-A)	電圧監視2リセット/割り込み要求発生時間			40	200	μs
	(注3、5)					
	電圧検出回路の自己消費電流	VCA27 = 1、Vcc = 5.0V		0.6		μΑ
td(E-A)	電圧検出回路動作開始までの待ち時間(注4)				100	μs


- 注1. 測定条件はVcc = 2.7V ~ 5.5V、Topr = -40 ~85 (Jバージョン)/ -40 ~125 (Kバージョン)です。
- 注2. Vdet2 > Vdet1になります。
- 注3. Vdet2を通過した時点から、電圧監視2リセットまたは割り込み要求が発生するまでの時間です。
- 注4. VCA2レジスタのVCA27ビットを"0"にした後、再度"1"にした場合の、電圧検出回路が動作するまでに必要な時間です。
- 注5. デジタルフィルタを使用する場合は、これにデジタルフィルタのサンプリング時間が追加されます。電圧監視2リセットを使用する場合は、電源立ち下がり時のVdet2を通過した時点からVcc = 2.0 Vになるまでの期間で、この時間を確保してください。



表5.41 パワーオンリセット回路、電圧監視1リセットの電気的特性(表5.41	表5.41 パワーオンリセット回路、電圧監	[視1リセットの電気的特性(注3)
------------------------------------	-------	-----------------------	----------------	-----

記号	項目		測定条件		規格値		単位
記号	現日 		魚是水门		標準	最大	半世
Vpor1	パワーオンリセットが有効になる電圧(注4)					0.1	V
Vpor2	パワーオンリセットまたは電圧監視1リセットが有効になる電圧			0		Vdet1	V
trth	外部電源Vccの立ち上がり傾き	Vcc	3.6V	20(注2)			mV/msec
		Vcc >	3.6V	20(注2)		2000	mV/msec

- 注1. 指定のない場合測定条件は、Topr = -40 ~85 (Jバージョン)/-40 ~125 (Kバージョン)です。
- 注2. Vpor2 1.0Vの場合、この条件(外部電源 Vcc立ち上がり傾きの最小規格値) は不要です。
- 注3. パワーオンリセットを使用する場合には、OFS レジスタのLVD1ON ビットを"0"、VW1C レジスタのVW1C0 ビットを"1"、VW1C6 ビットを"1"、VCA2 レジスタのVCA26 ビットを"1"にして電圧監視1リセットを有効にしてください。
- 注4. tw(port) は外部電源 VCC を有効電圧 (Vport1) 以下に保持してパワーオンリセットが有効になるために必要な時間です。電源を最初に立ち上げるときは、 20 Topr 125 では tw(port1) を 30s 以上、 40 Topr < 20 では tw(port1) を 3000s 以上保持してください。



- 注2. サンプリングクロックは選択可能です。詳細は「ハードウェアマニュアル 6. 電圧検出回路」を参照してください。
- 注3. Vdet1は電圧検出1回路の電圧検出レベルを示します。詳細は「ハードウェアマニュアル 6. 電圧検出回路」を参照してください。

図5.22 パワーオンリセット回路の電気的特性

表5.42 高速オンチップオシレータ発振回路の電気的特性

記号	項目	測定条件		規格値		単位
			最小	標準	最大	
fOCO40M	高速オンチップオシレータ発振周波数	Vcc = 4.75V ~ 5.25V	39.2	40	40.8	MHz
	の温度・電圧依存性	0 Topr 60 (注2)				
		Vcc = 3.0V ~ 5.5V	38.8	40	41.2	MHz
		- 20 Topr 85 (注2)				
		Vcc = 3.0V ~ 5.5V	38.4	40	41.6	MHz
		- 40 Topr 85 (注2)				
		Vcc = 3.0V ~ 5.5V	38	40	42	MHz
		- 40 Topr 125 (注2)				
		Vcc = 2.7V ~ 5.5V	37.6	40	42.4	MHz
		- 40 Topr 125 (注2)				
	リセット解除時のFRA1 レジスタの値		08h		F7h	
	高速オンチップオシレータ発振周波数	FRA1 レジスタ(リセット解除		+ 0.3		MHz
	調整単位	時の値)を - 1ビットに調整				
	発振安定時間			10	100	μs
	発振時の自己消費電流	Vcc = 5.0V, Topr = 25		400		μА

注1. 指定のない場合は、Vcc = 2.7V ~ 5.5V、Topr = -40 ~85 (Jバージョン)/ -40 ~125 (Kバージョン)です。

表5.43 低速オンチップオシレータ発振回路の電気的特性

記号	項目	測定条件		規格値		単位
			最小	標準	最大	
fOCO-S	低速オンチップオシレータ発振周波数		40	125	250	kHz
	発振安定時間			10	100	μs
	発振時の自己消費電流	Vcc = 5.0V, Topr = 25		15		μΑ

注1. 指定のない場合は、Vcc = 2.7V ~ 5.5V、Topr = -40 ~85 (Jバージョン)/ -40 ~125 (Kバージョン)です。

表5.44 電源回路のタイミング特性

記号	項目	測定条件		規格値		単位
			最小	標準	最大	
td(P-R)	電源投入時の内部電源安定時間(注2)		1		2000	μs
td(R-S)	STOP解除時間(注3)				150	μs

注1. 測定条件はVcc = 2.7V ~ 5.5V、Topr = 25 です。

注2. FRA1レジスタがリセット解除時の値のときの規格値です。

注2. 電源投入時に、内部電源発生回路が安定するまでの待ち時間です。

注3. ストップモードを解除するための割り込みが受け付けられてから、システムクロックの供給が開始するまでの時間です。

表5.45 チップセレクト付クロック同期形シリアルI/Oのタイミング必要条件(注1)

記号	項目		測定条件		規格値		単位
				最小	標準	最大	
tsucyc	SSCKクロックサイクル時間			4			tcyc
							(注2)
tHI	SSCKクロック " H " パルス幅			0.4		0.6	tsucyc
tLO	SSCKクロック "L" パルス幅			0.4		0.6	tsucyc
trise	SSCKクロック立ち上がり時間	マスタ				1	tcyc
							(注2)
		スレーブ				1	μs
t FALL	SSCKクロック立ち下がり時間	マスタ				1	tcyc
							(注2)
		スレーブ				1	μs
tsu	SSO、SSIデータ入力セットアッ	プ時間		100			ns
tн	SSO、SSIデータ入力ホールド	詩間		1			tcyc
							(注2)
tLEAD	SCS セットアップ時間	スレーブ		1tcyc + 50			ns
tlag	SCSホールド時間	スレーブ		1tcyc + 50			ns
top	SSO、SSIデータ出力遅延時間	•				1	tcyc
							(注2)
tsa	SSIスレーブアクセス時間					1.5tcyc + 100	ns
tor	SSIスレーブアウト開放時間					1.5tcyc + 100	ns

注1. 指定のない場合は、Vcc = 2.7V ~ 5.5V、Vss = 0V、Topr = -40 ~ 85 (Jバージョン)/ -40 ~ 125 (Kバージョン)です。 注2. 1tcyc=1/f1(s)




図5.23 チップセレクト付クロック同期形シリアルI/Oの入出力タイミング(マスタ)




図5.24 チップセレクト付クロック同期形シリアルI/Oの入出力タイミング(スレーブ)




図5.25 チップセレクト付クロック同期形シリアルI/Oの入出力タイミング(クロック同期式通信モード)

表5.46 I²Cバスインターフェースのタイミング必要条件(注1)

記号	項目	測定条件	į,	見格値		単位
			最小	標準	最大	
tscl	SCL入力サイクル時間		12tcyc + 600(注2)			ns
tsclh	SCL入力 " H " パルス幅		3tcyc + 300(注2)			ns
tscll	SCL入力 " L " パルス幅		5tcyc + 500(注2)			ns
tsf	SCL、SDA入力立ち下がり時間				300	ns
tsp	SCL、SDA入力スパイクパルス除去時間				1tcyc(注2)	ns
tBUF	SDA入力パスフリー時間		5tcyc(注2)			ns
tstah	開始条件入力ホールド時間		3tcyc(注2)			ns
tstas	再送開始条件入力セットアップ時間		3tcyc(注2)			ns
tstop	停止条件入力セットアップ時間		3tcyc(注2)			ns
tsdas	データ入力セットアップ時間		1tcyc + 20(注2)			ns
tsdah	データ入力ホールド時間		0			ns

注1. 指定のない場合は、Vcc = 2.7V ~ 5.5V、Vss = 0V、Topr = -40 ~85 (Jバージョン)/ -40 ~125 (Kバージョン)です。 注2. 1tcyc = 1/f1(s)




図5.26 I²Cバスインターフェースの入出力タイミング

表5.47 電気的特性(1) [Vcc = 5V]

記号		項目	測定	条件		規格値		単位
					最小	標準	最大	
Voн	" H " 出力電圧	XOUT以外	Iон = - 5mA		Vcc - 2.0		Vcc	V
			Ioн = - 200 μ A		Vcc - 0.3		Vcc	V
		XOUT	駆動能力HIGH	IOH = - 1mA	Vcc - 2.0		Vcc	V
			駆動能力LOW	IoH = - 500 μ A	Vcc - 2.0		Vcc	V
Vol	" L " 出力電圧	XOUT以外	IoL = 5mA	•			2.0	V
			IoL = 200 μ A				0.45	V
		XOUT	駆動能力HIGH	IoL = 1mA			2.0	V
			駆動能力LOW	IoL = 500 μ A			2.0	V
VT+-VT-	ヒステリシス	NTO, NT1, NT3, KIO, KI1, KI2, KI3, TRAIO, RXDO, RXD1, CLKO, SSI, SCL, SDA, SSO			0.1	0.5		V
		RESET			0.1	1.0		V
Іін	" H " 入力電流		VI = 5V, Vcc = 9	5V			5.0	μА
lıL	" L " 入力電流		VI = 0V, Vcc =	5V			- 5.0	μА
RPULLUP	プルアップ抵抗	ī	VI = 0V, Vcc =	5V	30	50	167	k
RfXIN	帰還抵抗	XIN				1.0		М
VRAM	RAM保持電圧		ストップモード	時	2.0			V

注1. 指定のない場合は、Vcc = 4.2V ~ 5.5V、Topr = - 40 ~ 85 (Jバージョン)/ - 40 ~ 125 (Kバージョン)、f(XIN) = 20MHz です。

表5.48 電気的特性(2) [Vcc = 5V] (指定のない場合は、Topr = -40 ~85 (Jバージョン)/ -40 ~125 (Kバージョン))

記号	項目		測定条件	P ·	規格値		単位
				最小	標準	最大	
CC	電源電流 (Vcc = 3.3V ~ 5.5V) シングルチップモー	高速クロック モード	XIN = 20MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし		10	17	mA
	ドで、出力端子は開放、その他の端子は Vss		XIN = 16MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし		9	15	mA
			XIN = 10MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし		6		mA
			XIN = 20MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周		5		mA
			XIN = 16MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周		4		mA
			XIN = 10MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周		2.5		mA
		高速オンチップ オシレータモード	XINクロック停止 高速オンチップオシレータ発振fOCO = 20MHz (Jパージョン) 低速オンチップオシレータ発振 = 125kHz 分周なし		10	15	mA
		XINクロック停止 高速オンチップオシレータ発振fOCO = 20MHz (Jパージョン) 低速オンチップオシレータ発振 = 125kHz 8分周		4		mA	
		XINクロック停止 高速オンチップオシレータ発振fOCO = 10MHz 低速オンチップオシレータ発振 = 125kHz 分周なし		5.5	10	mA	
		XIN クロック停止 高速オンチップオシレータ発振 FOCO = 10MHz 低速オンチップオシレータ発振 = 125kHz 8分周		2.5		mA	
		低速オンチップ オシレータモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周 FMR47 = "1"		130	300	μΑ
	ウェイ	ウェイトモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック動作 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		25	75	μA
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		23	60	μ Α
	ストップモード	XINクロック停止、Topr = 25 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		0.8	3.0	μ Α	
		XINクロック停止、Topr = 85 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		1.2		μ Α	
			XINクロック停止、Topr = 125 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止		4.0		μA

タイミング必要条件 (指定のない場合は、Vcc = 5V、Vss = 0V、Topr = 25) [Vcc = 5V]

表5.49 XIN入力

記号	項目	規格値		単位
		最小	最大	
tc(XIN)	XIN入力サイクル時間	50		ns
twh(xin)	XIN入力 " H " パルス幅	25		ns
tWL(XIN)	XIN入力 " L " パルス幅	25		ns




図5.27 Vcc = 5V時のXIN入力タイミング

表5.50 TRAIO入力

記号	項目			単位
		最小	最大	
tc(TRAIO)	TRAIO入力サイクル時間	100		ns
twh(traio)	TRAIO入力 " H " パルス幅	40		ns
twl(traio)	TRAIO入力 "L" パルス幅	40		ns




図5.28 Vcc = 5V時のTRAIO入力タイミング

表5.51 シリアルインタフェース

記号	項目	規札	単位	
		最小	最大	
tc(CK)	CLK0入力サイクル時間	200		ns
tw(ckh)	CLK0入力 " H " パルス幅	100		ns
tw(ckl)	CLK0入力 " L " パルス幅	100		ns
td(C-Q)	TXDi出力遅延時間		50	ns
th(C-Q)	TXDiホールド時間	0		ns
tsu(D-C)	RXDi入力セットアップ時間	50		ns
th(C-D)	RXDi入力ホールド時間	90		ns

i = 0 ~ 1




図5.29 Vcc = 5V時のシリアルインタフェースのタイミング

表5.52 外部割り込みINTi入力(i = 0、1、3)

記号	項目	規格値		単位
		最小	最大	
tw(INH)	INTi 入力 " H " パルス幅	250(注1)		ns
tw(INL)	 INTi 入力 " L " パルス幅	250(注2)		ns

- 注1. INTi 入力フィルタ選択ビットでフィルタありを選択した場合、INTi 入力 " H " パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。
- 注2. INTi 入力フィルタ選択ビットでフィルタありを選択した場合、INTi 入力 "L"パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。




図5.30 Vcc = 5V時の外部割り込みINTi入力タイミング

表5.53 電気的特性(3) [Vcc = 3V]

記号		項目	測定	条件		規格値		単位
					最小	標準	最大	
Vон	" H " 出力電圧	XOUT以外	Iон = - 1mA		Vcc - 0.5		Vcc	V
		XOUT	駆動能力HIGH	Iон = - 0.1mA	Vcc - 0.5		Vcc	V
			駆動能力LOW	Iон = - 50 µ A	Vcc - 0.5		Vcc	V
Vol	" L " 出力電圧	XOUT以外	IoL = 1mA				0.5	V
		XOUT	駆動能力HIGH	IoL = 0.1mA			0.5	V
			駆動能力LOW	IoL = 50 μ A			0.5	V
VT+-VT-	ヒステリシス	NT0, NT1, NT3, NT3, NT0, KI0, KI1, KI2, KI3, TRAIO, RXD0, RXD1, CLK0, SSI, SCL, SDA, SSO			0.1	0.3		V
Iн	"山"入力電法	RESET	\/I = 2\/ \/20 = 1	21/	0		4.0	
	" H " 入力電流		VI = 3V、Vcc =				_	μA
lı∟	" L " 入力電流		VI = 0V, $Vcc = 0$	3V			- 4.0	μΑ
RPULLUP	プルアップ抵抗		VI = 0V, Vcc =	3V	66	160	500	k
RfXIN	帰還抵抗	XIN				3.0		М
VRAM	RAM保持電圧		ストップモード	·····································	2.0			V

注1. 指定のない場合は、Vcc = 2.7V ~ 3.3V、Topr = -40 ~85 (Jバージョン)/ -40 ~125 (Kバージョン)、f(XIN) = 10MHz です。

表5.54 電気的特性(4) [Vcc = 3V] (指定のない場合は、Topr = -40 ~85 (Jバージョン)/ -40 ~125 (Kバージョン))

記号	項目		測定条件	規格値			単位
				最小	標準	最大	1
Icc	電源電流 (Vcc = 2.7V ~ 3.3V) シングルチップモー ドで、出力端子は開	高速クロック モード	XIN = 10MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 分周なし		6		mA
	放、その他の端子は Vss		XIN = 10MHz (方形波) 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周		2		mA
		高速オンチップ オシレータモード	低速オンチップオシレータ発振 = 125kHz 分周なし		5	9	mA
			XINクロック停止 高速オンチップオシレータ発振fOCO = 10MHz 低速オンチップオシレータ発振 = 125kHz 8分周		2		mA
		低速オンチップ オシレータモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz 8分周 FMR47 = " 1 "		130	300	μA
		ウェイトモード	XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック動作 VCA27 = VCA26 = VCA25 = " 0 " VCA20 = " 1 "		25	70	μА
			XINクロック停止 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0" VCA20 = "1"		23	55	μА
		ストップモード	XINクロック停止、Topr = 25 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		0.7	3.0	μА
			XINクロック停止、Topr = 85 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		1.1		μА
			XINクロック停止、Topr = 125 高速オンチップオシレータ発振停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		3.8		μА

タイミング必要条件 (指定のない場合は、Vcc = 3V、Vss = 0V、Topr = 25) [Vcc = 3V]

表5.55 XIN入力

記号	項目	規格値		単位
		最小	最大	
tc(XIN)	XIN入力サイクル時間	100		ns
twh(xin)	XIN入力 " H " パルス幅	40		ns
twl(XIN)	XIN入力 " L " パルス幅	40		ns




図5.31 Vcc = 3V時のXIN入力タイミング

表5.56 TRAIO入力

記号	項目	規构	各値	単位
		最小	最大	
tc(TRAIO)	TRAIO入力サイクル時間	300		ns
twh(traio)	TRAIO入力 " H " パルス幅	120		ns
twl(traio)	TRAIO入力 "L" パルス幅	120		ns




図5.32 Vcc = 3V時のTRAIO入力タイミング

表5.57 シリアルインタフェース

記号	項目	規札	単位	
		最小	最大	
tc(CK)	CLK0入力サイクル時間	300		ns
tw(ckh)	CLK0入力 " H " パルス幅	150		ns
tw(ckl)	CLK0入力 " L " パルス幅	150		ns
td(C-Q)	TXDi出力遅延時間		80	ns
th(C-Q)	TXDiホールド時間	0		ns
tsu(D-C)	RXDi入力セットアップ時間	70		ns
th(C-D)	RXDi入力ホールド時間	90		ns

i = 0 ~ 1




図5.33 Vcc = 3V時のシリアルインタフェースのタイミング

表5.58 外部割り込みINTi入力(i = 0、1、3)

記号	項目	規格	単位	
		最小	最大	
tw(INH)	 INTi 入力 " H " パルス幅	380(注1)		ns
tW(INL)	 INTi 入力 " L " パルス幅	380(注2)		ns

- 注1. $\overline{\text{INTi}}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{\text{INTi}}$ 入力 " H " パルス幅の最小値は(1/デジタルフィルタサンプリング周波数 \times 3) と最小値のいずれか値の大きい方となります。
- 注2. INTi 入力フィルタ選択ビットでフィルタありを選択した場合、INTi 入力 "L"パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。





図5.34 Vcc = 3V時の外部割り込みINTi入力タイミング

外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサス テクノロジホームページの「パッケージ」に掲載されています。



改訂記録

	-14.4		改訂内容
Rev.	発行日	ページ	ポイント
0.10	2005.11.14	_	初版発行
0.20	2006.01.30	2、3	表1.1 R8C/28グループの性能概要、表1.2 R8C/29グループの性能概要 最短命令実行時間、電源電圧を変更
		9	1.6 ピン番号別端子名一覧 「 XOUT 」→「 XOUT/XCOUT 」、「XIN 」→「XIN/XCIN 」へ変更
		18	表4.4 SFR 一覧 (4) シンボル名変更 00FEh:「DRR」→「P1DRR」
		22 ~ 45	5. 電気的特性 追記
0.30	2006.02.24	全ページ	「J、Kバージョン」追加
		1	1.1 応用 変更
		2	表1.1 R8C/28グループの性能概要 変更
		3	表1.2 R8C/29グループの性能概要 変更
		4	図1.1 ブロック図 注3追加
		5	表1.3 R8C/28グループの製品一覧表、図1.2 型名とメモリサイズ・パッ ケージ 変更
		6	表1.4 R8C/29グループの製品一覧表、図1.3 型名とメモリサイズ・パッ ケージ 変更
		7	図1.4 ピン接続図 注3追加
		8	表1.5 端子の機能説明 変更
		9	表1.6 ピン番号別端子名一覧 注2追加
		13	図3.1 R8C/28グループのメモリ配置図 「R5F21284JSP、R5F21284KSP」型名追加
		14	図3.2 R8C/29グループのメモリ配置図 「R5F21294JSP、R5F21294KSP」型名追加
		15	表4.1 SFR一覧(1) 注6追加
		22 ~ 45	5.1 N、Dバージョン へ変更
		34	 表5.16 電気的特性(1)
		37	表5.20 シリアルインタフェース、図5.10 Vcc=5V 時のシリアルインタ
			フェースのタイミング 「CLKi」 「CLK0」へ変更
		38	表5.22 電気的特性(3) [Vcc = 3V]「CLK1」削除
		41	表5.26 シリアルインタフェース、図5.14 Vcc=3V 時のシリアルインタ フェースのタイミング 「CLKi」 「CLK0」へ変更
		38	表5.28 電気的特性(5) [Vcc = 2.2V]「CLK1」削除
		41	表5.32 シリアルインタフェース、図5.18 Vcc=2.2V時のシリアルインタ
			フェースのタイミング 「CLKi」 「CLK0」へ変更
		46 ~ 65	5.2 J、Kバージョン 追加

_			改訂内容
Rev.	発行日	ページ	ポイント
0.40	2006.03.29	2	表1.1 R8C/28グループの性能概要 タイマRE「(J、Kバージョン)」追記
		3	表1.2 R8C/29グループの性能概要 タイマRE「(J、Kバージョン)」追記
		15	表4.1 SFR一覧(1)
			0032h、0036h、0038h リセット後の値 変更
			注2~6变更、注7、8追加
		19	表4.5 SFR一覧(5) 注2追加
0.50	2006.04.27	18	表4.4 00FDh リセット後の値 変更
		46	表5.35 システムクロックの測定条件 変更
1.00	2006.09.08	全ページ	「開発中」の表記を削除
		1	1. 概要 変更
			「J、Kバージョンは開発中のため、、、、ことがあります。」追記
		2、3	表1.1、表1.2 変更
		4	図1.1 変更
		5、6	表1.3、表1.4 一部「(開)」表記削除、注1追加
		15	表4.1 「0000h~003Fh」 「0000h~002Fh」へ変更
			001Ch:「00h」 「00h、10000000b(注2)」へ変更、注2追加 0029h: 高速オンチップオシレータ制御レジスタ4、FRA4、出荷時の値 追加
			002Bh: 高速オンチップオシレータ制御レジスタ6、FRA6、出荷時の値 追加
			注3追加
		16	表4.2 「0040h~007Fh」 「0030h~007Fh」へ変更
		19	表4.5 0119h:レジスタ名修正
		22	表5.2 変更
		23	図5.1 図タイトル変更
		24	表5.4 変更
		25	表5.5 変更
		27	表5.9、図5.3 変更、表5.10 削除
		28	表5.10、表5.11 変更
		34	表5.15 変更
		35	表5.16 変更
		38	表5.21 変更
		39	表5.22 変更
		43	表5.28 変更
		46	「J、Kバージョンは開発中のため、、、、ことがあります。」追記
			表5.33、表5.34 変更
		47	表5.35 変更、図5.20 図タイトル変更
		51	表5.40 変更、表5.41 削除、図5.22 変更
		52	表5.41、表5.42 変更
		58	表 5.46 变更

_			改訂内容			
Rev.	発行日	ページ	ポイント			
1.00	2006.09.08	59	表5.47 変更			
		62	表5.52 変更			
		63	表5.53 変更			
		433	外形寸法図			
4.40	0007.5.44		「外形寸法図の最新版や実装に関する情報、、、掲載されています。」追加			
1.10	2007.5.11	2、3	表 1.1 変更			
		3	表1.2 変更			
		5	表1.3 「書き込み出荷品」、注2を追加、図1.2 変更			
		6	表1.4 「書き込み出荷品」、注2を追加、図1.3 変更			
		7	図1.4 注4追加			
		13	図3.1 変更			
		14	図3.2 変更			
		15	表4.1 000Fh: "000XXXXXb" "00X11111b"リセット後の値を修正			
		18	表4.4 00E1h、00E5h、00E8h: "XXh" "00h"へ修正、注2追加			
		26	表5.7 注4追加			
		28	表5.10 変更			
		35	表5.16 変更、表5.16を表5.16、表5.17へ変更			
		51	表5.39 注4追加			
		52	図5.22 変更			
		53	表5.42 変更			
		60	表5.48 変更			
1.20a	2007.6.11	1	1 「J、Kバージョンは開発中のため、今後仕様が変更されることがあり			
			ます。」を削除			
		5、6	表1.3、表1.4 「(開):開発中」、注1を削除			
		47	5.2 「J、Kバージョンは開発中のため、今後仕様が変更されることがあ			
2.00	2008.3.14	5	ります。」を削除 表1.3、図1.2 変更			
		6	表1.4、図1.3 変更			
		10、11	図2.1、2.7 「スタックベース、、、、」 「スタティックベース、、、」			
		•	図3.1、図3.2 変更			
		15	表4.1 番地「002Ch」追記			
		16	表4.2 0036h: J、Kバージョン「0100X000b」 「0100X001b」			
		28	表5.10 变更、注4追加			
2.10	2008.9.26	-	「RENESAS TECHNICAL UPDATE」反映:TN-16C-A172A/J			
		24、49	表5.4、表5.37 注2「(n = 100、1,000、10,000)」 「(n = 100、1,000)」			
		25、50	表5.5、表5.38 注2「(n = 100、1,000、10,000)」 「(n = 10,000)」			
		51	表5.39 項目:電圧監視1リセット発生時間、注5 追記 表5.40 変更			

Rev.	発行日	改訂内容					
		ページ			ポイント		
2.10	2008.9.26		表5.41 図5.22	変更 変更			
			Z 0.22	又又			

すべての商標および登録商標は、それぞれの所有者に帰属します。

本資料ご利用に際しての留意事項

- ↓ご利用に際しての留意事項
 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権
 その他の権利の実施、使用を許諾または保証するものではありません。
 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に
 対する侵害に関し、弊社は責任を負いません。
 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料行時点のものであり、弊社は本資料に記載した
 製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびで使用に当たりましては、事前に弊社営業窓口で最新の情報を
 ご確認いただきますとともに、弊社ホームページ(http://www.renesas.com)などを通じて公開される情報に常にご注意ください。
 本資料に記載した情報は、正確を期すため慎重に制作したものですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその
 書任を負いません。
- 5.
- 本資料に記載した情報は、正確を期ずため慎重に制作したものですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその 責任を負いません。 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独 で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に対する責任は負いません。 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃烧制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作 が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図し て設計、製造されたものではありません(弊社が自動車用と指定する製品を自動車に使用する場合を除きます)。これらの用途に利用されることをご検討の際 には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承 原因とする 願います
- が、なり。 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきまして は、弊社は一切の責任を負いません。

- 任を負いません
- 任を買いません。 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会ください。

RENESAS

営業お問合せ窓口 株式会社ルネサス販売

http://www.renesas.com

本			社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
4			T_L	1 100-0004	, ,	` '
西	東京	支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル2F)	(042) 524-8701
東	北	支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351
い	わ き	支	店	〒970-8026	いわき市平小太郎町4-9 (平小太郎ビル)	(0246) 22-3222
茨	城	支	店	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(029) 271-9411
新	澙	支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
松	本	支	社	〒390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622
中	部	支	社	₹460-0008	名古屋市中区栄4-2-29 (名古屋広小路プレイス)	(052) 249-3330
関	西	支	社	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
北	陸	支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980
広	島	支	店	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
九	州	支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (博多プレステージ5F)	(092) 481-7695

※営業お問い合わせ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口:コンタクトセンタ E-Mail: csc@renesas.com