

## 2.1 Modellierung von Signalwerten (IEEE 1164) (4 Punkte)

Spannungs- und Stromverläufe sind in der Realität kontinuierlich, das heißt es kann jeder beliebige Wert angenommen werden. In der Digitaltechnik beschränkt man sich auf diskrete Werte, im einfachsten Fall auf zwei, welche die logischen Zustände 0 und 1 repräsentieren. Um das interne Verhalten von Gattern zu verstehen, bedarf es noch einiger weiterer Zustände, welche im Standard IEEE 1164 definiert sind. Um diesen Standard in VHDL einzuhalten finden Sie am Anfang jeder VHDL-Datei folgende Codezeilen:

library IEEE; use IEEE.std\_logic\_1164.all;

In IEEE 1164 werden die logischen Zustände der Signale definiert, welche die fundamentalen Einheiten in VHDL darstellen. Mit einem Signal vom Typ std\_logic, welches in IEEE 1164 definiert ist, kann gerechnet werden. Dazu werden die Operatoren und Keywords durch die IEEE Library importiert. Solche Signale können unter anderem folgende Werte annehmen:

- 0, starker Zustand 0, starke Null

- starker Zustand 1, starke Eins schwacher Zustand 0, schwache Null schwacher Zustand 1, schwache Eins starker unbestimmter Zustand, unbestimmt
- W, schwacher Zustand, schwach unbes Z, abgetrennter Zustand, abgetrennt

## Erläuterungen dazu:

- 0 und 1 repräsentieren eine logische Null bzw. eine logische Eins, Schaltungstechnisch sind es direkte Anschlüsse an GND (ground bzw. Masse) bzw. Vcc (positive support voltage bzw. Versorgungsspannung) mit keinem oder nur sehr geringem Widerstand. Oft wird in der Praxis mit GND = 0 V und Vcc = 5 V gearbeitet.
- L und H repräsentieren ebenfalls eine logische Null bzw. eine logische Eins. Ein Beispiel dazu wäre wenn GND bzw. Vcc durch Widerstände (z.B. 100 Ohm) gedämpft werden.
- X und W repräsentieren Kurzschlüsse zwischen (0,1) bzw. (L,H). Sie stellen die unbestimmten logischen Zustände
- Z ist der Zustand auf einer nicht angeschlossenen Leitung oder an einem Ausgang eines gesperrten Transistors.

Es stellt sich nun die Frage, was passiert, wenn zwei Zustände in einem Leiterknoten aufeinandertreffen. Die Namen der Zustände geben schon erste Hinweise darauf, welche Zustände sich im Zweifelsfall durchsetzen werden. Wir definieren eine Funktion Cond:

Cond: 
$$\{0,1,L,H,X,W,Z\}^2 \rightarrow \{0,1,L,H,X,W,Z\}$$

und betrachten zur Festlegung der Funktionswerte die Relation "stärker als". Ein Teil dieser Relation kann graphisch durch ein Hasse-Diagramm dargestellt werden.



Eine Verbindung zwischen zwei Knoten gibt an, dass das Paar zur Relation gehört. Es bedeutet, dass das höher stehende Element stärker ist als das niedrigere. Bildet man nun die transitive Hülle, so erhält man die gesamte Relation. Die Relation "stärker als" induziert eine Halbordnung auf  $\{0,1,L,H,X,W,Z\}$ . Gemäß dieser Halbordnung ist nun Cond(x,y) definiert als das Supremum (x,y). Da wir es hier mit einer endlichen Menge zu tun haben, ist das Supremum also das kleinste Element, das gerade noch stärker ist als beide Argumente. Falls "x stärker als y" gilt (entweder direkt aus dem Hasse-Diagramm oder aus der transitiven Hülle ableitbar), dann ist das Supremum gleich dem Maximum von x und y. Die Relation "stärker als" ist transitiv.

## Aufgaben:

- a. (1 Punkt) Zeigen Sie, dass Cond(0,Z)=0 ist. Verwenden Sie dazu folgende Notation:  $x\geq y$  bedeutet "x ist stärker als y".
- b. (1 Punkt) Welche weiteren Zustände gibt es und wofür werden sie gebraucht? Gehen Sie besonders auf die Anwendungsfälle von Don't care ein. Schauen Sie dazu auch in der Datei ghdl/libraries/ieee/std\_logic\_1164.vhdl nach (Link in [1]). Was ist in dieser Datei definiert?
- c. (2 Punkte) In der Datei  $signals\_tb.vhdl$  wurde eine einfache Testbench eine Testumgebung für Komponenten in  $\label{eq:VHDL-implementiert.} W\"{a}hlen Sie 8 verschiedene Tupel (a,b) aus \{0,1,L,H,X,W,Z\}, wobei die Signalwerte eines Tupels unterschiedlich sein müssen, und wenden Sie die Operatoren <math>\{and,or\}$  auf die beiden Elemente im Tupel an (insgesamt also 16 Auswertungen). Erweitert Sie dazu die Testbench so, dass die entsprechenden Ergebnisse als Signal ausgegeben werden. Kompilieren Sie die Datei, lesen die Signalwerte in GTKWave ab, und notieren Sie die Ergebnisse (im Quellcode als Kommentar oder im pdf zur Abgabe).

 $\textit{Hinweis:} \ \text{Hier sollen keine Logikgatter f\"{u}r die Operatoren } \{and, or\} \ \text{erstellt werden. } \"{u} \ \text{berpr\"{u}fen Sie die korrekten fer her sollen keine Logikgatter f\"{u}r die Operatoren } \{and, or\} \ \text{erstellt werden. } \ddot{u} \ \text{finne for the logikgatter for the logikgatter f\"{u}r die Operatoren } \{and, or\} \ \text{erstellt werden.} \ \ddot{u} \ \text{finne for the logikgatter for$ Ausgabe Ihrer Testbench indem Sie unter anderem das vorgegebene Tupel (0,1) auswerten.

q.	2. 7.:	(ond	(0,2)	: a	ljo :	2 -	٥ ≥	d.h	 üŁ	stärk	es als	₹.							
				T	m gilt								schmicher	all	ر"				
					e · Diago							Lew							
					Hvilät:						V								
	Nach He	e sse	Niggrau	un;	Cond (1	v, o) =	<sub>=</sub> 0	g l)	<b>∀</b>		. w sı	hwächer al:	0"						
												Votation		(ond	(2,0)	<b>=</b> 0			
												alerweise			<b>'</b>		selbst	(02	o) .

Sup {2,03 = 0 . Eigebnis ist (ond (0,7)=0

Ь	tue ilece	Zustände	۵.	Nuktuna
<u> </u>	WEIFERE	SAMME	¥_	waczung:

- "U", "Caiaitialized" -> Signal hisher wech night initialisiert typm. zm Bezian de Jimulation
- "-", "dou't care" -> beliebijer Signalment moglish (in Walsheitstaktle bel Wert 0/1 maglish obac Ergebris zu beeintlussen)



