

هدف از این تمرین طراحی و پیادهسازی چندمرحلهی (Muti-Cycle) یک پردازنده مبتنی بر استک است. این پردازنده دارای یک باس داده ی ۸ بیتی و باس آدرس ۵ بیتی است. حافظه دارای گنجایش ۸ *۳۲ است، دستورات ۸ بیتی هستند و تمام opcode ها ۳ بیت طول دارند. پردازنده دارای یک استک (در داخل پردازنده) است که کلیهی عملیات پردازنده مبتنی بر آن انجام می شود. به این صورت که مثلا اجرای دستور add باعث می شود دو اپرند مورد نیاز ابتدا از روی استک داخلی pop شده و حاصل جمع به دست آمده بر روی استک مود. جدول زیر دستورات این پردازنده را به همراه Opcode مربوطه نشان می دهد:

Instruction Mnemonic and Definition		Bits 7:5
ADD	-	000
SUB	-	001
AND	-	010
NOT	-	011
PUSH	Load Address	100
POP	Store Address	101
JMP	Jump Address	110
JZ	Jump Address if zero	111

دستورات این پردازنده به سه دسته تقسیم شده است:

دستورات محاسباتي منطقى:

- ADD : محتویات دو خانهی بالای استک pop شده حاصل جمع آنها مجددا روی استک push می شود.
- SUB : محتویات دو خانهی بالای استک pop شده حاصل تفریق آنها مجددا روی استک push می شود.
 - AND : محتویات دو خانهی بالای استک pop شده AND آنها مجددا روی استک push می شود.
 - NOT : محتویات خانهی بالای استک pop شده NOT آن مجددا روی استک push می شود.


دستورات دسترسی به حافظه:

- PUSH : این دستور محتویات خانه ای از حافظه که توسط فیلد آدرس دستور مشخص شده است را روی استک push می کند.
- POP : این دستور محتویات خانه ی بالای استک را در خانهای از حافظه که توسط فیلد آدرس دستور مشخص شده است pop می کند.

دستورات پرش:

- JMP: این دستور به خانهای از حافظه که توسط فیلد آدرس دستور مشخص شده است پرش می کند.
- JZ : این دستور در صورتی که محتویات بالای استک صفر باشد، به خانهای از حافظه که توسط فیلد آدرس دستور مشخص شده است پرش می کند.

برای طراحی این پردازنده component های اصلی زیر را در اختیار داریم.



برای طراحی این پردازنده می توانید از هر تعداد رجیستر یا مالتی پلکسر که نیاز دارید استفاده کنید.

مسیر داده و واحد کنترل این پردازنده را به صورت چند مرحلهای (Multi Cycle) طراحی کنید و ســپس با زبان توصیف سختافزاری Verilog آن را توصیف کنید.