



- Page d'accueil
- · Mes cours
- Agenda perso
- Ma progression
- Réseau social





Mersali Bilal

Bilal.Mersali@grenoble-inp.org

o Boîte de réception Mes certificats Quitter

<<









- <u>a CE312- CE318 Architecture matérielle</u>
- Exercices
- Exercices

1 tentatives restantes

Nouvelle tentative Sauvegardé.



👼 QCM6 CE312 Examen : Résultat

Nom

Mersali Bilal Nom d'utilisateur mersalib Code Officiel apo-ESISAR Date de début Mardi 12 Octobre 2021 à 19:30

Durée

00	: 33 : 23		
Votre	résulta	nt: 38 / 45	
1. Dans	s un reg	istre SISO, la donnée de est ob	servée par le circuit.
Faux			
Score :	0 / 1		
Choix	Choix attendu	Réponse	Commentaire
O -		Last flip-flop	
•		First flip-flop	
0 -		All flip-flops	
0 -		No flip-flop	
2. Dans	s un reg	istre à décalage PIPO, les sorties son	nt prises Copie
Exact			
Score :	1/1		
Choix	Choix attendu	Réponse	Commentaire
O -		Using the Q output of the first flip-flop	

Using the Q output of the first flip-flop Using the Q output of the last flip-flop Using the Q output of the second flip-flop Using the Q output of each flip-flop Using the Q output of each flip-flop

3. Quelle fonction est utilisée pour instancier un paramètre générique dans un processus? - Copie

Exact

Score: 1 / 1

Choix attendu
Réponse
Commentaire

Image: Choix attendu
Port map()

Image: Choix attendu
Port map()

Image: Choix attendu
Port map()

Image: Choix attendu
Commentaire

Image: Choix attendu
Commentaire</t

4. Lequel des cas suivants n'est pas un circuit combinatoire? - Copie

Exact

Score: 1 / 1

Choix	Choix attendu	Réponse	Commentaire
0	-	Adder	
0	-	Code convertor	
0	-	Multiplexer	

5. Quel circuit est décrit? - Copie

Counter

Exact

 \odot

Score: 1 / 1

LIBRARY IEEE;
USE IEEE.std_logic_1164.all;

PORT(x, a, b : **IN** std_logic;

ENTITY my_func **IS**

```
q:OUT std_logic);

END my_func;

ARCHITECTURE behavior OF my_func IS

SIGNAL s:INTEGER;

BEGIN

WITH s SELECT

q <= a AFTER 10 ns WHEN 0;
b AFTER 10 ns WHEN 1;
s <= 0 WHEN x = '0' ELSE

1 WHEN x = '1';

END behavior;
```

Choix	Choix attendu	1	Réponse	Commentaire
0	-	AND gate		
0	-	OR gate		
•	-	MUX 2:1		

6. Le circuit suivant - Copie

DEMUX 1:2

Exact

 \bigcirc

Score: 2 / 2

Library IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TOTO IS PORT (A,B : IN STD_LOGIC; Q : OUT STD_LOGIC);

END TOTO;

ARCHITECTURE TITI OF TOTO IS BEGIN

PROCES BEGIN WAIT UT Q <= A; END PROEND;	NTIL RISII	NG_EDGE (B);		
Choix	Choix attendu	Réponse		Commentaire
~	-	Est synthétisable		
	-	Est combinatoire		
~	-	Est séquentiel synchrone		
	-	Est séquentiel asynchrone		
	-	Est analogique		
	essus so	nal dans la liste de e era exécuté? - Copie		alors combien de fois
Score	: 1 / 1			
Choix	Choix attendu	Réponse		Commentaire
0	-	3		
0	-	2		
•	-	1		
0	-	Infinity		
8. Un j	process	est une instruction __	Copie	
Faux				
Score	: 0 / 1			
Choix	Choix attendu	Réponse		Commentaire
0	-	Concurrent		

 \odot Sequential Delay Both concurrent and sequential 9. Quelle syntaxe est correcte pour une instruction WAIT ON? - Copie **Exact Score**: 1 / 1 $\begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array}$ Réponse Commentaire 0 WAIT ON signal_assignments; \bigcirc WAIT ON boolean_condition; \odot WAIT ON signal_list; WAIT ON time_expression; 10. Quelle est la bonne syntaxe pour la déclaration d'un processus? - Copie **Exact Score**: 1 / 1 Choix Choix attendu Réponse Commentaire {Label :} PROCESS {process declaration part}; sensitivity_list; \bigcirc **BEGIN** sequential_statements;

END PROCESS {Label};

```
PROCESS {sensitivity_list}
                 {process_declaration_part}
                 BEGIN
                 sequential_statements;
                 END PROCESS {Label};
                 {Label:} PROCESS
                 {process_declaration_part}
                 BEGIN
\bigcirc
                 sensitivity_list;
                 sequential_statements;
                 END PROCESS;
                 {Label
                                :}
                                         PROCESS
                 {sensitivity_list}
                 \{process\_declaration\_part\}
\odot
                 BEGIN
                 sequential_statements;
                 END PROCESS {Label};
```

11. Quelle est la signification de VHDL? - Copie

Exact

Choix attendu	Réponse	Commentaire
O -	Verilog Hardware Description Language	
O -	Very High speed Description Language	
O -	Variable Hardware Description Language	

•

12. Si a et b sont des entrées de type STD_LOGIC_VECTOR, alors l'instruction correcte est - Copie

Exact

Score: 1 / 1

Choix attendu			1	Réponse	Commentaire
	0	-	x <= a.b		
	•	-	x <= a OR b		
	0	-	x <= a + b		
	0	_	x <= a && b		

Réponse

13. Quelle sera la valeur de x? - Copie

Exact

Score: 1 / 1

x <= "1101";

SIGNAL x : UNSIGNED (3 DOWNTO 0);

O - 9

 $\begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array}$

O - 5

O - -5

• 13

Commentaire

14. Plus d'un paramètre générique peut être défini dans une seule entité Copie						
Exact	t					
Score	: 1 / 1					
Choix	Choix attendu	Réponse	Commentaire			
•	-	True				
0	-	False				
15. La	modélis	sation stucturelle est similaire à	Copie			
Exact	t					
Score	: 1 / 1					
Choix	Choix attendu	Réponse	Commentaire			
0	-	Boolean relations of the circuit				
•	-	Schematic block diagram of the circuit				
0	-	Timing relations of the circuit				
0	-	Components of the circuit				
16. Avec un reset asynchrone, le reset est actif indépendamment de Copie						
Exact	t					
Score	Score: 1 / 1					
Choix	Choix attendu	Réponse	Commentaire			
0	-	Enable signal				

 \bigcirc Data input signal \odot Clock signal \bigcirc Output signal 17. Avec le code ci-dessous quel circuit sera conçu? - Copie **Exact Score**: 1 / 1 **SIGNAL** x : **IN** BIT; **SIGNAL** y : **OUT** BIT; **SIGNAL** clk : **IN** BIT; PROCESS (clk) **BEGIN IF** (clk'EVENT and clk = '1') $y \le x$; **END PROCESS** Choix attendu Réponse Commentaire \bigcirc Buffer \bigcirc Latch \odot Flip flop \bigcirc Shift Register 18. En VHDL, dans un processus, on peut trouver - Copie **Exact**

Choix	Choix attendu	Réponse	Commentaire
•	-	Des instructions séquentielles	
0	-	Des instances de composant	
0	-	Des instructions concurrentes	
0	-	Une architecture	
0	-	Un autre processus	

19. Si a et b sont des entrées de type STD_LOGIC_VECTOR, alors l'instruction correcte est - Copie

Exact

Score: 1 / 1

Choix attendu			Réponse	Commentaire
0	-	x <= a.b		
•	-	x <= a OR b		
0	-	x <= a + b		
0	-	x <= a && b		

20. Laquelle des réponses ci-dessous est la bonne syntaxe pour convertir l'entier p en un nombre signé de 'b' bits (avec le paquetage numeric_std)? - Copie

Exact

Choix attendu	Réponse	Commentaire
attenau		

0	-	to_integer_signed(p,b);	
0	-	to_signed_integer(p,b);	
•	-	to_signed(p,b);	
0	-	to_signed_p(b);	
	ctions s	sant à 3 ports : 2 entrées a et b et un uivantes utilise l'instanciation par po	
Exact	<u>.</u>		
Score	: 1 / 1		
Choix	Choix attendu	Réponse	Commentaire
•	-	LABEL : my_component PORT MAP (I, m, n);	
0	-	LABEL : my_component PORT MAP (y, a);	
0	-	LABEL : my_component PORT MAP (I => a, $m => b$, $n => y$);	
0	-	LABEL : my_component PORT MAP(a, b, y>= a);	
		ole est affectée dans un processus, sa Copie	nouvelle valeur sera
Exact	ţ		
Score	: 1 / 1		
Choix	Choix attendu	Réponse	Commentaire
0	-	After one delta cycle	

 \odot Immediately \bigcirc At the end of a process \bigcirc At the end of architecture 23. Dans les affectations concurrentes l'ordre des instructions n'importe pas. - Copie **Exact Score**: 1 / 1 Choix attendu Réponse Commentaire \odot True \bigcirc False 24. Quelle est la bonne syntaxe pour la déclaration de l'entité? - Copie **Faux Score**: 0 / 1 Choix attendu Réponse Commentaire **ENTITY** entity_name **IS** PORT(signal names : signal modes; 0 signal_names : signal modes); **END** entity_name;

ENTITY entity_name

END ENTITY;

 \bigcirc

PORT(signal names : signal modes;

signal_names : signal modes);

```
ENTITY entity_name IS
```

PORT port_name

(signal_names : signal_modes

signal_type;

signal_names : signal modes

signal_type);

END entity_name;

ENTITY entity_name

PORT port_name

(signal_names : signal_modes;

signal_names : signal modes);

END ENTITY;

25. Que signifie RTL? - Copie

Exact

Score: 1 / 1

Choix attendu	Réponse	Commentaire
O Build	the set of the second	

- Register transfer language
- Register transfer logic
- Register transfer level
- Resistor-transistor logic

26. Quelle sera la valeur de Z dans le code ci-dessous? - Copie

Exact

```
Port (a, b, c, y : IN INTEGER range 0 TO 31
z: OUT INTEGER range 0 TO 31)
ARCHITECTURE example OF case_1 IS
BEGIN
y \le 2;
a <= 4;
b \le 5;
c <=6;
PROCESS(a, b, c, y)
BEGIN
CASE y+1 IS
WHEN 1 =>
z <= a;
WHEN 2 =>
z \le b;
WHEN 3 =>
z \le c;
WHEN OTHERS =>
Z <= 0;
END CASE;
END PROCESS;
END example;
\begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array}
                                Réponse
                                                                    Commentaire
\bigcirc
                  2
```

4

ENTITY case_1 IS

```
\bigcirc
                  5
\odot
                  6
27. Le circuit suivant - Copie
Faux
Score: 1/2
Library IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY TOTO IS
PORT (A,B: IN STD_LOGIC;
Q: OUT STD_LOGIC);
END TOTO;
ARCHITECTURE TITI OF TOTO IS
BEGIN
PROCESS (A,B)
BEGIN
IF A='1' THEN
   Q \leq B;
ELSE
  Q \le '0';
END IF;
END PROCESS;
END;
\begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array}
                                                                  Commentaire
                               Réponse
V
                  Est synthétisable
                  Est combinatoire
                  Est séquentiel synchrone
V
                  Est séquentiel asynchrone
Est analogique
28. Un UNSIGNED est toujours positif ou nul. - Copie
Exact
```

Réponse

Commentaire

Score: 1 / 1

Choix attendu

•	-	True			
0	-	False			
29. Av	ec un re	eset synchrone, le reset est actif en fonc	tion de Copie		
Exact	,				
Score	: 1 / 1				
Choix	Choix attendu	Réponse	Commentaire		
0	-	Enable signal			
0	-	Data input signal			
•	-	Clock signal			
0	-	Output signal			
30. En VHDL, les instructions concurrentes sont - Copie					
Exact	,				
Score	: 3 / 3				
Choix	Choix attendu	Réponse	Commentaire		
v	-	L'affectation permanente			
~	-	Les instructions WHEN/ELSE et WITH/SELECT			
~	-	L'affectation de signal avec un délai (after)			
	-	L'affectation de variable immédiate			
	-	Les instruction IF/THEN/ELSE, CASE/WHEN, WHILE et FOR			
31. Quand un signal est affecté dans un processus, alors sa valeur est mise à jour Copie					
Faux					

Score: 0 / 1 Choix attendu Réponse Commentaire \bigcirc **Immediately** \odot After tow delta cycles At the end of the corresponding process \bigcirc At the end of architecture 32. Les types SIGNED et UNSIGNED sont définis dans quel paquetage? -Copie **Exact Score**: 1 / 1 $\begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array}$ Réponse Commentaire std_logic_1164 package \circ std_logic package \odot numeric_std package \circ standard package 33. Avec un reset asynchrone, le reset est actif indépendamment de _____ -Copie **Exact Score**: 1 / 1

Enable signal

Réponse

Commentaire

Choix attendu

0	-	Data input signal	
•	-	Clock signal	
0	-	Output signal	
34. (Quelle est	la principale utilisation des parar	nètres génériques? - Copie
Exa	ct		
Scor	e:1/1		
Choi	ix Choix attendu	Réponse	Commentaire
0	-	Defining constant type	
0	-	Defining constant type	
•	-	Reusability	
0	-	Using constant type within the entity	
35. I	La différen Copi	ice entre les simulateurs et les ou le	tils de synthèses est
Fau	x		
Scor	e:0/1		
Choi	ix Choix attendu	Réponse	Commentaire
0	-	Simulators are used to check the performance of circuit and Synthesis tools are for the fabrication of circuits	
0	-	Simulators and Synthesis tools works exactly same	
•	-	Simulators are used just to check basic functionality of the circuit and Synthesis tools	

includes timing constraints and other factors along with simulation

Simulation finds the error in the code and Synthesis tool corrects the code

36. Dans les quel ordre faut-il mettre les mots clés suivants? - Copie

Exact

Score: 1 / 1

Choix	Choix attendu	Réponse	Commentaire
•	-	IF, THEN, ELSIF, THEN, ELSE	
0	-	IF, ELSE, THEN, ELSIF, THEN	
0	-	IF, ELSIF, THEN, ELSE, THEN	
0	-	IF, THEN, ELSE, THEN, ELSIF	

37. Laquelle des réponses ci-dessous est la bonne syntaxe pour convertir l'entier p en un nombre signé de 'b' bits (avec le paquetage numeric_std)? - Copie

Exact

Choix	Choix attendu	Réponse	Commentaire
0	-	to_integer_signed(p,b);	
0	-	to_signed_integer(p,b);	
•	-	to_signed(p,b);	
0	-	to_signed_p(b);	

38. Le circuit suivant - Copie

Exact

Score: 2 / 2

Library IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TOTO IS

PORT (A,B: IN STD_LOGIC;

Q: OUT STD_LOGIC);

END TOTO;

ARCHITECTURE TITI OF TOTO IS

BEGIN

PROCESS

BEGIN

WAIT UNTIL RISING_EDGE (B);

Est analogique

 $Q \leq A$;

END PROCESS;

END;

Choi	x Choix attendu	Réponse	Commentaire
~	-	Est synthétisable	
	-	Est combinatoire	
~	-	Est séquentiel synchrone	
	-	Est séquentiel asynchrone	

39. Laquelle des réponses ci-dessous correspond à une mauvaise déclaration d'un nouveau type de donnée. - Copie

Exact

Choix	Choix attendu	Réponse	Commentaire
0	-	TYPE my_logic IS RANGE 0 to 100;	
0	-	TYPE my_logic IS ('0', '1', '2');	
0	-	TYPE my_logic IS ARRAY (0 TO 3) OF BIT;	

40. La différence entre les simulateurs et les outils de synthèses est ______ - Copie

Faux

Score: 0 / 1

Choix	Choix attendu	Réponse	Commentaire
0	-	Simulators are used to check the performance of circuit and Synthesis tools are for the fabrication of circuits	
0	-	Simulators and Synthesis tools works exactly same	
•	-	Simulators are used just to check basic functionality of the circuit and Synthesis tools includes timing constraints and other factors along with simulation	
0	-	Simulation finds the error in the code and Synthesis tool corrects the code	

Note : cet exercice est configuré pour ne pas montrer les bonnes réponses.

Votre résultat: 38 / 45

Retour à la page d'accueil

Enseignants : Beroulle Vincent | Achard Francois | Polychronou Nikolaos Foivos |

Kchaou Afef

Créé avec Chamilo © 2021

×



Messagerie (déconnecté)