Examen intermédiaire CE312 <u>Prénom Nom :</u>

3^{ème} année 1^{ère} session 2020-2021

Durée : 60 mn

<u>Document autorisé : syntaxe VHDL essentielle</u>

Calculatrice interdite

				Questions de cours [60]				
	s points donnés dans l'éno nutes sur chaque question		s chaqı	ue question repr	ésentent le barème et indiqu	uent le temps à passer en		
Le	s réponses doivent être fou	urnies directement et unique	ement s	ur l'énoncé dans	s l'emplacement réservé apr	rès les questions		
1 P	artie pré-requis [27]							
1.1	1 Ecrire le nombre décimal 57 en binaire d'abord en non signé puis en signé (complément à 2) sur un nombre minimal de bit? [3+3]							
	En non signé, (57) ₁₀ =							
	En signé complément à 2, (57) ₁₀ =							
1.2	2 Quelle valeur maximale peut-on atteindre avec 10 bits en non signé et en signé ? [2+2]							
	En non signé, la valeu	r maximale est :						
	En signé, la valeur maximale est :							
1.3	Donnez la représentat	ion des portes suivantes	: nand	d, or, xor, basc	cule D latch, et bascule D	FF [5].		
	Nand	Or		Xor	D Latch	D FF		
1.4	4 A quel macro-composant combinatoire correspond la fonction booléenne ci-dessous [4] : f(a,b,c,d,s1,s2) = a.s1/.s2/ + b.s1.s2/ + c.s1/.s2 + d.s1.s2							
	Cette fonction correspond à un :							
1.5	5 En utilisant les macro-composants registre (sans enable), incrémenteur (+1), et multiplexeur, représente l'architecture d'un compteur sur 4 bits avec autorisation de comptage par le signal enable [8]							

2 Les bases du VHDL [27]							
2.1 Donnez 3 instructions VHDL non synthétisables [3] :							

2.2 Représentez le chronogramme du signal s correspondant au code ci-dessous [2] : s <= '0', '1' after 10 ns, '0' after 20 ns, '1' after 30 ns; \$ \[\begin{align*} \								
+	ns							
2.3 Représentez le chronogramme du signal h correspondant au code ci-dessous [6] :								
signal h : bit ; process begin h <= not h after 10 ns; wait for 100 ns; end process;	ns							
2.4 Ecrire l'instruction séquentielle dans	un processus permettant de synthétiser un multiplexeur 2 vers 1 s 2 entrées, sel l'entrée de sélection et s la sortie	[4]:						
2.5 Dessinez le schéma au niveau porte signal s: std_logic_vector (3 downto 0); begin process (clk) begin if clk'event and clk='1' then s <= s(2 downto 0) & not s(3); end if; end process;	e (avec les noms des signaux) correspondant au code ci-dessous	[8] :						
2.6 Ecrire le process d'une bascule D Fl	F avec reset synchrone [4] :							
Les CPLD et SPLD héritent leur architect 3.2 Sur quel macro-composant est basé La logique programmable des FPGA est 3.3 Quelles sont les 3 technologies princ	PLD et les SPLD héritent leur architecture ? [2] cture du composant : la logique programmable des cellules logiques de FPGA ? [2] t basée sur : cipales de programmation des FPGA [3] ? ammations des FPGA sont :	_						