



#### • Page

### d'accueil

- Mes cours
- Agenda perso
- Ma progression
- Réseau social





#### **Douziech Robin**

Robin.Douziech@grenoble-inp.org

• Boîte de réception Mes certificats Quitter

<<



- <u>\text{\text{CE312-CE318 Architecture matérielle}}</u>
- Exercices
- Résultat



# **QCM6 CE312 Examen : Résultat**

Nom

Douziech Robin

Nom d'utilisateur

douziecr

Code Officiel apo-ESISAR

Date de début

Mardi 12 Octobre 2021 à 22:19

Durée

00:55:20

Votre résultat: 40 / 42

### 1. Quel paquetage IEEE contient le plus de fonctions de conversion? - Copie

#### Exact

```
Choix \frac{Choix}{attendu}
                                Réponse
                                                                           Commentaire
               std_logic_1164
               std
               std_logic_arith
               numeric_std
2. Un processus combinatoire doit avoir tous les signaux _____ dans sa liste de sensibilité. - Copie
Faux
Score: 0 / 1
Choix \frac{Choix}{attendu}
                                Réponse
                                                                           Commentaire
               Input
               Output
               Declared
•
               Used
3. Quel circuit est décrit? - Copie
Exact
Score: 1/1
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
ENTITY my_func IS
PORT(x, a, b : IN std_logic;
q : OUT std_logic);
END my_func;
```

```
ARCHITECTURE behavior OF my_func IS
SIGNAL s : INTEGER;
BEGIN
WITH S SELECT
   q <= a AFTER 10 ns WHEN 0;
   b AFTER 10 ns WHEN 1;
s \leftarrow 0 WHEN x = 0 ELSE
1 WHEN x = '1';
END behavior;
Choix Choix attendu
                               Réponse
                                                                         Commentaire
               AND gate
               OR gate
               MUX 2:1
               DEMUX 1:2
4. Pour le code ci-dessous, quelle est la bonne instruction d'affectation? - Copie
Exact
Score: 1/1
SIGNAL x: STD_LOGIC;
SIGNAL y: STD_LOGIC_VECTOR(3 DOWNTO 0);
Choix Choix attendu
                               Réponse
                                                                         Commentaire
               y <= (1 => '1', OTHERS => '0');
               y := "0100";
               y => "0100";
               y => x;
```

### 5. Quel est le défaut de l'instruction IF? - Copie

Score: 1/1

Choix	Choix attendu	Réponse	Commentaire
•	-	Overlapping of conditions	
0	-	No default value	
0	-	The condition can be Boolean only	
0	_	Restriction on number of ELSE statement	

# 6. Dans un registre à décalage PIPO, les sorties sont prises \_\_\_\_\_ - Copie

### **Exact**

**Score**: 1 / 1

Choix	Choix attendu	Réponse	Commentaire
0	-	Using the Q output of the first flip-flop	
0	-	Using the Q output of the last flip-flop	
0	-	Using the Q output of the second flip-flop	

# 7. La boucle FOR n'est pas synthétizable si elle contient une instruction \_\_\_\_\_. - Copie

Using the Q output of each flip-flop

### **Exact**

Choix attendu		Réponse	Commentaire
O -	WHEN		
O -			

THEN

- $\odot$ WAIT
- IF

# 8. Quelle sorte d'instruction est le IF? - Copie

### **Exact**

**Score**: 1/1

Choix	Choix attendu	Réponse	Commentaire
0	-	Concurrent	
•	-	Sequential	
0	-	Assignment	
0	_	Selected assignment	

# 9. Laquelle des réponses ci-dessous utilise une modélisation structurelle? - Copie

### **Exact**

**Score**: 1/1

Choix	Choix attendu	Réponse	Commentaire
•	-	The structure of circuit	
0	-	Behavior of circuit on different inputs	
0	-	Data flow form input to output	
0	-	Functional structure	

# 10. Dans les quel ordre faut-il mettre les mots clés suivants? - Copie

### **Exact**

Score: 1/1

$Choix \frac{Ch}{atte}$	Renonse	Commentaire
<b>⊙</b> -	IF, THEN, ELSIF, THEN, ELSE	
O -	IF, ELSE, THEN, ELSIF, THEN	
O -	IF, ELSIF, THEN, ELSE, THEN	
O -	IF, THEN, ELSE, THEN, ELSIF	

### 11. Laquelle des réponses ci-dessous est la bonne syntaxe pour convertir l'entier p en un nombre signé de 'b' bits (avec le paquetage numeric\_std)? - Copie

### **Exact**

**Score**: 1/1

Choix	Choix attendu	Renance	Commentaire
0	-	to_integer_signed(p,b);	
0	-	to_signed_integer(p,b);	
•	-	to_signed(p,b);	
0	-	to_signed_p(b);	

### 12. Laquelle des réponses est la syntaxe correcte pour instancier un composant? - Copie

### **Exact**

Choix	Choix attendu	Réponse	Commentaire
0	-	instantiate : component_name PORT MAP (port_list);	
0	-	label : instantiate COMPONENT PORT MAP (port_list);	

 $\odot$ 

label: component\_name PORT MAP (port\_list);

label: instantiate component\_name PORT MAP (port\_list)

### 13. Quel est intérêt des Generics en VHDL? - Copie

### **Exact**

**Score: 1/1** 

Choix	Choix attendu	Réponse	Commentaire
0	-	To turn on and off the drivers	
•	-	To pass information to the entity	
0	-	To describe architecture	
0	_	To divide code into small processes	

# 14. Quelle sera la valeur de x? - Copie

### Faux

**Score**: 0 / 1

SIGNAL x : UNSIGNED (3 DOWNTO 0); x <= "1101";

13

Choix attendu		x Iu	Réponse	Commentaire
0	-	9		
0	-	5		
•	_	-5		

 $\odot$ 

100

# 15. Un processus a une partie déclaration. - Copie

in the process		
Exact		
Score: 1 / 1		
Choix Choir attend	x lu Réponse	Commentaire
● -	True	
O -	False	
16. En VHDI	4, dans un processus, on peut trouver - Copie	
Exact		
Score: 1/1		
Choix Choir attend	K Réponse lu	Commentaire
<b>⊙</b> -	Des instructions séquentielles	
O -	Des instances de composant	
O -	Des instructions concurrentes	
O -	Une architecture	
O -	Un autre processus	
17. Deux com	pteurs modulo 10 en série divisent la fréquence d'entrée p	oar Copie
Exact		
Score: 1/1		
Choix Choix attend		Commentaire
O -	10	
	400	

11

_		
		0.1
	_	- 81

# 18. La modélisation stucturelle est similaire à \_\_\_\_\_\_ - Copie

### **Exact**

**Score**: 1/1

Choix	Choix attendu	Réponse	Commentaire
0	-	Boolean relations of the circuit	
•	-	Schematic block diagram of the circuit	
0	-	Timing relations of the circuit	
0	_	Components of the circuit	

### 19. Si aucun signal dans la liste de sensibilité change, alors combien de fois le processus sera exécuté? -Copie

### **Exact**

Score: 1/1

Choix attendu			Réponse	Commentaire
0	-	3		
0	-	2		
•	-	1		
0	-	Infinity		

# 20. Quelle est la syntaxe correcte pour instancier un paramètre générique? - Copie

### **Exact**

Choix	Choix attendu	Réponse	Commentaire
•	-	label : component_name GENERIC MAP(parameter_list) PORT MAP(port_list);	
0	-	label : component_name GENERIC MAP(parameter_list);	
0	-	label : parameter_name GENERIC MAP(parameter_list) PORT MAP(port_list);	
0	-	label : parameter_name GENERIC MAP(parameter_list) PORT MAP(port_list);	

21. Dans un registre SISO, la donnée de \_\_\_\_\_ est observée par le circuit.

### **Exact**

**Score**: 1/1

Choix	Choix attendu	ı	Réponse	Commentaire
•	-	Last flip-flop		
0	-	First flip-flop		
0	-	All flip-flops		
0	_	No flip-flop		

# 22. Quelle est la brique de base de la modélisation structurelle? - Copie

### **Exact**

Choix	Choix attendu	Réponse	Commentaire
0	-	Process	
0	-	Component declaration	
•	-		

Component instantiation

**Block** 

# 23. Le circuit suivant - Copie

#### **Exact**

**Score**: 2 / 2

Library IEEE;

USE IEEE.STD\_LOGIC\_1164.ALL;

**ENTITY TOTO IS** 

PORT (A,B: IN STD LOGIC;

Q:OUT STD LOGIC);

END TOTO;

ARCHITECTURE TITI OF TOTO IS

**BEGIN** 

**PROCESS** 

**BEGIN** 

WAIT UNTIL RISING EDGE (B);

 $Q \leq A$ ;

END PROCESS;

END;

Choix Choix	Réponse	Commentaire
attendu	Repuilse	Commentane

- V Est synthétisable
- Est combinatoire
- Est séquentiel synchrone
- Est séquentiel asynchrone
- Est analogique

### 24. Laquelle des réponses ci-dessous est la bonne syntaxe pour convertir l'entier p en un nombre signé de 'b' bits (avec le paquetage numeric\_std)? - Copie

#### **Exact**

Choix Choix Réponse Comme
---------------------------

- to\_integer\_signed(p,b);
- to signed integer(p,b);
- $\odot$

to\_signed(p,b);

 $\bigcirc$ to\_signed\_p(b);

### 25. Quelle réponse est correcte pour définir une boucle FOR? - Copie

### **Exact**

**Score**: 1/1

```
Choix Choix attendu
                               Réponse
                                                                        Commentaire
               label
                                      FOR
                                                  LO<sub>O</sub>P
               loop_specification
               sequential_statements;
0
               END LOOP label;
               label : FOR loop_specification
               L<sub>0</sub>OP
               sequential_statements;
               END FOR LOOP;
               label
                                      FOR
                                                  LOOP
               loop_specification
               sequential_statements;
               END FOR LOOP;
               label : FOR loop_specification
               LO<sub>O</sub>P
               sequential_statements;
(•)
               END LOOP label;
```

#### 26. Lequel des codes suivants est juste? - Copie

```
Exact
```

```
Score: 1/1
```

```
Choix Choix attendu
                            Réponse
                                                                Commentaire
             label : FOR n IN 7 DOWNTO 0
             GENERATE
\odot
             concurrent_statement;
             END GENERATE;
             label : FOR n IN 7 DOWNTO ∅
             GENERATE
             declarations;
             concurrent_statement;
             END GENERATE;
             label : FOR n IN 7 DOWNTO ∅
             GENERATE
             begin
             declarations;
             concurrent_statement;
             END GENERATE;
             label : FOR n IN 7 DOWNTO 0
             GENERATE
             begin
             concurrent_statement;
             END GENERATE label;
27. Dans un registre à décalage PIPO, les sorties sont prises _____ - Copie
Exact
Score: 1/1
      Choix
Choix
                            Réponse
                                                                Commentaire
```

- $\bigcirc$ Using the Q output of the first flip-flop
- $\bigcirc$ Using the Q output of the last flip-flop
- 0 Using the Q output of the second flip-flop
- $\odot$ Using the Q output of each flip-flop

### 28. Quel registre est utilisé dans le code suivant? - Copie

#### **Exact**

```
Score: 1/1
library ieee;
use ieee.std_logic_1164.all;
entity shift_siso is
port (Clock, Sin : in std_logic;
Sout : out std_logic);
end shift_siso;
architecture behav of shift_siso is
signal temp: std_logic_vector(7 downto ∅);
begin
process (Clock)
begin
if (Clock'event and Clock='1') then
for i in 0 to 6 loop
temp(i+1) <= temp(i);
end loop;
temp(₀) <= Sin;
end if ;
end process;
Sout <= temp(7);</pre>
end behav;
```

Choix	Choix attendu	Réponse	Commentaire
•	-	Serial in serial out	
0	-	Serial in parallel out	
0	-	Parallel in parallel out	
0	-	Parallel in serial out	

# 29. En VHDL, dans une architecture avant le mot-clé BEGIN, on peut trouver - Copie

### **Exact**

Score: 2 / 2

ARCHITECTURE TOTO OF TITI IS

--<==ICI ===

**BEGIN** 

**END** 

Choix	<b>Choix</b> attendu	Réponse	Commentaire
<b>~</b>	-	Des déclarations de composants	
	-	Des instances de composant	
<b>~</b>	-	Des déclarations de signaux internes	
	-	Des instructions séquentielles et/ou concurrentes	

### 30. Quel registre est utilisé dans le code suivant? - Copie

### **Exact**

```
Score: 1/1
library ieee;
use ieee.std_logic_1164.all;
entity shift_siso is
port (Clock, Sin : in std_logic;
```

Sout : out std\_logic);

```
end shift_siso;
architecture behav of shift_siso is
signal temp: std_logic_vector(7 downto 0);
begin
process (Clock)
begin
if (Clock'event and Clock='1') then
for i in 0 to 6 loop
temp(i+1) <= temp(i);
end loop;
temp(₀) <= Sin;
end if;
end process;
Sout <= temp(7);
end behav;
```

Choix attendu

Réponse

Commentaire

- Serial in serial out
- Serial in parallel out
- Parallel in parallel out
- Parallel in serial out

### 31. Le circuit suivant - Copie

#### **Exact**

**Score**: 1/1

Library IEEE;

USE IEEE.STD\_LOGIC\_1164.ALL;

**ENTITY TOTO IS** 

PORT (A,B: IN STD\_LOGIC;

Q:OUT STD LOGIC); END TOTO;

ARCHITECTURE TITI OF TOTO IS **BEGIN** Q <= A WHEN B='1' ELSE NOT A; END;

Choix Choix	Réponse	Commentaire
ottonau		

- V Est synthétisable
- V Est combinatoire
- Est séquentiel synchrone
- Est séquentiel asynchrone
- Est analogique

### 32. Le circuit suivant - Copie

#### Exact

Score: 1/1

Library IEEE; USE IEEE.STD LOGIC 1164.ALL;

**ENTITY TOTO IS** PORT (A,B: IN STD LOGIC; Q:OUT STD\_LOGIC); END TOTO;

ARCHITECTURE TITI OF TOTO IS **BEGIN** Q <= A WHEN B='1' ELSE Q; END;

Choix Choix	Réponse	Commentaire

- Est synthétisable
- Est non synthétizable
- Est séquentiel synchrone
- Est séquentiel asynchrone
- Est analogique

### 33. L'opérateur '&' est l'opérateur \_\_\_\_\_. - Copie

### Exact

**Score: 1/1** 

Choix	Choix attendu	Réponse	Commentaire
0	-	Logical AND operator	
0	-	Bitwise AND operator	
0	-	Arithmetic addition operator	
•	_	Concatenation operator	

# 34. Un processus contient - Copie

### **Exact**

**Score**: 1/1

Choix	Choix attendu	Réponse	Commentaire
0	-	toujours une instruction WAIT.	
0	-	toujours une liste de sensibilité.	
0	-	obligatoirement soit une ou plusieurs instructions WAIT, soit une liste de sensibilité, soit les deux.	
0	-	toujours une liste de sensibilité et éventuellement une ou plusieurs instructions WAIT.	
•	-	obligatoirement soit une instruction WAIT, soit une liste de sensibilité, mais jamais les deux.	

# 35. Quel circuit est implémenté par l'architecture suivante? - Copie

#### **Exact**

```
ARCHITECTURE my_arch OF my_design IS
BEGIN
PROCESS
BEGIN
WAIT ON clk;
IF(clk = '1') THEN
     y <= x;
END IF;
END PROCESS;
END my_arch;
Choix \frac{Choix}{attendu}
                                 Réponse
                                                                            Commentaire
                Latch
                Inverter
                OR gate
                Shift register
36. Quelle est l'architecture d'une simple porte NAND? - Copie
Exact
```

```
\begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array}
                                      Réponse
                                                                                         Commentaire
                  ARCHITECTURE my_arch OF nand_gate IS
                  BEGIN
\odot
                  x \le a NAND b;
                  END my_arch;
0
                  BEGIN
                  ARCHITECTURE my_arch OF nand_gate IS
```

```
x \le a NAND b;
             END behavioral;
             BEGIN
             ARCHITECTURE behavioral OF nand_gate
x \le a NAND b;
             END my_arch;
             ARCHITECTURE nand OF nand_gate IS
             BEGIN
             x <= a NAND b;
             END nand;
```

37. La boucle FOR n'est pas synthétizable si elle contient une instruction \_\_\_\_\_. - Copie

### **Exact**

**Score**: 1/1

Choix attendu			Réponse	Co	Commentaire	
0	-	WHEN				
0	-	THEN				
•	-	WAIT				
0	_	IF				

38. Avec un reset asynchrone, le reset est actif indépendamment de \_\_\_\_\_\_ - Copie

### **Exact**

Choix Choix attendu	1	Réponse	Commentaire
O -			
	Enable signal		

- Data input signal
- (•) Clock signal
- Output signal

39. Un utilisateur peut implémenter un circuit logique en utilisant le VHDL. Il a 2 signaux smoke sensor et water level provenant de 2 capteurs. Si chacun de ces signaux est haut alors il doit renvoyer une alarme sur une sortie respectivement au signal de détection. Quel code suivant représente la bonne description VHDL? - Copie

#### **Exact**

```
Choix Choix attendu
                             Réponse
                                                                    Commentaire
              ARCHITECTURE alarm_control OF my_home
              IS
              BEGIN
              PROCESS(smoke_sensor, water_sensor)
              BEGIN
              IF(smoke_sensor = '1') THEN fire_alarm
              = '1';
              ELSE fire_alarm = '0';
              END IF;
              IF(water_sensor =
                                       1,)
                                                THEN
              water_alarm = '1';
              ELSE water alarm = '0';
              END IF;
              END PROCESS;
              END alarm control;
              ARCHITECTURE alarm control
              my home IS
              BEGIN
              PROCESS(smoke_sensor, water_sensor)
```

**BEGIN** 

```
IF(smoke_sensor = '1') THEN fire_alarm
              = '1';
              ELSE fire_alarm = '0';
              END IF;
              IF(water_sensor = '1')
                                                THEN
              water_alarm = '0';
              ELSE water_alarm = '1';
              END IF;
              END PROCESS;
              END alarm_control;
              ARCHITECTURE alarm_control OF my_home
              IS
              BEGIN
              PROCESS(smoke_sensor, water_sensor)
              BEGIN
              IF(smoke_sensor = '1') THEN fire_alarm
              = '0';
              ELSE fire_alarm = '1';
\bigcirc
              END IF;
              IF(water_sensor = '1')
                                                THEN
              water_alarm = '1';
              ELSE water_alarm = '0';
              END IF;
              END PROCESS;
              END alarm_control;
              ARCHITECTURE alarm_control OF my_home
              IS
              BEGIN
              PROCESS(smoke_sensor, water_sensor)
              BEGIN
```

```
IF(smoke_sensor = '0') THEN fire_alarm
= '1';
ELSE fire_alarm = '0';
END IF;
IF(water_sensor = '0') THEN
water_alarm = '1';
ELSE water_alarm = '0';
END IF;
END PROCESS;
END alarm_control;
```

### 40. Quel circuit est décrit ci-dessous? - Copie

#### **Exact**

```
Score: 1/1
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
ENTITY design IS
PORT(a, b, c : in BIT;
x, y : out BIT);
END design;
ARCHITECTURE arch1 OF design IS
COMPONENT xor2 IS
PORT (i1, i2 : IN STD_LOGIC;
o : OUT STD LOGIC);
END COMPONENT;
COMPONENT and 2 IS
PORT(a1, a2 : IN STD_LOGIC;
P : OUT STD_LOGIC);
END COMPONENT;
COMPONENT or 2 IS
PORT(d1, d2 : IN STD_LOGIC;
```

```
r : OUT STD_LOGIC);
END COMPONENT;
SIGNAL s1, s2, s3, s4, s5 : STD_LOGIC;
BEGIN
X1: xor2 PORT MAP(a, b, s1);
X2 : xor2 PORT MAP(s1, c, x);
X3: and2 PORT MAP(a, b, s2);
X4 : and2 PORT MAP(a, c, s3);
X5: and2 PORT MAP(b, c, s4);
X6: or2 PORT MAP(s2, s3, s5);
X7: or2 PORT MAP(s4, s5, y);
END arch1;
```

Choix attendu Réponse Commentaire

- Half adder
- Comparator 2- bits
- Full adder
- Can't be determined

Note : cet exercice est configuré pour ne pas montrer les bonnes réponses.

#### Votre résultat: 40 / 42

Enseignants: Beroulle Vincent | Achard François | Polychronou Nikolaos Foivos | Kchaou Afef Créé avec Chamilo © 2021

×

×

Messagerie (déconnecté)