





d'accueil

- Mes cours
- Agenda perso
- Ma progression
- Réseau social





Fiot Ambroise

Ambroise.Fiot@grenoble-inp.org

• Boîte de réception Mes certificats Quitter

<<









- <u>\text{\text{CE312-CE318}} Architecture matérielle</u>
- Exercices
- Exercices

1 tentatives restantes

Nouvelle tentative

Sauvegardé.



៊ QCM6 CE312 Examen : Résultat

Nom

Fiot Ambroise

Nom d'utilisateur

fiota

Code Officiel

apo-ESISAR

Date de début

Mardi 12 Octobre 2021 à 15:37

Durée

00:29:44

• <u>Page</u>

Votno	Votre résultat: 36 / 44				
1. En	VHDL, I	es instructions concurrentes sont - Cop	oie		
Faux					
Score	:1/3				
Choix	Choix attendu	Réponse	Commentaire		
	-	L'affectation permanente			
V	-	Les instructions WHEN/ELSE et WITH/SELECT			
	-	L'affectation de signal avec un délai (after)			
	-	L'affectation de variable immédiate			
	-	Les instruction IF/THEN/ELSE, CASE/WHEN, WHILE et FOR			
	e boucle l ées? - Co		essous, au total combien d'itérations seront		
Exac	t				
Score	:1/1				
FOR i	IN 0 TO	5 LOOP			
Choix	Choix attendu	Réponse	Commentaire		
0	-	3			
0	-	4			
0	-	5			
•	-	6			
3. S'il	y a plus	d'un processus dans un code VHDL, c	omment ces processus sont-ils exécutés? - Copie		

Faux

Score: 0 / 1

Choix attendu	Réponse	Commentaire
---------------	---------	-------------

-

- ConcurrentlyAccording to sensitivity listSequentially
- 4. Laquelle des réponses ci-dessous utilise une modélisation structurelle? Copie

Faux

Score: 0 / 1

Cho	ix Choix attendu	Réponse	Commentaire
0	-	The structure of circuit	
0	-	Behavior of circuit on different inputs	
0	-	Data flow form input to output	
•	-	Functional structure	

5. Quelle ligne correspond à une détection d'un front montant? - Copie

Exact

Score: 1/1

Choix	Choix attendu	Réponse	Commentaire
0	-	IF (clk'EVENT AND clk = '0')	
•	-	IF (clk'EVENT AND clk = '1')	
0	-	IF (clk'EVENT OR clk = '0')	
0	-	IF (clk'EVENT OR clk = '1')	

6. Laquelle des réponses ci-dessous est la bonne syntaxe pour convertir l'entier p en un nombre signé de 'b' bits (avec le paquetage numeric_std)? - Copie

```
Exact
```

 \odot

Error

```
Score: 1/1
```

```
Choix Choix attendu
                                Réponse
                                                                           Commentaire
\circ
               to_integer_signed(p,b);
0
               to_signed_integer(p,b);
\odot
               to_signed(p,b);
               to_signed_p(b);
7. Quelle sera la valeur de y après l'exécution du code ci-dessous? - Copie
Faux
Score: 0 / 1
Library ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
SIGNAL m : UNSIGNED (3 DOWNTO 0);
SIGNAL n : UNSIGNED (3 DOWNTO ∅);
SIGNAL y : STD_LOGIC_VECTOR (7 DOWNTO 0);
y <= STD_LOGIC_VECTOR ((m+n), 8);</pre>
Choix \frac{Choix}{attendu}
                                Réponse
                                                                           Commentaire
                8- bit STD_LOGIC_VECTOR m+n
               8- bit UNSIGNED m+n
               4- bit STD_LOGIC m+n
```

8. L'ir	nstruction	n generate est généralement associée à une modélisation	Copie
Exac	t		
Score	:1/1		
Choix	Choix attendu	Réponse	Commentaire
0	-	Behavioral	
0	-	Data flow	
•	-	Structural	
0	-	Behavioral and data flow	
9. Le 0	circuit su	ivant - Copie	
Exac	t		
Score	:1/1		
	y IEEE; EEE.STE	D_LOGIC_1164.ALL;	
PORT Q : OU		O IS N STD_LOGIC; LOGIC);	
BEGI	N	RE TITI OF TOTO IS B='1' ELSE Q;	
Choix	Choix attendu	Réponse	Commentaire
0	-	Est synthétisable	
•	-	Est non synthétizable	
0	-	Est séquentiel synchrone	
0	-	Est séquentiel asynchrone	

O - Est analogique

10. La description d'un composant en VHDL est toujours composée - Copie

Exact

Score: 1/1

 Choix attendu
 Réponse
 Commentaire

 ✓ - D'une entité et d'une architecture

 ☐ - D'une entité

 ☐ - D'une architecture

 ☐ D'une entité, d'une architecture et d'une instance

11. Le circuit suivant - Copie

Exact

Score: 2/2

Library IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TOTO IS

PORT (A,B: IN STD LOGIC;

Q:OUT STD_LOGIC);

END TOTO;

ARCHITECTURE TITI OF TOTO IS

BEGIN

PROCESS

BEGIN

WAIT UNTIL RISING EDGE (B);

 $Q \leq A$;

END PROCESS;

END;

Cl	noix Choix attendu	Réponse	Commentaire
V	-	Est synthétisable	
	-	Est combinatoire	
~	-	Est séquentiel synchrone	
	-	Est séquentiel asynchrone	
	-	Est analogique	

12. Il n'y a pas de délais pour les affectations de variables. - Copie

Exact

Choix Choix attendu

Réponse

Commentaire

- True
- O False
- 13. En VHDL, les noms des entités 'xyz' et 'XYZ' sont traitées de la même manière. Copie

Exact

Score: 1/1

Choix attendu

Réponse

Commentaire

- True
- O False
- 14. Une variable y est de type STD_LOGIC_VECTOR sur 4 bits, si vous voulez lui affecter 1001, alors quelle instruction d'affectation faut-il utiliser? Copie

Exact

Score: 1/1

Choix attendu		Réponse	Commentaire
0	v <- "1001"		

- y <= "1001"
- y := "1001"
- y <= '1', '0', '0', '1'
- O y => "1001"
- 15. La valeur de y est initialement 1 et passe à 0 après un cycle delta. Combien de cycles delta (en commençant depuis le début) sera nécessaire pour changer la valeur de z dans le processus donné cidessous?? Copie

Exact

Score	:1/1		
PROCES	SS (y)		
BEGIN			
x <=y;			
z <= N	NOT y;		
END PR	ROCESS		
Choix	Choix attendu	Réponse	Commentaire
0	-	1	
•	-	2	
0	-	3	
0	-	4	
16. Da	ns un re	gistre à décalage PIPO, les sorties sont prises	Copie
Exac	t		
Score	:1/1		
Choix	Choix attendu	Réponse	Commentaire
0	-	Using the Q output of the first flip-flop	
0	-	Using the Q output of the last flip-flop	
0	-	Using the Q output of the second flip-flop	
•	-	Using the Q output of each flip-flop	
17. L'i	instructio	on Generate est une instruction Copie	
Exac	t		
Score	:1/1		
Choix	Choix	Réponse	Commentaire

	attendu				
•	-	Concurrent			
0	-	Sequential			
0	-	Concurrent as well as sequential			
0	-	Process			
18. Un	pilote p	eut être considéré comme c	lu signal Copie		
Faux					
Score :	0/1				
Choix	Choix attendu	Réponse		Commentaire	
0	-	Part			
0	-	Туре			
•	-	Final value			
0	-	Source			
19. Le	circuit s	uivant - Copie			
Exact					
Score :	2/2				
Library IEEE;					
USE IEEE.STD_LOGIC_1164.ALL;					
PORT (T STD_	OIS N STD_LOGIC; LOGIC);			
BEGIN	I ESS (A,E	RE TITI OF TOTO IS			

IF A='1' THEN

```
Q <= B;
END IF;
END PROCESS;
END;
```

Choix Choix	Réponse	Commentaire
attendu	I	0 0 0

- Est synthétisable
- Est combinatoire
- Est séquentiel synchrone
- Est séquentiel asynchrone
- Est analogique

20. Quel paquetage IEEE contient le plus de fonctions de conversion? - Copie

Exact

Score: 1/1

Choix Choix attendu Réponse Commentaire

- std_logic_1164
- std
- std_logic_arith
- numeric_std

21. Le circuit suivant - Copie

Exact

Score: 1/1

Library IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TOTO IS

PORT (A,B: IN STD LOGIC;

Q:OUT STD LOGIC);

END TOTO;


ARCHITECTURE TITI OF TOTO IS

BEGIN

Q <= A WHEN B='1' ELSE Q;

END;

Choix Choix Réponse Commentaire



23. Quelle réponse est correcte pour définir une boucle FOR? - Copie

```
Exact
```

Score: 1/1

```
Choix \frac{Choix}{attendu}
                             Réponse
                                                                     Commentaire
                      :
              label
                                    FOR
                                                LO<sub>O</sub>P
              loop_specification
              sequential_statements;
0
              END LOOP label;
              label : FOR loop_specification
              LOOP
              sequential_statements;
0
              END FOR LOOP;
                      : FOR
                                                LO<sub>O</sub>P
              loop_specification
              sequential_statements;
\bigcirc
              END FOR LOOP;
              label : FOR loop_specification
              LOOP
              sequential_statements;
\odot
              END LOOP label;
24. La liste de sensibilité contient _____ - Copie
Exact
Score: 1/1
Choix Choix attendu
                              Réponse
                                                                     Commentaire
```

0	-	Constants	
•	-	Signals	
0	-	Variables	
0	-	Literals	
25. Un	ie variab	ole est affectée dans un processus, sa nouvelle valeur sera c	disponible Copie
Exact	t		
Score	:1/1		
Choix	Choix attendu	Réponse	Commentaire
0	-	After one delta cycle	
•	-	Immediately	
0	-	At the end of a process	
0	-	At the end of architecture	
26. Po Copie		n-t-on besoin de HDLs malgré l'existence de nombreux lan	gages de programmation? -
Exact	t		
Score	:1/1		
Choix	Choix attendu	Rananga	Commentaire
0	-	Traditional programming languages are complex	
0	-	HDLs are complementary to traditional programming languages to complete the design process	
•	-	Some characteristics of digital hardware couldn't be captured by traditional languages	

0	-	HDLs offer more complexity than traditional programming languages.	
27. Qu	elle est l	a principale utilisation des paramètres génériques? - Cop	ie
Exact			
Score :	1/1		
Choix	Choix attendu	Réponse	Commentaire
0	-	Defining constant type	
0	-	Defining constant type	
•	-	Reusability	
0	-	Using constant type within the entity	
28. Un	e boucle	FOR utilise un index de boucle, le type de cet index est _	Copie
Exact			
Score:	1/1		
Choix	Choix attendu	Réponse	Commentaire
0	-	STD_LOGIC_VECTOR	
0	-	BIT_VECTOR	
•	-	INTEGER	
0	-	REAL	
29. Un composant à 3 ports : 2 entrées a et b et une sortie y. Laquelle des instructions suivantes utilise l'instanciation par position de ce composant? - Copie			
Exact			
Score :	1/1		
Choix	Choix	Réponse	Commentaire

attendu

- LABEL : my_component PORT MAP (I, m, n);
- LABEL: my_component PORT MAP (y, a);
- LABEL: my_component PORT MAP (I => a, m => b, n => y);
- LABEL : my_component PORT MAP(a, b, y>= a);

30. Une variable y est de type STD_LOGIC_VECTOR sur 4 bits, si vous voulez lui affecter 1001, alors quelle instruction d'affectation faut-il utiliser? - Copie

Exact

Score: 1/1

Choix Choix attendu	Réponse	Commentaire
---------------------	---------	-------------

- O y <= "1001"
- y := "1001"
- y <= '1', '0', '0', '1'
- y => "1001"

31. Quelle est la bonne syntaxe de l'instruction CASE? - Copie

Exact

Score: 1/1

Choix Choix attendu	Réponse	Commentaire
~	CASE expression IS	
	WHEN choice_1 =>	
	Sequential_statements;	
	WHEN choice 2 =>	

```
Sequential_statements;
              WHEN OTHERS =>
              Sequential_statements;
              END CASE;
              CASE expression IS
              WHEN choice_1 =>;
              Sequential_statements;
              WHEN choice_2 =>;
              Sequential_statements;
              . . . .
              WHEN OTHERS =>;
              Sequential_statements;
              END CASE;
              CASE expression IS
              IF choice_1 =>
              Sequential_statements;
              ELSIF choice_2 =>
0
              Sequential_statements;
              ELSIF OTHERS =>
              Sequential_statements;
              END CASE;
0
              CASE expression IS
              IF choice_1 =>;
              Sequential_statements;
              ELSIF choice_2 ==>;
              Sequential_statements;
```

```
ELSIF OTHERS =>;
                Sequential_statements;
                END CASE;
32. Quel circuit est implémenté par l'architecture suivante? - Copie
Score: 1/1
ARCHITECTURE my_arch OF my_design IS
WAIT ON clk;
IF(clk = '1') THEN
     y <= x;
END PROCESS;
END my_arch;
Choix \\ \frac{Choix}{attendu}
                                Réponse
                                                                           Commentaire
               Latch
               Inverter
               OR gate
```

33. Quelle est la bonne syntaxe pour la déclaration de l'entité? - Copie

Shift register

Faux

Score: 0 / 1

. . . .

Exact

BEGIN

BEGIN

END IF;

 \odot

PROCESS

```
attendu
             ENTITY entity_name IS
              PORT( signal_names : signal_modes;
•
              signal_names : signal_modes);
              END entity_name;
             ENTITY entity_name
             PORT( signal_names : signal_modes;
0
              signal_names : signal_modes);
             END ENTITY;
             ENTITY entity_name IS
              PORT port_name
                  signal_names : signal_modes
0
              signal_type;
              signal_names :
                                    signal modes
              signal_type);
              END entity_name;
             ENTITY entity_name
              PORT port_name
\bigcirc
              (signal_names : signal_modes;
              signal_names : signal_modes);
              END ENTITY;
```

Réponse

Commentaire

34. Quelle syntaxe est correcte pour une instruction WAIT ON? - Copie

Exact

Score: 1/1

Choix Choix

Choix Choix attendu Réponse Commentaire

- WAIT ON signal_assignments;

37. A c	quoi serv	vent les cycles delta dans les simulations VHDL? - Copie		
0	-	IF		
•	-	WAIT		
0	-	THEN		
0	-	WHEN		
Choix	Choix attendu	Réponse	Commentaire	
Score	: 1 / 1			
Exact	Exact			
36. La boucle FOR n'est pas synthétizable si elle contient une instruction Copie				
•	-	numeric_std		
0	-	std_logic_arith		
0	-	std		
0	-	std_logic_1164		
Choix	Choix attendu	Réponse	Commentaire	
Score	: 1 / 1			
Exact				
		etage IEEE contient le plus de fonctions de conversion? - C	Copie	
0	-	WAIT ON time_expression;		
•	-	WAIT ON signal_list;		
0	-	WAIT ON boolean_condition;		

Faux

END PROCESS

Choix	Choix attendu	Réponse	Commentaire
_		To create delays in simulation	
•	-	To assign values to signals	
0	-	To order some events	
0	-	Evaluate assignment statements	
38. L'o	pérateu	r '&' est l'opérateur Copie	
Exact			
Score :	1/1		
Choix	Choix attendu	Réponse	Commentaire
0	-	Logical AND operator	
0	-	Bitwise AND operator	
0	-	Arithmetic addition operator	
•	-	Concatenation operator	
39. La valeur de y est initialement 1 et passe à 0 après un cycle delta. Combien de cycles delta (en commençant depuis le début) sera nécessaire pour changer la valeur de z dans le processus donné ci- dessous?? - Copie			
Exact			
Score :	1/1		
PROCESS	5 (y)		
BEGIN			
x <=y;			
z <= N0	OT y;		

Choix a	Choix attendu	Réponse	Commentaire	
0 -	1			
⊙ -	2			
O -	. 3			
O -	. 4			

40. Laquelle des réponses est la syntaxe correcte pour instancier un composant? - Copie

Exact

Score: 1/1

Choix	Choix attendu	Réponse	Commentaire
0	-	<pre>instantiate : component_name PORT MAP (port_list);</pre>	
0	-	label : instantiate COMPONENT PORT MAP (port_list);	
•	-	label : component_name PORT MAP (port_list);	
0	-	label : instantiate component_name PORT MAP (port_list)	

Note: cet exercice est configuré pour ne pas montrer les bonnes réponses.

Votre résultat: 36 / 44

Retour à la page d'accueil

Enseignants : Beroulle Vincent | Achard François | Polychronou Nikolaos Foivos | Kchaou Afef

Créé avec Chamilo © 2021

×

×

