



• Page

d'accueil

- Mes cours
- Agenda perso
- Ma progression
- Réseau social





D'Hordain Eva

Eva.D-Hordain@grenoble-inp.org

• Boîte de réception Mes certificats Quitter

<<



- <u>\text{\text{CE312-CE318 Architecture matérielle}}</u>
- Exercices
- Exercices

Sauvegardé.



QCM6 CE312 Examen : Résultat

Nom

D'Hordain Eva

Nom d'utilisateur

dhordaie

Code Officiel

apo-ESISAR

Date de début

Jeudi 14 Octobre 2021 à 18:23

Durée

00:42:09

Votre résultat: 39 / 42

1. Laquelle des réponses ci-dessous est la bonne syntaxe pour convertir l'entier p en un nombre signé de 'b' bits (avec le paquetage numeric std)? - Copie

\mathbf{E}	X	a	c	1

Score: 1/1

Choix attendu	RANNSA	Commentaire
O -	to_integer_signed(p,b);	
O -	to_signed_integer(p,b);	
	to_signed(p,b);	
O -	to signed p(b):	

2. Avec un reset asynchrone, le reset est actif indépendamment de ______ - Copie

Exact

Score: 1/1

Choix attend	1	Réponse	Commentaire
○ -	Enable signal		
O -	Data input signal		

Output signal

Clock signal

3. Le circuit suivant - Copie

Exact

Score: 2/2

Library IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TOTO IS

```
PORT (A,B: IN STD_LOGIC;
Q: OUT STD_LOGIC);
END TOTO;

ARCHITECTURE TITI OF TOTO IS
BEGIN
PROCESS
BEGIN
WAIT UNTIL RISING_EDGE (B);
Q <= A;
END PROCESS;
END;
```

Choix	Choix attendu	Réponse	Commentaire
~	_	Est synthétisable	
1	-	Est combinatoire	
~	-	Est séquentiel synchrone	
	-	Est séquentiel asynchrone	
3	_	Est analogique	

4. Quelle fonction logique est décrite dans le code ci-dessous? - Copie

Exact

0

AND

```
Score: 1/1
ARCHITECTURE my_func OF my_logic IS
begin
process(a, b, y)
begin
IF(a = (0) and b = (0)) THEN
    y <= '0';
ELSIF (a = '1' and b= '1') THEN
     y<= '0';
ELSE y <= '1';
END if;
END process;
END my_func;
Choix \frac{Choix}{attendu}
                               Réponse
                                                                        Commentaire
```

- XOR
- OR -
- O XNOR

5. Quel registre est utilisé dans le code suivant? - Copie

Exact

```
Score: 1/1
library ieee;
use ieee.std_logic_1164.all;
entity shift_siso is
port (Clock, Sin : in std_logic;
Sout : out std_logic);
end shift_siso;
architecture behav of shift_siso is
signal temp: std_logic_vector(7 downto 0);
begin
process (Clock)
begin
if (Clock'event and Clock='1') then
for i in 0 to 6 loop
temp(i+1) <= temp(i);
end loop;
temp(₀) <= Sin;
end if ;
end process;
Sout <= temp(7);</pre>
end behav;
```

Choix attendu

Réponse

Commentaire

14/10/2021	19:05 -	Grenoble INP - Chamilo - CE312- CE318 - Architecture Serial in serial out	e matérielle - Exercices
0	-	Serial in parallel out	
0	-	Parallel in parallel out	
0	-	Parallel in serial out	
6. La	modélisa	tion stucturelle est similaire à Copie	
Exac	t		
Score	:1/1		
Choix	Choix attendu	Réponse	Commentaire
0	-	Boolean relations of the circuit	
•	-	Schematic block diagram of the circuit	
0	-	Timing relations of the circuit	
0	-	Components of the circuit	
7. L'ir	structio	n WAIT FOR est utile uniquement pour Cop	ie
Exac	t		
Score	:1/1		
Choix	Choix attendu	Réponse	Commentaire
0	-	Synthesis	
•	-	Simulation	
0	-	Gate level implementation	

8. Quel est intérêt des Generics en VHDL? - Copie

Optimization

0

Faux

Score: 0 / 1

Choix	Choix attendu	Réponse	Commentaire
0	-	To turn on and off the drivers	
0	-	To pass information to the entity	
•	-	To describe architecture	
0	-	To divide code into small processes	

9. Quelle est la bonne syntaxe de l'instruction CASE? - Copie

Exact

```
Choix \frac{Choix}{attendu}
                              Réponse
                                                                       Commentaire
              CASE expression IS
              WHEN choice_1 =>
              Sequential_statements;
              WHEN choice_2 =>
(
              Sequential_statements;
              WHEN OTHERS =>
              Sequential_statements;
              END CASE;
              CASE expression IS
              WHEN choice_1 =>;
              Sequential_statements;
              WHEN choice_2 =>;
              Sequential_statements;
```

```
WHEN OTHERS =>;
Sequential_statements;
END CASE;
CASE expression IS
IF choice 1 =>
Sequential_statements;
ELSIF choice_2 =>
Sequential_statements;
ELSIF OTHERS =>
Sequential_statements;
END CASE;
CASE expression IS
IF choice_1 =>;
Sequential_statements;
ELSIF choice_2 ==>;
Sequential_statements;
. . . .
ELSIF OTHERS =>;
Sequential statements;
END CASE;
```

10. S'il y a plus d'un processus dans un code VHDL, comment ces processus sont-ils exécutés? - Copie

Exact

Score: 1/1

Choix Choix attendu Réponse Commentaire

One after the other

②	-	Concurrently	
0	-	According to sensitivity list	
0	-	Sequentially	
11. Q	uand un	signal est affecté dans un processus, alors sa valeur est m	ise à jour Copie
Exac	et		
Score	:1/1		
Choi	Choix attend		Commentaire
0	-	Immediately	
0	-	After tow delta cycles	
③	-	At the end of the corresponding process	
0	-	At the end of architecture	
12. Q	uelle est	la signification de VHDL? - Copie	
Exac	:t		
Score	:1/1		
Choi	Choix attend		Commentaire
0	-	Verilog Hardware Description Language	
0	-	Very High speed Description Language	
0	-	Variable Hardware Description Language	

Very high speed Hardware Description

Language

(

Commentaire

13. Le code structurel d'un additionneur sur 4 bits est donné ci-dessous. Si on veut convertir ce composant en additionneur sur 8 bits que faut-il changer? - Copie

Exact

```
Score: 1/1
```

```
COMPONENT adder IS

GENERIC (n : INTEGER := 3);

PORT(input : IN BIT_VECTOR(n DOWNTO 0);

output : OUT BIT_VECTOR(n DOWNTO 0));

END COMPONENT;
```

Choix	Choix attendu	1	Réponse
•	-	n	
0	-	input	
0	-	output	

14. Quelle sera la valeur de Z dans le code ci-dessous? - Copie

Exact

a <= **4**;

b <= 5;

```
Score: 1/1
ENTITY case_1 IS
Port (a, b, c, y : IN INTEGER range 0 TO 31
z : OUT INTEGER range 0 TO 31)
ARCHITECTURE example OF case_1 IS
BEGIN
y <= 2;</pre>
```

component

```
14/10/2021 19:05
                                         Grenoble INP - Chamilo - CE312- CE318 - Architecture matérielle - Exercices
 c <=6;
 PROCESS(a, b, c, y)
 BEGIN
 CASE y+1 IS
 WHEN 1 =>
 z <= a;
 WHEN 2 =>
 z <= b;
 WHEN 3 =>
 z <= c;
 WHEN OTHERS =>
 Z <= 0;
 END CASE;
 END PROCESS;
 END example;
  Choix \frac{Choix}{attendu}
                                      Réponse
                                                                                      Commentaire
                   2
                   4
  (
                   6
 15. Quelle est la bonne syntaxe pour la déclaration de l'entité? - Copie
 Exact
 Score: 1/1
  Choix \begin{tabular}{l} Choix \\ attendu \end{tabular}
                                                                                      Commentaire
                                      Réponse
  0
                   ENTITY entity_name IS
```

PORT(signal_names : signal_modes;

```
signal_names : signal_modes);
             END entity_name;
             ENTITY entity_name
             PORT( signal_names : signal_modes;
             signal_names : signal_modes);
             END ENTITY;
             ENTITY entity name IS
             PORT port_name
                  signal_names : signal_modes
(0)
             signal_type;
             signal_names
                                signal_modes
             signal_type);
             END entity_name;
             ENTITY entity_name
             PORT port_name
0
             (signal_names : signal_modes;
             signal_names : signal_modes);
             END ENTITY;
```

16. Quelle sera la valeur de y après l'exécution du code ci-dessous? - Copie

Exact

```
Score: 1/1
Library ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
SIGNAL m : UNSIGNED (3 DOWNTO ∅);
SIGNAL n : UNSIGNED (3 DOWNTO ∅);
SIGNAL y : STD_LOGIC_VECTOR (7 DOWNTO 0);
```

```
y <= STD_LOGIC_VECTOR ((m+n), 8);</pre>
```

Choix	Choix attendu	Réponse	Commentaire
③	-	8- bit STD_LOGIC_VECTOR m+n	
0	_	8- bit UNSIGNED m+n	
0	-	4- bit STD_LOGIC m+n	
0	_	Error	

17. La valeur de y est initialement 1 et passe à 0 après un cycle delta. Combien de cycles delta (en commençant depuis le début) sera nécessaire pour changer la valeur de z dans le processus donné cidessous?? - Copie

Exact

Score: 1/1

PROCESS (y)

BEGIN

x <=y;

 $z \leftarrow NOT y$;

END PROCESS

Choix attendu		Réponse	Commentaire
O -	1		
	2		
O -	3		
O -	4		

18. Laquelle des réponses suivantes ne peut pas être implémentée avec des instructions concurrentes seulement? - Copie

Exact

14/10/2021 19:05

Score: 1/1

Choi	Choix attend	u	Réponse	Commentaire
0	-	Multiplexer		
0	-	Decoder		
0	-	Adder		
③	-	Counter		

19. Un UNSIGNED est toujours positif ou nul. - Copie

Exact

Score: 1/1

Choix Choix attend	1	Réponse	Commentaire
⊛ -	True		
O -	False		

20. Un processus contient - Copie

Exact

Choix	Choix attendu	Réponse	Commentaire
0	-	toujours une instruction WAIT.	
0	-	toujours une liste de sensibilité.	
0	-	obligatoirement soit une ou plusieurs instructions WAIT, soit une liste de sensibilité, soit les deux.	
0	-	toujours une liste de sensibilité et éventuellement une ou plusieurs instructions WAIT.	

obligatoirement soit une instruction (WAIT, soit une liste de sensibilité, mais jamais les deux.

21. Le circuit suivant - Copie

Exact

Score: 2 / 2

Library IEEE;

USE IEEE.STD LOGIC 1164.ALL;

ENTITY TOTO IS

PORT (A,B: IN STD_LOGIC;

Q:OUT STD LOGIC);

END TOTO;

ARCHITECTURE TITI OF TOTO IS

BEGIN

PROCESS

BEGIN

WAIT UNTIL RISING_EDGE (B);

 $Q \leq A$;

END PROCESS;

END;

Choix	Choix attendu	Réponse	Commentaire
~	_	Est synthétisable	
(A)	-	Est combinatoire	
~	-	Est séquentiel synchrone	
(A)	-	Est séquentiel asynchrone	
	_	Est analogique	

22. A quoi servent les cycles delta dans les simulations VHDL? - Copie

Exact

Score: 1/1

Choix	Choix attendu	Réponse	Commentaire
0	_	To create delays in simulation	
0	_	To assign values to signals	

(

To order some events

0 Evaluate assignment statements

23. Quelle est la syntaxe correcte pour instancier un paramètre générique? - Copie

Exact

Score: 1/1

Choix	Choix attendu	Réponse	Commentaire
⊚	-	label : component_name GENERIC MAP(parameter_list) PORT MAP(port_list);	
0	-	label : component_name GENERIC MAP(parameter_list);	
0	-	label : parameter_name GENERIC MAP(parameter_list) PORT MAP(port_list);	
0	-	label : parameter_name GENERIC MAP(parameter_list) PORT MAP(port_list);	

24. L'instruction generate est généralement associée à une modélisation ______. - Copie

Exact

Score: 1/1

Choix

Choix attendu		attendu	Réponse	Commentaire		
	0	-	Behavioral			
	0	-	Data flow			
	•	-	Structural			
	0	_	Behavioral and data flow			

25. Un composant à 3 ports : 2 entrées a et b et une sortie y. Laquelle des instructions suivantes utilise l'instanciation par position de ce composant? - Copie

Exact

~		4	,	4
Score	•		1	
SCUIC	•		/	

Choix	Choix attendu	Réponse	Commentaire
•	-	LABEL : my_component PORT MAP (I, m, n);	
0	-	LABEL : my_component PORT MAP (y, a);	
0	-	LABEL: my_component PORT MAP (I => a, m => b, n => y);	
0	-	LABEL : my_component PORT MAP(a, b, y>= a);	

26. La boucle FOR n'est pas synthétizable si elle contient une instruction _____. - Copie

Exact

Score: 1/1

Choix	Choix attendu	ı	Réponse	Commentaire
0	-	WHEN		
0	-	THEN		
•	-	WAIT		
0	_	IF		

27. L'instruction generate est généralement associée à une modélisation ______. - Copie

Exact

Choix Choix attendu	l	Réponse	Commentaire
O -	Behavioral		
O -			

Data flow

- (Structural
- Behavioral and data flow

28. Laquelle des réponses ci-dessous est la bonne syntaxe pour convertir l'entier p en un nombre signé de 'b' bits (avec le paquetage numeric_std)? - Copie

Exact

Score: 1/1

Choix Choi	Ranansa	Commentaire
O -	to_integer_signed(p,b);	
O -	to_signed_integer(p,b);	
⊙ -	to_signed(p,b);	
O -	to_signed_p(b);	

29. Quelle est la brique de base de la modélisation structurelle? - Copie

Faux

Score: 0 / 1

Choix Choi		Commentaire
⊛ -	Process	
O -	Component declaration	
O -	Component instantiation	
O -	Block	

30. Quelle est la bonne méthode pour déclarer un signal x de type SIGNED comme une entrée dans un entité? - Copie

Exact

Score: 1/1

Choix	Choix attendu	Réponse	Commentaire
0	-	SIGNAL x : IN SIGNED;	
0	-	SIGNAL x : SIGNED;	
•	-	SIGNAL x : IN SIGNED (7 DOWNTO 0);	
0	-	SIGNAL x : IN SIGNED_VECTOR (7 DOWNTO 0);	

31. Si a et b sont des entrées de type STD_LOGIC_VECTOR, alors l'instruction correcte est - Copie

Exact

Score: 1/1

Choix attendu		: u	Réponse	Commentaire	
	0	-	x <= a.b		
	③	-	x <= a OR b		
	0	-	x <= a + b		
	0	-	x <= a && b		

32. Quel est le défaut de l'instruction IF? - Copie

Exact

Choix Choix attendu	Réponse	Commentaire
● -	Overlapping of conditions	
O -	No default value	

0	-	The condition can be Boolean	only	
0	-	Restriction on number of ELSE	statement	
33. Av	ec un res	et synchrone, le reset est a	ctif en fonction de Copie	
Exac	t			
Score	:1/1			
Choix	Choix attendu	Réponse	Commentaire	
0	-	Enable signal		
0	-	Data input signal		
•	-	Clock signal		
0	-	Output signal		
34. Dans un registre SISO, la donnée de est observée par le circuit Copie				
Faux				
Score	: 0 / 1			
Choix	Choix attendu	Réponse	Commentaire	
②	-	Last flip-flop		
0	-	First flip-flop		
0	-	All flip-flops		
0	-	No flip-flop		
35. Le circuit suivant - Copie				
	Exact			

```
Library IEEE;
USE IEEE.STD LOGIC 1164.ALL;
ENTITY TOTO IS
PORT (A,B: IN STD_LOGIC;
Q: OUT STD LOGIC);
END TOTO;
ARCHITECTURE TITI OF TOTO IS
BEGIN
Q \leq A \text{ WHEN B='1' ELSE } Q;
END;
```

Choix Choix attendu	Réponse	Commentaire
---------------------	---------	-------------

- 0 Est synthétisable
- Est non synthétizable
- Est séquentiel synchrone
- Est séquentiel asynchrone
- Est analogique

36. Quel circuit est décrit ci-dessous? - Copie

Exact

```
Score: 1/1
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
ENTITY design IS
PORT(a, b, c : in BIT;
x, y : out BIT);
END design;
ARCHITECTURE arch1 OF design IS
COMPONENT xor2 IS
PORT (i1, i2 : IN STD_LOGIC;
o : OUT STD_LOGIC);
```

```
END COMPONENT;
COMPONENT and 2 IS
PORT(a1, a2 : IN STD_LOGIC;
P : OUT STD_LOGIC);
END COMPONENT;
COMPONENT or2 IS
PORT(d1, d2 : IN STD LOGIC;
r : OUT STD_LOGIC);
END COMPONENT;
SIGNAL s1, s2, s3, s4, s5 : STD LOGIC;
BEGIN
X1: xor2 PORT MAP(a, b, s1);
X2 : xor2 PORT MAP(s1, c, x);
X3: and2 PORT MAP(a, b, s2);
X4: and2 PORT MAP(a, c, s3);
X5: and2 PORT MAP(b, c, s4);
X6: or2 PORT MAP(s2, s3, s5);
X7: or2 PORT MAP(s4, s5, y);
END arch1;
 \begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array} 
                                 Réponse
                                                                             Commentaire
                Half adder
                Comparator 2- bits
⊚
                Full adder
                Can't be determined
```

37. Une boucle FOR est initialisée comme indiqué ci-dessous, au total combien d'itérations seront réalisées? - Copie

Exact

14/10/2021 19:05

```
Score: 1/1
```

```
FOR i IN 0 TO 5 LOOP
```

Choix Choix attendu	Réponse	Commentaire	
O - 3			
O - 4			
O - 5			
6			

38. Un code RTL est la combinaison de circuits combinatoires et séquentiels. - Copie

Exact

Score: 1/1

Choix at	Choix ttendu	Réponse	Commentaire
	True		
O -	False		

39. Avec le code ci-dessous quel circuit sera conçu? - Copie

Exact

```
Score: 1/1
```

```
SIGNAL x : IN BIT;
SIGNAL y : OUT BIT;
SIGNAL clk : IN BIT;
PROCESS (clk)
BEGIN
IF (clk'EVENT and clk = '1')
     y \ll x;
```

END PROCESS

Choix	Choix attendu		Réponse	Commentaire
0	-	Buffer		
0	-	Latch		
•	-	Flip flop		
0	-	Shift Register		
40. Un	process	us combinatoire	doit avoir tous les signaux	dans sa liste de sensibilité Copie
Exact				
Score :	1/1			
Choix	Choix attendu		Réponse	Commentaire
②	-	Input		
0	-	Output		
0	-	Declared		
0	-	Used		
Note:	cet exerc	ice est configuré	pour ne pas montrer les bonnes réponse	s.
Votre résultat: 39 / 42				
Retour à la page d'accueil Enseignants : Beroulle Vincent Achard François Polychronou Nikolaos Foivos Kchaou Afef Créé avec Chamilo © 2021 x				
×				
Messag	Messagerie (déconnecté)			