



• Page

#### d'accueil

- Mes cours
- Agenda perso
- Ma progression
- Réseau social



Valette Leo

Leo. Valette 1@grenoble-inp.org

Boîte de réception Mes certificats Quitter

<<



- <u>CE312- CE318 Architecture matérielle</u>
- **Exercices**
- Exercices

#### 1 tentatives restantes

#### Nouvelle tentative

Sauvegardé.



# **QCM6 CE312 Examen : Résultat**

Nom

Valette Leo

Nom d'utilisateur

valettel

Code Officiel

apo-ESISAR

Date de début

Vendredi 15 Octobre 2021 à 18:52

Durée

00:40:45

#### Votre résultat: 42 / 45

# 1. Quelle est la bonne syntaxe pour la déclaration d'un processus? - Copie

#### **Exact**

```
Choix \frac{Choix}{attendu}
                             Réponse
                                                                     Commentaire
              {Label :} PROCESS
              {process_declaration_part};
              sensitivity list;
              BEGIN
              sequential_statements;
              END PROCESS {Label};
              PROCESS {sensitivity_list}
              {process_declaration_part}
0
              BEGIN
              sequential_statements;
              END PROCESS {Label};
              {Label :} PROCESS
              {process_declaration_part}
              BEGIN
              sensitivity_list;
              sequential_statements;
              END PROCESS;
(0)
              {Label
                                            PROCESS
                                :}
              {sensitivity_list}
              {process_declaration_part}
              BEGIN
              sequential statements;
```

END PROCESS {Label};

#### 2. Le circuit suivant - Copie

#### **Exact**

Score: 1/1

Library IEEE;

USE IEEE.STD\_LOGIC\_1164.ALL;

**ENTITY TOTO IS** 

PORT (A,B: IN STD\_LOGIC; Q: OUT STD\_LOGIC);

END TOTO;

ARCHITECTURE TITI OF TOTO IS

**BEGIN** 

Q <= A WHEN B='1' ELSE NOT A;

END;

Choix Choix attendu	Réponse	Commentaire
---------------------	---------	-------------

- Est synthétisable
- Est combinatoire
- Est séquentiel synchrone
- Est séquentiel asynchrone
- Est analogique

#### 3. Quelle porte logique le code suivant représente-t-il? - Copie

#### **Exact**

**Score**: 1/1

WITH ab SELECT

y <= 1 WHEN "11"; WHEN OTHERS;

Choix attendu	Réponse	Commentaire
---------------	---------	-------------

- And gate
- Or gate
- Not gate
- O -

Nand gate

# 4. Le circuit suivant - Copie

#### **Exact**

**Score: 2/2** 

Library IEEE;

USE IEEE.STD\_LOGIC\_1164.ALL;

**ENTITY TOTO IS** 

PORT (A,B: IN STD LOGIC;

Q:OUT STD\_LOGIC);

END TOTO;

ARCHITECTURE TITI OF TOTO IS

**BEGIN** 

PROCESS (A,B)

**BEGIN** 

IF A='1' THEN

 $Q \leq B$ ;

END IF;

END PROCESS;

END;

Choix attendu	Réponse	Commentaire
---------------	---------	-------------

- Est synthétisable
- Est combinatoire
- Est séquentiel synchrone
- Est séquentiel asynchrone
- Est analogique

#### 5. Quel est l'effet de la liste de sensibilité sur un processus? - Copie

#### **Exact**

**Score: 1/1** 

Choix	Choix attendu	Réponse	Commentaire
•	-	Process executes when any of the signal in sensitivity list changes	
0	-	Process executes sequentially when sensitivity list is specified	
0	_		

If there is no sensitivity list, then the process

will not execute

Helps in simulation

# 6. L'instruction Generate est une instruction \_\_\_\_\_. - Copie

#### **Exact**

**Score**: 1/1

Choix	Choix attendu	Réponse	Commentaire
<b>()</b>	-	Concurrent	
0	-	Sequential	
0	-	Concurrent as well as sequential	
0	-	Process	

# 7. Les types SIGNED et UNSIGNED sont définis dans quel paquetage? - Copie

#### **Exact**

**Score: 1/1** 

Choix	Choix attendu	Réponse	Commentaire
0	-	std_logic_1164 package	
0	-	std_logic package	
<b>⊙</b>	-	numeric_std package	
0	_	standard package	

# 8. Quelle ligne correspond à une détection d'un front montant? - Copie

#### **Exact**

Choix	Choix attendu	Réponse	Con	mmentaire
0	-	IF (clk'EVENT AND clk = '0')		
<b>③</b>	-	IF (clk'EVENT AND clk = '1')		
0	-	IF (clk'EVENT OR clk = '0')		
0	-	IF (clk'EVENT OR clk = '1')		

#### 9. Le circuit suivant - Copie

#### **Exact**

**Score**: 2 / 2

Library IEEE;

USE IEEE.STD\_LOGIC\_1164.ALL;

ENTITY TOTO IS PORT ( A,B : IN STD\_LOGIC; Q : OUT STD\_LOGIC); END TOTO;

ARCHITECTURE TITI OF TOTO IS

**BEGIN** 

PROCESS (A,B)

**BEGIN** 

IF A='1' THEN

 $Q \leq B$ ;

ELSE

 $Q \le '0';$ 

END IF;

END PROCESS;

END;

Choix	Choix attendu	Réponse
<b>~</b>	-	Est synthétisable
~	-	Est combinatoire
(a)	-	Est séquentiel synchrone
	_	Est séquentiel asynchrone

Est analogique

10. Un processus a une partie déclaration. - Copie

#### **Exact**

**Commentaire** 

15/10/2021 19:33

```
\begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array}
                                             Réponse
                                                                                                         Commentaire
                      True
                      False
11. Lequel des codes suivants est juste? - Copie
Exact
```

```
Score: 1/1
\begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array}
                                                                     Commentaire
                              Réponse
              label : FOR n IN 7 DOWNTO ∅
              GENERATE
(
              concurrent_statement;
              END GENERATE;
              label : FOR n IN 7 DOWNTO 0
              GENERATE
              declarations;
0
              concurrent_statement;
              END GENERATE;
              label : FOR n IN 7 DOWNTO 0
              GENERATE
              begin
              declarations;
              concurrent_statement;
              END GENERATE;
              label : FOR n IN 7 DOWNTO 0
              GENERATE
              begin
              concurrent statement;
```

#### END GENERATE label;

# 12. Laquelle des réponses ci-dessous correspond à une mauvaise déclaration d'un nouveau type de donnée. - Copie

#### **Exact**

**Score: 1/1** 

Choix	Choix attendu	Réponse	Commentaire
0	-	TYPE my_logic IS RANGE 0 to 100;	
0	-	TYPE my_logic IS ('0', '1', '2');	
0	-	TYPE my_logic IS ARRAY (0 TO 3) OF BIT;	
<ul><li>•</li></ul>	-	TYPE my_logic IS <0 TO 20 >	

# 13. Dans les affectations concurrentes l'ordre des instructions n'importe pas. - Copie

#### **Exact**

**Score**: 1/1

Choix attendu		Réponse	Commentaire	
	True			
O -	False			

#### 14. En VHDL, les instructions séquentielles sont - Copie

#### **Exact**

**Score: 3/3** 

Choix	Choix attendu	Réponse	Commentaire
0.0	-	L'affectation concurrente	
	-	Les instructions WHEN/ELSE et WITH/SELECT	
~	-	L'affectation séquentielle	
~	-	L'affectation de variable immédiate	

Les instruction IF/THEN/ELSE, CASE/WHEN, WHILE et FOR

# 15. Si aucun signal dans la liste de sensibilité change, alors combien de fois le processus sera exécuté? - Copie

#### **Faux**

Score: 0 / 1

Choix attendu		Réponse	Commentaire
O -	3		
O -	2		
O -	1		
	Infinity		

# 16. S'il y a plus d'un processus dans un code VHDL, comment ces processus sont-ils exécutés? - Copie

#### **Exact**

**Score: 1/1** 

Choix attendu	Réponse	Commentaire
O -	One after the other	
	Concurrently	
O -	According to sensitivity list	
O -	Sequentially	

# 17. Quelle ligne correspond à une détection d'un front montant? - Copie

#### **Exact**

Choix Choix attendu	Réponse	Commentaire
---------------------	---------	-------------

- IF (clk'EVENT AND clk = '0')
- ( IF (clk'EVENT AND clk = '1')
- IF (clk'EVENT OR clk = '0')
- IF (clk'EVENT OR clk = '1')

# 18. Quand un signal est affecté dans un processus, alors sa valeur est mise à jour \_\_\_\_\_ - Copie

#### **Faux**

Score: 0 / 1

Choix attendu	Réponse	Commentaire

- Immediately
- After tow delta cycles
- At the end of the corresponding process
- At the end of architecture

#### 19. Quel circuit est décrit? - Copie

#### **Exact**

```
Score: 1/1
```

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
ENTITY my_func IS
PORT(x, a, b : IN std_logic;
q : OUT std_logic);
END my_func;
ARCHITECTURE behavior OF my_func IS
SIGNAL s : INTEGER;
```

```
WITH s SELECT
   q <= a AFTER 10 ns WHEN 0;
   b AFTER 10 ns WHEN 1;
s \le 0 WHEN x = 0 ELSE
1 WHEN x = '1';
END behavior;
 \begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array} 
                                   Réponse
                                                                                 Commentaire
                 AND gate
                 OR gate
                 MUX 2:1
                 DEMUX 1:2
20. L'instruction Generate est une instruction ______. - Copie
Exact
Score: 1/1
Choix \frac{Choix}{attendu}
                                   Réponse
                                                                                 Commentaire
                 Concurrent
                 Sequential
                 Concurrent as well as sequential
                 Process
21. Quelle est la bonne déclaration de la bibliothèque et et du paquetage? - Copie
```

**Exact** 

**Score**: 1/1

Choix Choix Réponse **Commentaire**  attendu

```
LIBRARY library_name;
0
              USE package_name.parts;
              LIBRARY package_name.parts;
0
              LIBRARY library_name;
              USE library_name;
              LIBRARY
              library_name.package_name.parts
              LIBRARY library_name;
(
              USE library_name.package_name.parts;
```

#### 22. Le circuit suivant - Copie

#### **Exact**

**Score**: 1/1

Library IEEE; USE IEEE.STD\_LOGIC\_1164.ALL;

**ENTITY TOTO IS** PORT (A,B: IN STD LOGIC; Q:OUT STD LOGIC); END TOTO;

ARCHITECTURE TITI OF TOTO IS **BEGIN** Q <= A WHEN B='1' ELSE Q; END;

Choix	Choix attendu	Réponse	Commentaire
0	-	Est synthétisable	
<b>⊙</b>	-	Est non synthétizable	
0	_	Est séquentiel synchrone	
0	_	Est séquentiel asynchrone	

Est analogique

23. La liste de sensibilité contient \_\_\_\_\_\_ - Copie

**Exact** 

**Score: 1/1** 

 $Choix \\ \frac{Choix}{attendu}$ Réponse Commentaire

- Constants
- Signals
- Variables
- Literals

#### 24. Avec le code ci-dessous quel circuit sera conçu? - Copie

#### **Exact**

```
Score: 1/1
```

```
SIGNAL x : IN BIT;
SIGNAL y : OUT BIT;
SIGNAL clk : IN BIT;
PROCESS (clk)
BEGIN
IF (clk'EVENT and clk = '1')
     y <= x;
```

**END PROCESS** 

Choix attendu		Réponse	Commentaire
O -	Buffer		

- Latch
- (

Flip flop

0 Shift Register

# 25. Pourquoi a-t-on besoin de HDLs malgré l'existence de nombreux langages de programmation? -Copie

#### **Exact**

**Score: 1/1** 

Choix Choix attendu	Réponse	Commentaire
O -	Traditional programming languages are complex	
© -	HDLs are complementary to traditional programming languages to complete the design process	
⊚ -	Some characteristics of digital hardware couldn't be captured by traditional languages	
O -	HDLs offer more complexity than traditional programming languages.	

# 26. Pour les instructions concurrentes, quelle réponse ci-dessous est vraie? - Copie

# Exact

Choix	Choix attendu	Réponse	Commentaire
0	-	The statement is executed once	
0	-	The statement is executed twice	
0	-	The value of left operand is assigned to right operand	
•	-	The statement is executed as many times as the value changes	

#### 27. Sur quel aspect, les HDLs diffèrent des langages de programmation? - Copie

#### **Exact**

**Score**: 1/1

Choix	Choix attendu	Réponse	Commentaire
0	-	No aspect; both are same	
•	-	HDLs describe hardware rather than executing a program on a computer	
0	-	HDLs describe software and not hardware	
0	-	Other computer programming languages have more complexity	

# 28. Quel est l'effet de la liste de sensibilité sur un processus? - Copie

#### **Exact**

**Score**: 1/1

Choix Choix attendu	Réponse	Commentaire
	Process executes when any of the signal in sensitivity list changes	
O -	Process executes sequentially when sensitivity list is specified	
O -	If there is no sensitivity list, then the process will not execute	
O -	Helps in simulation	

# 29. En VHDL, les instructions concurrentes sont - Copie

### **Exact**

**Score**: 3 / 3

Choix Choix Réponse **Commentaire** 

#### attendu

- ~ L'affectation permanente
- Les instructions WHEN/ELSE et ~
- WITH/SELECT
- L'affectation de signal avec un délai ~ (after...)
- L'affectation de variable immédiate
- Les instruction IF/THEN/ELSE, CASE/WHEN, WHILE et FOR

#### 30. La description d'une entité contient toujours - Copie

#### **Exact**

**Score**: 1/1

Choix	Choix attendu	Réponse	Commentaire
<b>③</b>	-	La déclaration des ports contenant la liste des signaux en entrée et en sortie	
0	-	La déclaration des signaux internes et des signaux en entrée et en sortie	
0	-	La déclaration des composants utilisés	
0	-	Les descriptions de processus, d' instances de composants et d'instructions concurrentes	

#### 31. Dans quelle partie du code VHDL les paramètres génériques sont-ils déclarés? - Copie

#### **Exact**

Choix	Choix attendu	Réponse	Commentaire
0	-	Package declaration	
•	-	Entity	
0	-	Architecture	
0	-	Configurations	

# 32. Quelle réponse suivante donne la bonne syntaxe d'une déclaration d'architecture et de sa définition? - Copie

#### **Exact**

```
Choix \frac{Choix}{attendu}
                                                                        Commentaire
                               Réponse
               ARCHITECTURE
                                architecture_type
                                                     OF
               entity_name IS
               Declarations_for_architecture;
               BEGIN
               Code;
               . . . .
               END architecture_name;
                                architecture_name
                                                     OF
               ARCHITECTURE
               entity_name IS
               BEGIN
               Declarations_for_architecture;
               Code;
               . . . .
               END architecture_name;
               ARCHITECTURE
                                architecture_type
               entity_name IS
               BEGIN
               Declarations_for_architecture;
0
               Code;
               END architecture_type;
(0)
               ARCHITECTURE
                                architecture_name
               entity_name IS
```

Declarations\_for\_architecture

BEGIN

Code;

. . . .

END architecture\_name;

#### 33. Que signifie RTL? - Copie

#### **Exact**

**Score**: 1/1

Choix	Choix attendu	Réponse	Commentaire
0	-	Register transfer language	
0	-	Register transfer logic	
<ul><li>O</li></ul>	-	Register transfer level	
0	-	Resistor-transistor logic	

#### 34. Un processus a une partie déclaration. - Copie

#### **Exact**

**Score**: 1/1

Choix Choix attendu	u	Réponse	Commentaire	
⊚ -	True			
O -	False			

# 35. Un composant à 3 ports : 2 entrées a et b et une sortie y. Laquelle des instructions suivantes utilise l'instanciation par position de ce composant? - Copie

#### **Exact**

Choix	Choix attendu	Réponse	Commentaire
<b>③</b>	-	LABEL : my_component PORT MAP (I, m, n);	
0	_	LABEL : my_component PORT MAP (y, a);	
0	-	LABEL: my_component PORT MAP (I => a, m => b, n => y);	
0	-	LABEL : my_component PORT MAP(a, b, y>= a);	

# 36. Une entité ne peut pas être associée à plusieurs architectures. - Copie

#### **Faux**

**Score**: 0 / 1

Choix Choix attend	u u	Réponse	Commentaire
⊚ -	True		
O -	False		

# 37. Quel est le défaut de l'instruction IF? - Copie

#### Exact

**Score**: 1/1

Choix	<b>Choix</b> attendu	Réponse	Commentaire
•	-	Overlapping of conditions	
0	-	No default value	
0	-	The condition can be Boolean only	
0	-	Restriction on number of ELSE statement	

# 38. Avec un reset asynchrone, le reset est actif indépendamment de \_\_\_\_\_\_ - Copie

#### Exact

**Score**: 1/1

Choix	Choix attendu	F	Réponse	Commentaire
0	_	Enable signal		
0	-	Data input signal		
•	-	Clock signal		
0	_	Output signal		

# 39. En VHDL, dans un processus, on peut trouver - Copie

#### **Exact**

**Score**: 1/1

Choix	Choix attendu	Réponse	Commentaire
•	-	Des instructions séquentielles	
0	-	Des instances de composant	
0	-	Des instructions concurrentes	
0	-	Une architecture	
0	-	Un autre processus	

Note: cet exercice est configuré pour ne pas montrer les bonnes réponses.

Votre résultat: 42 / 45

Retour à la page d'accueil

Enseignants: Beroulle Vincent | Achard François | Polychronou Nikolaos Foivos | Kchaou Afef Créé avec Chamilo © 2021

×

Messagerie (déconnecté)