



• <u>Page</u>

d'accueil

- Mes cours
- Agenda perso
- Ma progression
- Réseau social
- 19
- . 1



Dechambre Samuel

Samuel.Dechambre@grenoble-inp.org

U

o Boîte de réception Mes certificats Quitter

<<



- <u>ACE312- CE318 Architecture matérielle</u>
- Exercices
- Résultat



QCM6 CE312 Examen : Résultat

Nom

Dechambre Samuel

Nom d'utilisateur

dechambs

Code Officiel

apo-ESISAR

Date de début

Vendredi 15 Octobre 2021 à 18:21

Durée

00:10:36

Votre résultat: 42 / 43

1. En VHDL, les instructions séquentielles sont - Copie

Exact

Score: 3 / 3

Choix	Choix attendu	Réponse	Commentaire
	-	L'affectation concurrente	
	-	Les instructions WHEN/ELSE et WITH/SELECT	
~	-	L'affectation séquentielle	
~	-	L'affectation de variable immédiate	
v	-	Les instruction IF/THEN/ELSE, CASE/WHEN, WHILE et FOR	

2. S'il y a plus d'un processus dans un code VHDL, comment ces processus sont-ils exécutés? - Copie

Exact

Score: 1/1

Choix	Choix attendu	Réponse	Commentaire
0	-	One after the other	
•	-	Concurrently	
0	-	According to sensitivity list	
0	-	Sequentially	

3. Un processus contient - Copie

Exact

Score: 1/1

Choix Choix attendu	Réponse	Commentaire

2 sur 21 15/10/2021, 18:36

o toujours une instruction WAIT.

O -	toujours une liste de sensibilité.
-----	------------------------------------

- obligatoirement soit une ou plusieurs
 instructions WAIT, soit une liste de
 sensibilité, soit les deux.
- toujours une liste de sensibilité et éventuellement une ou plusieurs instructions WAIT.
- obligatoirement soit une instruction
 WAIT, soit une liste de sensibilité, mais jamais les deux.

4. Laquelle des réponses ci-dessous utilise une modélisation structurelle? - Copie

Exact

Score: 1/1

Choix	Choix attendu	Réponse	Commentaire
•	-	The structure of circuit	
0	-	Behavior of circuit on different inputs	
0	-	Data flow form input to output	
0	-	Functional structure	

5. Quelle syntaxe est correcte pour une instruction WAIT ON? - Copie

Exact

Score: 1/1

Choix attendu	Réponse	Commentaire

WAIT ON signal_assignments;

0	-	WAIT ON boolean_condition;	
•	-	WAIT ON signal_list;	
0	-	WAIT ON time_expression;	
6. Quel	lle est la	caractéristique de l'instanciation par position? - Copie	
Exact			
Score :	1/1		
Choix	Choix attendu	Réponse	Commentaire
•	-	Easier to write	
0	-	Less error prone	
0	-	Ports can be left unconnected	
0	-	Difficult to write	
7. Avec	un rese	t asynchrone, le reset est actif indépendamment de	Copie
Exact			
Score :	1/1		
Choix	Choix attendu	Réponse	Commentaire
0	-	Enable signal	
0	-	Data input signal	
•	-	Clock signal	
0	-	Output signal	

8. Quelle porte logique le code suivant représente-t-il? - Copie

Exact Score: 1/1 WITH ab SELECT y <= 1 WHEN "11"; WHEN OTHERS; $Choix \\ \frac{Choix}{attendu}$ Réponse Commentaire \odot And gate Or gate Not gate 0 0 Nand gate 9. Une variable est affectée dans un processus, sa nouvelle valeur sera disponible ______ - Copie **Exact Score: 1/1** $Choix \frac{Choix}{attendu}$ Réponse Commentaire \bigcirc After one delta cycle ◉ Immediately At the end of a process 0 At the end of architecture 10. Il n'y a pas de délais pour les affectations de variables. - Copie **Exact Score: 1/1** Choix Choix Réponse Commentaire

attendu

- True
- O False

11. Quel registre est utilisé dans le code suivant? - Copie

Exact

```
Score: 1/1
library ieee;
use ieee.std_logic_1164.all;
entity shift_siso is
port (Clock, Sin : in std_logic;
Sout : out std_logic);
end shift_siso;
architecture behav of shift_siso is
signal temp: std_logic_vector(7 downto 0);
begin
process (Clock)
begin
if (Clock'event and Clock='1') then
for i in 0 to 6 loop
temp(i+1) <= temp(i);</pre>
end loop;
temp(∅) <= Sin;
end if ;
end process;
Sout <= temp(7);</pre>
end behav;
```

Choix Choix Réponse Commentaire

attan	1
attend	111

- Serial in serial out
- Serial in parallel out
- O Parallel in parallel out
- Parallel in serial out

12. Dans un registre SISO, la donnée de _____ est observée par le circuit.

Exact

Score: 1/1

Choix attendu		Réponse	Commentaire
-	Last flip-flop		
O -	First flip-flop		
O -	All flip-flops		
O -	No flip-flop		

13. Le circuit suivant - Copie

Exact

Score: 2/2

Library IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TOTO IS PORT (A,B: IN STD_LOGIC; Q: OUT STD_LOGIC); END TOTO;

ARCHITECTURE TITI OF TOTO IS BEGIN PROCESS

BEGIN WAIT UNTIL RISING EDGE (B); $Q \leq A$; END PROCESS; END; $Choix \frac{Choix}{attendu}$ Réponse Commentaire V Est synthétisable Est combinatoire V Est séquentiel synchrone Est séquentiel asynchrone Est analogique 14. Dans un registre SISO, la donnée de _____ est observée par le circuit. - Copie **Faux** Score: 0 / 1 Choix Choix attendu Réponse Commentaire ⊚ Last flip-flop First flip-flop 0 All flip-flops 0 No flip-flop 15. Laquelle des réponses ci-dessous utilise une modélisation structurelle? - Copie **Exact Score: 1/1**

Choix	Choix attendu	Réponse	Commentaire
•	-	The structure of circuit	
0	-	Behavior of circuit on different inputs	
0	-	Data flow form input to output	

Functional structure

16. Un composant à 3 ports : 2 entrées a et b et une sortie y. Laquelle des instructions suivantes utilise l'instanciation par position de ce composant? - Copie

Exact

Score: 1/1

Choix	Choix attendu	Réponse	Commentaire
•	-	LABEL : my_component PORT MAP (I, m, n);	
0	-	LABEL : my_component PORT MAP (y, a);	
0	-	LABEL : my_component PORT MAP (I => a, m => b, n => y);	
0	-	LABEL : my_component PORT MAP(a, b, y>= a);	

17. Quelle fonction est utilisée pour instancier un paramètre générique dans un processus? - Copie

Exact

Score: 1/1

Choix	Choix attendu	Réponse	Commentaire
0	-	Port map()	
0	-	Generic()	
•	-	Generic map()	
0	-	Port	

18. Avec le code ci-dessous quel circuit sera conçu? - Copie

Exact

```
SIGNAL x : IN BIT;
SIGNAL y : OUT BIT;
SIGNAL clk : IN BIT;
PROCESS (clk)
BEGIN
IF (clk'EVENT and clk = '1')
    y <= x;
END PROCESS
```

Score: 1/1

- \bigcirc Buffer
- Latch
- \odot Flip flop
- \bigcirc Shift Register

Difficult to write

19. Quelle est la caractéristique de l'instanciation par position? - Copie

Exact

 \bigcirc

Score: 1/1

Choix	Choix attendu	Réponse	Commentaire
•	-	Easier to write	
0	-	Less error prone	
0	-	Ports can be left unconnected	

20. Lequel des codes suivants est juste? - Copie

Exact

```
Score: 1/1
```

```
Choix \frac{Choix}{attendu}
                           Réponse
                                                              Commentaire
             label : FOR n IN 7 DOWNTO 0
             GENERATE
\odot
             concurrent_statement;
             END GENERATE;
             label : FOR n IN 7 DOWNTO 0
             GENERATE
             declarations;
0
             concurrent_statement;
             END GENERATE;
             label : FOR n IN 7 DOWNTO 0
             GENERATE
             begin
             declarations;
             concurrent_statement;
             END GENERATE;
             label : FOR n IN 7 DOWNTO ∅
             GENERATE
             begin
0
             concurrent_statement;
             END GENERATE label;
```

21. Un processus a une partie déclaration. - Copie

Exact

Score: 1/1

Choix Choix	Renance	Commentaire		
-	True			
O -	False			
22. L'opérate	ur '&' est l'opérateur Copie			
Exact				
Score: 1/1				
Choix Choix attend	Réponse u	Commentaire		
O -	Logical AND operator			
O -	Bitwise AND operator			
O -	Arithmetic addition operator			
⊚ -	Concatenation operator			
23. Un UNSIO	GNED est toujours positif ou nul Copie			
Exact				
Score: 1/1				
Choix Choix attend		Commentaire		
-	True			
O -	False			
24. Quelle est la bonne déclaration de la bibliothèque et et du paquetage? - Copie				
Exact				
Score: 1/1				

Choix	Choix attendu	Réponse	Commentaire
0	_	LIBRARY library_name;	
	-	<pre>USE package_name.parts;</pre>	
	_	LIBRARY package_name.parts;	
		LIBRARY library_name;	
0	-	<pre>USE library_name;</pre>	
		LIBRARY library_name.package_name.parts	
•	_	LIBRARY library_name;	
		<pre>USE library_name.package_name.parts;</pre>	

25. Le circuit suivant - Copie

Exact

Score: 1/1

Library IEEE; USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TOTO IS PORT (A,B: IN STD_LOGIC; Q: OUT STD_LOGIC); END TOTO;

ARCHITECTURE TITI OF TOTO IS BEGIN Q <= A WHEN B='1' ELSE Q; END;

Choix	Choix attendu	Réponse	Commentaire
0	-	Est synthétisable	
•	-	Est non synthétizable	

Est séquentiel synchrone

0	-	Est séquentiel asynchrone			
0	-	Est analogique			
	26. Laquelle des réponses ci-dessous correspond à une mauvaise déclaration d'un nouveau type de donnée Copie				
Exac	t				
Score	:1/1				
Choix	Choix attendu	Réponse	Commentaire		
0	-	TYPE my_logic IS RANGE 0 to 100;			
0	-	TYPE my_logic IS ('0', '1', '2');			
0	-	TYPE my_logic IS ARRAY (0 TO 3) OF BIT;			
•	-	TYPE my_logic IS <0 TO 20 >			
27. Uı	n process	sus a une partie déclaration Copie			
Exac	t				
Score	:1/1				
Choix	Choix attendu	Réponse	Commentaire		
•	-	True			
0	-	False			
28. L'instruction WAIT UNTIL fait se suspendre le process Copie					
Exact					
Score	Score: 1/1				
Choix	Choix attendu	Réponse	Commentaire		

- When a signal changes value
- Until a condition is true
- For a specific time period
- When either a signal changes its value or a condition comes true

29. Quelle sera la valeur de Z dans le code ci-dessous? - Copie

Exact

z <= c;

```
Score: 1/1
ENTITY case_1 IS
Port (a, b, c, y : IN INTEGER range 0 TO 31
z : OUT INTEGER range 0 TO 31)
ARCHITECTURE example OF case_1 IS
BEGIN
y <= 2;
a <= 4;
b <= 5;
c <=6;
PROCESS(a, b, c, y)
BEGIN
CASE y+1 IS
WHEN 1 =>
z <= a;
WHEN 2 =>
z <= b;
WHEN 3 \Rightarrow
```

WHEN OTHERS =>					
Z <= 0;					
END CASE;					
END PROCESS;					
<pre>END example;</pre>					
Choix Choix attend		Commentaire			
O -	2				
O -	4				
O -	5				
-	6				
30. Quel mot	clé suivant n'est pas associé à l'instruction IF? - Copie				
Exact	Exact				
Score: 1/1					
Score: 1 / 1					
Score: 1/1 Choix Choix attend		Commentaire			
Choix Choix		Commentaire			
Choix Choix attend	lu Keponse	Commentaire			
Choix Choix attend	lu Keponse ELSE	Commentaire			
Choix Choix attend	Lu Reponse ELSE THEN	Commentaire			
Choix Choix attends	ELSE THEN ELSIF	Commentaire			
Choix Choix attends	ELSE THEN ELSIF WHEN	Commentaire			
Choix Choix attends	ELSE THEN ELSIF WHEN	Commentaire			

attendu

- 0 Verilog Hardware Description Language
- \bigcirc Very High speed Description Language
- \circ Variable Hardware Description Language
- Very high speed Hardware Description O Language

32. Le circuit suivant - Copie

Exact

Score: 2/2

Library IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TOTO IS

PORT (A,B: IN STD LOGIC;

Q : OUT STD_LOGIC);

END TOTO;

ARCHITECTURE TITI OF TOTO IS

BEGIN

PROCESS

BEGIN

WAIT UNTIL RISING_EDGE (B);

 $Q \leq A$;

END PROCESS;

END;

Choix attendi	Réponse 1	Commentaire
v	Est synthétisable	

- Est combinatoire
- V Est séquentiel synchrone
- Est séquentiel asynchrone
- Est analogique

33. A quoi servent les cycles delta dans les simulations VHDL? - Copie

Exact

Score: 1/1

15/10/2021, 18:36 17 sur 21

Choi	Choix attendu	Réponse	Commentaire	
0	-	To create delays in simulation		
0	-	To assign values to signals		
•	-	To order some events		
0	-	Evaluate assignment statements		
34. L	'instructi	on WAIT FOR est utile uniquement pour	Copie	
Exac	et			
Score	:1/1			
Choi	Choix ^x attendu	Réponse	Commentaire	
0	-	Synthesis		
•	-	Simulation		
0	-	Gate level implementation		
0	-	Optimization		
35. Quel paquetage IEEE contient le plus de fonctions de conversion? - Copie				
Exact				
Score	:1/1			
Choi	Choix attendu	Réponse	Commentaire	
0	-	std_logic_1164		
0	-	std		
0	-	std_logic_arith		

```
numeric_stdLe code ci-dessous est
```

```
36. Le code ci-dessous est une implémentation de ______ - Copie
```

```
Exact
```

```
Score: 1/1
```

```
ARCHITECTURE my_circuit OF my_logic IS
```

BEGIN

```
WITH ab SELECT

y <= x0 WHEN "00";

x1 WHEN "01";

x2 WHEN "10";

x3 WHEN "11";

END my_circuit;
```

Choix attendu	Réponse	Commentaire
---------------	---------	-------------

- 4 to 1 MUX
- 1 to 4 DEMUX
- 8 to 1 MUX
- 1 to 8 DEMUX

37. Laquelle des réponses suivantes correspond à la bonne déclaration d'un paramètre générique? - Copie

Exact

Score: 1/1

Choix Choix attendu	Réponse	Commentaire

GENERIC (name : type := initial_value);

Choix Choix

```
\bigcirc
                GENERIC (type : name := initial_value);
0
                GENERIC (name : type <= initial_value);
0
                GENERIC ( ype : name <= initial_value);
38. La boucle FOR n'est pas synthétizable si elle contient une instruction _____. - Copie
Exact
Score: 1/1
Choix \frac{Choix}{attendu}
                                Réponse
                                                                          Commentaire
\bigcirc
                WHEN
0
                THEN
                WAIT
0
                IF
39. Avec le code ci-dessous quel circuit sera conçu? - Copie
Exact
Score: 1/1
SIGNAL x : IN BIT;
SIGNAL y : OUT BIT;
SIGNAL clk : IN BIT;
PROCESS (clk)
BEGIN
IF (clk'EVENT and clk = '1')
     y <= x;
END PROCESS
```

20 sur 21 15/10/2021, 18:36

Commentaire

Réponse

attendu

O - Buffer

O - Latch

Flip flop

O - Shift Register

Note : cet exercice est configuré pour ne pas montrer les bonnes réponses.

Votre résultat: 42 / 43

Enseignants : Beroulle Vincent | Achard François | Polychronou Nikolaos Foivos | Kchaou Afef Créé avec Chamilo © 2021





Messagerie (déconnecté)