Exac	t				
Score	: 1 / 1				
FOR i I	IN 0 TO 5 L	OOP			
Choix	Choix attendu	I	Réponse	Commentaire	
0	-	3			
0	-	4			
0	-	5			
•	-	6			
2. Da	ns un reg	gistre SISO), la donnée de est obs	servée par le circuit	
Exac	t				
Score	:1/1				
Choix	Choix attendu	1	Réponse	Commentaire	
•	-	Last flip-flop			
0	-	First flip-flop			
0	-	All flip-flops			
0	-	No flip-flop			
3. Un UNSIGNED est toujours positif ou nul Copie					
Exac	t				
Score	: 1 / 1				

1. Une boucle FOR est initialisée comme indiqué ci-dessous, au total combien d'itérations seront réalisées? - Copie

Choix	Choix attendu	Réponse	Commentaire
•	-	True	
0	-	False	
	oucle F Copie	OR n'est pas synthétizable si elle co	ntient une instruction
Exact	;		
Score	: 1 / 1		
Choix	Choix attendu	Réponse	Commentaire
0	-	WHEN	
0	-	THEN	
•	-	WAIT	
0	-	IF	
5. Une	entité 1	ne peut pas être associée à plusieurs	architectures Copie
Exact	,		
Score	: 1 / 1		
Choix	Choix attendu	Réponse	Commentaire
0	-	True	
•	-	False	
6. Pou Copie	r le code	e ci-dessous, quelle est la bonne inst	truction d'affectation? -

Score: 1 / 1 **SIGNAL** x: STD_LOGIC; SIGNAL y: STD_LOGIC_VECTOR(3 DOWNTO 0); $\begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array}$ Réponse Commentaire \odot - y <= (1 => '1', OTHERS => '0'); \bigcirc y := "0100"; \bigcirc y => "0100"; \bigcirc y => x; 7. Dans quelle partie du code VHDL les paramètres génériques sont-ils déclarés? - Copie **Exact Score**: 1 / 1 Choix Choix attendu Réponse Commentaire 0 Package declaration \odot Entity \bigcirc Architecture \bigcirc Configurations 8. Laquelle des réponses ci-dessous est la bonne syntaxe pour convertir l'entier p en un nombre signé de 'b' bits (avec le paquetage numeric_std)? -Copie Exact **Score**: 1 / 1

Réponse

Commentaire

Choix Choix

attendu

- to_integer_signed(p,b);
- to_signed_integer(p,b);
- to_signed(p,b);
- to_signed_p(b);

9. Une variable y est de type STD_LOGIC_VECTOR sur 4 bits, si vous voulez lui affecter 1001, alors quelle instruction d'affectation faut-il utiliser? - Copie

Exact

Score: 1 / 1

Choix attendu			Réponse	Commentaire
0	-	y <= "1001"		
•	-	y := "1001"		

- y <= '1', '0', '0', '1'
- O y => "1001"

10. Dans les affectations concurrentes l'ordre des instructions n'importe pas. - Copie

Exact

Score: 1 / 1

Choix Choix attend	u u	Réponse	Commentaire
●	True		

O - False

11. Quelle est la bonne méthode pour déclarer un signal x de type SIGNED comme une entrée dans un entité? - Copie

Exact

Score: 1 / 1

Choix	Choix attendu	Réponse	Commentaire
0	-	SIGNAL x : IN SIGNED;	
0	-	SIGNAL x : SIGNED;	
•	-	SIGNAL x : IN SIGNED (7 DOWNTO 0);	
0	-	SIGNAL x : IN SIGNED_VECTOR (7 DOWNTO 0);	

12. Sur quel aspect, les HDLs diffèrent des langages de programmation? - Copie ${\bf r}$

Exact

Score: 1 / 1

Choix	Choix attendu	Réponse	Commentaire
0	-	No aspect; both are same	
•	-	HDLs describe hardware rather than executing a program on a computer	
0	-	HDLs describe software and not hardware	
0	-	Other computer programming languages have more complexity	

13. Un processus contient - Copie

Exact

Score : 1 / 1

Choix	Choix attendu	Réponse	Commentaire
0	-	toujours une instruction WAIT.	
0	-	toujours une liste de sensibilité.	
0	-	obligatoirement soit une ou plusieurs instructions WAIT, soit une liste de sensibilité, soit les deux.	
0	-	toujours une liste de sensibilité et éventuellement une ou plusieurs instructions WAIT.	
•	-	obligatoirement soit une instruction WAIT, soit une liste de sensibilité, mais jamais les deux.	

14. A quoi servent les cycles delta dans les simulations VHDL? - Copie

Exact

Score : 1 / 1

Choix	Choix attendu	Réponse	Commentaire
0	-	To create delays in simulation	
0	-	To assign values to signals	
•	-	To order some events	
0	-	Evaluate assignment statements	

15. Quelle sera la valeur de y après l'exécution du code ci-dessous? - Copie

Exact

Score: 1 / 1

Library ieee;

```
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
SIGNAL m : UNSIGNED (3 DOWNTO 0);
SIGNAL n : UNSIGNED (3 DOWNTO 0);
SIGNAL y : STD_LOGIC_VECTOR (7 DOWNTO 0);
y \le STD_LOGIC_VECTOR((m+n), 8);
. . .
\begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array}
                                   Réponse
                                                                           Commentaire
\odot
                    8- bit STD_LOGIC_VECTOR m+n
\bigcirc
                    8- bit UNSIGNED m+n
0
                    4- bit STD_LOGIC m+n
```

16. Quelle ligne correspond à une détection d'un front montant? - Copie

Exact

 \bigcirc

Score: 1 / 1

Error

Choix	Choix attendu	Réponse	Commentaire
0	-	IF (clk'EVENT AND clk = '0')	
•	-	IF (clk'EVENT AND clk = '1')	
0	-	IF (clk'EVENT OR clk = '0')	
0	-	IF (clk'EVENT OR clk = '1')	

17. Quelle sera la valeur de y après l'exécution du code ci-dessous? - Copie

```
Score : 1 / 1
Library ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
...
SIGNAL m : UNSIGNED (3 DOWNTO 0);
SIGNAL n : UNSIGNED (3 DOWNTO 0);
SIGNAL y : STD_LOGIC_VECTOR (7 DOWNTO 0);
y <= STD_LOGIC_VECTOR ((m+n), 8);</pre>
```

Choix	Choix attendu	Réponse
•	-	8- bit STD_LOGIC_VECTOR m+n
0	-	8- bit UNSIGNED m+n
0	-	4- bit STD_LOGIC m+n

Error

18. Quelle sorte d'instruction est le IF? - Copie

Exact

Score : 1 / 1

Choix attendu			Réponse	Commentaire	
0	-	Concurrent			
•	_	Sequential			

Commentaire

0	-	Assignment	
0	-	Selected assignment	
19. L'	instructi	on WAIT UNTIL fait se suspendre le pr	rocess Copie
Exac	t		
Score	:1/1		
Choix	Choix attendu	Réponse	Commentaire
0	-	When a signal changes value	
•	-	Until a condition is true	
0	-	For a specific time period	
0	-	When either a signal changes its value or a condition comes true	
20. La	a boucle Copie	FOR n'est pas synthétizable si elle cont	tient une instruction
Exac	t		
Score	:1/1		
Choix	Choix attendu	Réponse	Commentaire
0	-	WHEN	
0	-	THEN	
•	-	WAIT	
0	-	IF	

21. Laquelle des réponses suivantes correspond à la bonne déclaration d'un

paramètre générique? - Copie

Exact

Score : 1 / 1

Choix	Choix attendu	Réponse	Commentaire		
•	-	GENERIC (name : type := initial_value);			
0	-	GENERIC (type : name := initial_value);			
0	-	GENERIC (name : type <= initial_value);			
0	-	GENERIC (ype : name <= initial_value);			
		ble est affectée dans un processus, sa n Copie	ouvelle valeur sera		
Exact	t				
Score	: 1 / 1				
Choix	Choix attendu	Réponse	Commentaire		
0	-	After one delta cycle			
•	-	Immediately			
0	-	At the end of a process			
0	-	At the end of architecture			
23. Qı	23. Que signifie RTL? - Copie				
Exact	t				
Score	: 1 / 1				
Choix	Choix attendu	Réponse	Commentaire		

 \bigcirc Register transfer language \bigcirc Register transfer logic \odot Register transfer level 0 Resistor-transistor logic 24. Pour le code ci-dessous, quelle est la bonne instruction d'affectation? -Copie **Exact Score**: 1 / 1 **SIGNAL** x: STD_LOGIC; SIGNAL y: STD_LOGIC_VECTOR(3 DOWNTO 0); $\begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array}$ Réponse Commentaire \odot y <= (1 => '1', OTHERS => '0'); y := "0100"; \bigcirc y => "0100"; \bigcirc y => x; 25. Quelle ligne correspond à une détection d'un front montant? - Copie **Exact Score**: 1 / 1 Choix attendu Réponse Commentaire \bigcirc IF (clk'EVENT AND clk = '0')

```
\odot
                 IF (clk'EVENT AND clk = '1')
\bigcirc
                IF (clk'EVENT OR clk = '0')
\bigcirc
                 IF (clk'EVENT OR clk = '1')
26. Quelle syntaxe est correcte pour une instruction WAIT ON? - Copie
Exact
Score: 1 / 1
Choix attendu
                              Réponse
                                                               Commentaire
\bigcirc
                 WAIT ON signal_assignments;
\bigcirc
               WAIT ON boolean_condition;
\odot
               WAIT ON signal_list;
0
                 WAIT ON time_expression;
27. Le code ci-dessous est une implémentation de _____ - Copie
Exact
Score: 1 / 1
ARCHITECTURE my_circuit OF my_logic IS
BEGIN
WITH ab SELECT
y <= x0 WHEN "00";
x1 WHEN "01";
x2 WHEN "10";
x3 WHEN "11";
END my_circuit;
```

Choix	Choix attendu	Réponse	Commentaire
•	-	4 to 1 MUX	
0	-	1 to 4 DEMUX	
0	-	8 to 1 MUX	
0	-	1 to 8 DEMUX	
28. Qı	uelle est	la différence entre un SIGNAL et une	VARIABLE? - Copie
Exact	t		
Score	: 1 / 1		
Choix	Choix attendu	Réponse	Commentaire
0	-	The value of SIGNAL never varies whereas VARIABLE can change its value	
0	-	SIGNAL can be used for input or output whereas VARIABLE acts as intermediate signals	
0	-	SIGNAL depends upon VARIABLE for various operations	
•	-	SIGNAL is global and VARIABLE is local to the process in which it is declared	
		signal est affecté dans un processus, a Copie	lors sa valeur est mise
Exact	t		
Score	: 1 / 1		
Choix	Choix attendu	Réponse	Commentaire

Immediately
 After tow delta cycles
 At the end of the corresponding process

At the end of architecture

30. Le circuit suivant - Copie

Exact

0

Score: 1 / 1

Library IEEE; USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TOTO IS PORT (A,B: IN STD_LOGIC; Q: OUT STD_LOGIC); END TOTO;

ARCHITECTURE TITI OF TOTO IS BEGIN Q <= A WHEN B='1' ELSE Q; END;

Choi	Choix attendu	Réponse	Commentaire
0	-	Est synthétisable	
•	-	Est non synthétizable	
0	-	Est séquentiel synchrone	
0	-	Est séquentiel asynchrone	
0	-	Est analogique	

31. Lequel des cas suivants n'est pas un circuit combinatoire? - Copie

Exact

Choix	Choix attendu	Réponse	Commentaire
0	-	Adder	
0	-	Code convertor	
0	-	Multiplexer	
•	-	Counter	
32. L'i	nstructi	on WAIT UNTIL fait se suspendre le pr	rocess Copie
Exact	t		
Score	: 1 / 1		
Choix	Choix attendu	Réponse	Commentaire
0	-	When a signal changes value	
•	-	Until a condition is true	
0	-	For a specific time period	
0	-	When either a signal changes its value or a condition comes true	
		on concurrente SELECT est équivalent Copie	e à l'instruction
Exact	t		
Score	: 1 / 1		
Choix	Choix attendu	Réponse	Commentaire

Score: 1 / 1

O -

If else

```
\bigcirc
                      Loop
\bigcirc
                      Wait
\odot
                      Case
34. Quelle fonction logique est décrite dans le code ci-dessous? - Copie
Exact
Score : 1 / 1
ARCHITECTURE my_func OF my_logic IS
begin
process(a, b, y)
begin
IF(a = {}^{\prime}0{}^{\prime} and b = {}^{\prime}0{}^{\prime}) THEN
  y <= '0';
ELSIF (a = '1' and b= '1') THEN
   y<= '0';
ELSE y <= '1';
END if;
END process;
END my_func;
\begin{array}{c} \textbf{Choix} \\ \textbf{attendu} \end{array}
                                      Réponse
                                                                                 Commentaire
\bigcirc
                      AND
\odot
                      XOR
                      OR
```

XNOR

35. Quel mot clé suivant n'est pas associé à l'instruction IF? - Copie

Exact

Score: 1 / 1

Choix attendu			Réponse	Commentaire
0	-	ELSE		
0	-	THEN		
0	-	ELSIF		
•	-	WHEN		

36. Le circuit suivant - Copie

Exact

Score: 2 / 2

Library IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TOTO IS

PORT (A,B: IN STD_LOGIC;

Q: OUT STD_LOGIC);

END TOTO;

ARCHITECTURE TITI OF TOTO IS

BEGIN

PROCESS

BEGIN

WAIT UNTIL RISING_EDGE (B);

 $Q \leq A$;

END PROCESS;

END;

Choix	Choix attendu	Réponse	Commentaire
~	-	Est synthétisable	
	-	Est combinatoire	
~	-	Est séquentiel synchrone	
	-	Est séquentiel asynchrone	

_	Est analogique
-	ESI dildiogique

37. Le code structurel d'un additionneur sur 4 bits est donné ci-dessous. Si on veut convertir ce composant en additionneur sur 8 bits que faut-il changer? - Copie

Exact

Score: 1 / 1

COMPONENT adder **IS**

GENERIC (n : INTEGER := 3);

PORT(input : IN BIT_VECTOR(n DOWNTO 0);

output : OUT BIT_VECTOR(n DOWNTO 0));

component

END COMPONENT;

Choix attendu		ı	Réponse	Commentaire
•	-	n		
0	-	input		
0	-	output		

38. La différence entre les simulateurs et les outils de synthèses est ______ - Copie

Exact

 \circ

Score: 1 / 1

Choix Choix Réponse Commentaire

Simulators are used to check the performance
 of circuit and Synthesis tools are for the fabrication of circuits

- Simulators and Synthesis tools works exactly same

 Simulators are used just to check basic functionality of the circuit and Synthesis tools includes timing constraints and other factors along with simulation

 Simulation finds the error in the code and Synthesis tool corrects the code
- 39. Le code structurel d'un additionneur sur 4 bits est donné ci-dessous. Si on veut convertir ce composant en additionneur sur 8 bits que faut-il changer? Copie

Score : 1 / 1

COMPONENT adder **IS**

GENERIC (n : INTEGER := 3);

PORT(input : IN BIT_VECTOR(n DOWNTO 0);

output : OUT BIT_VECTOR(n DOWNTO 0));

END COMPONENT;

Choix attendu		Choix attendu	Réponse I	Commentaire
	•	-	n	
	0	-	input	
	0	-	output	
	0	_	component	

40. En VHDL, dans une architecture avant le mot-clé BEGIN, on peut trouver - Copie

Score: 2 / 2

ARCHITECTURE TOTO OF TITI IS

--<===ICI ===

BEGIN

END

Choix	Choix attendu	Réponse	Commentaire
~	-	Des déclarations de composants	
	-	Des instances de composant	
V	-	Des déclarations de signaux internes	
	-	Des instructions séquentielles	

Note : cet exercice est configuré pour ne pas montrer les bonnes réponses.

Votre résultat: 42 / 42

Retour à la page d'accueil

Enseignants : Beroulle Vincent | Achard Francois | Polychronou Nikolaos Foivos |

Kchaou Afef

Créé avec Chamilo © 2021

×

×

Messagerie (déconnecté)