# Universidade Federal do Rio Grande do Norte Centro de Tecnologia

Departamento de Computação e Automação Engenharia de Computação

# Relatório de uma Implementação em VHDL de uma calculadora com 5 operações

#### Discentes:

Ariel da Silva Alsina Estéfane George Macedo de Lacerda Jonatas Rodolfo Pereira dos Santos

Orientador: Professor: Sérgio Natan Silva

Natal
11 de abril de 2019

# Sumário

1	Introdução	2
2	Abordagem Teórica	3
	2.1 Somador Completo	
	2.2 Multiplexador	3
3	Descrição da Proposta	7
4	Desenvolvimento e Resultados	10
5	Conclusão	12
Re	eferências	13

### 1 Introdução

Este documento apresenta um sistema digital usado o circuitos digitais. Especificamente, o relatório descreve a implementação em VHDL de uma calculadora com 5 operações. VHDL é uma linguagem usada para facilitar o projeto de circuitos digitais. A calculadora recebe como entrada duas sequencia de 4 bits e é capaz de realizar as operações soma e subtração sobre as sequencias de bits, comparação para indicar qual das sequencia é a maior ou a menor e inversor. O sistema será implementa em uma placa FPGA que é circuito integrado projetado para ser configurado projetista, diferente dos circuitos integrados que já vem configurados de fábrica. Será utilizado uma placa altera DE2.

### 2 Abordagem Teórica

Há dois métodos comuns para implementar um sistema digital a utilização de microprocessadores ou o uso de circuitos digitais. Os microprocessadores são baratos e facilmente programáveis e por isso são utilizados amplamente. Os circuitos digitais, por outro lado, são mais rápidos (processam em paralelo) e consumem menos energia. Por causa disso, os microprocessadores algumas vezes não é bom o suficiente para resolver um problemas requerendo circuitos digitais personalizados (VAHID, 1998).

A calculadora de 5 bits é formada por circuitos digitais que recebem como entrada sinais que representam os números no sistema binário e através de combinações através das portas lógicas determina o valor de saída que são os resultado das operação de soma, subtração etc. Como exemplo, será apresentado, a seguir, dois circuitos combinacionais importantes que também são utilizados pela calculadora.

#### 2.1 Somador Completo

Este circuito realiza a soma aritmética de dois bits de entrada  $(A \in B)$  e o bit de transporte de entrada  $C_{in}$ , gerando como saída da soma (S) e um bit de transporte de saída  $(C_{out})$ . O bit de transporte é também conhecido como "vai um". A tabela verdade da Figura 1 pode ser expressa em termos de porta lógica (Figura 2) ou em termos de álgebra booleana como segue:

$$S = A \text{ XOR } B \text{ XOR } C_{in}$$
  
 $C_{out} = (A \text{ AND } B) \text{ OR } (A \text{ AND } C_{in}) \text{ OR } (A \text{ AND } C_{in});$ 

#### 2.2 Multiplexador

Um multiplexador é circuito que recebe várias entradas e seleciona uma dessas entradas (também chamado de canal) de acordo com o estado das chaves de seleção.



А	В	Cin	S	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

#### Exemplo:

	$0^1$	11	1	1	0	0	← "vai um"
+	0	1	1	0	1	0	
	1	1	0	1	1	0	

Figura 1 – Somador completo




Figura 2 – Circuito do somador completo

Ou seja, ele faz um chaveamento dos dados de entrada para um saída. Por causa disso, o multiplexador também conhecido como seletor de dados. Ver a Figura 3.




Figura 3 – Multiplexador

Um exemplo de multiplexador de quatro canais é mostrado na tabela-verdade da Figura 4. As chaves são representadas por A e B. De acordo com o estado delas, uma das quatro entradas  $(E_0, E_1, E_2 \text{ ou } E_3)$  é selecionada para a saída S. Por exemplo, se A = 0 e B = 1 então saída S será igual a  $E_1$ . A tabela verdade pode ser expressa em termos de porta lógica (Figura 5) ou em termos de álgebra booleana como segue:

$$S = \overline{AB}E_0 + \overline{A}BE_1 + A\overline{B}E_2 + ABE_3 \tag{2.1}$$

Α	В	S
0	0	E₀
0	1	E <sub>1</sub>
1	0	E <sub>2</sub>
1	1	E <sub>3</sub>

Figura 4 – Tabela-verdade de um multiplexador de quatro canais




Figura 5 – Circuito do multiplexador de quatro canais

# 3 Descrição da Proposta




Figura 6 – Diagrama Geral da calculadora

O material deste capítulo foi quase inteiramente baseado (SILVA, 2019) com algumas adaptações das figuras e textos. Diagrama geral da calculadora proposta é mostrado na Figura 6. De acordo com a diagrama, ela realiza cinco operações:

- Subtração;
- Soma;
- MaiorQue;
- MenorQue;

• Inversor.

A interface de **entrada** da calculadora é composta por:

- Dois sinais de entradas X1 e X2, ambos com 4 bits;
- Três chaves seletoras S0, S1 e S2 para escolher as operações;
- Um botão liga/desliga.

A interface de **saída** da calculadora é composta por:

- Uma saída d para o display de 7 segmentos (d tem 7 bits para acender os LEDS do display e é resultado da conversão de Y descrito abaixo);
- Um LED representado por  $C_{\rm o}$  para três utilidades:
  - Resultado do bit de transporte (carry) de resposta para uma soma (LED acesso);
  - Avaliação verdadeira ou falsa das operações MaiorQue e MenorQue (LED acesso);
  - Não funcionamento (LED apagado).

A operação de **subtração** (X1-X2) determina uma saída Y com 4 bits e um bit extra para mostrar que houve um erro no de caso X1 < X2. As operações MenorQue ou MenorQue também podem ser usadas para determinar este erro.

A operação de **soma** (X1+X2) determina uma saída Y com 4 bits. Se o valor da saída ultrapassar 15 (ou seja, resultado da soma com 5 bits), o led  $C_{\rm o}$  deverá ser acesso e os 4 bits menos significativo deverão ser visualizados no display.

A operação MaiorQue, acende o LED  $C_o$  da calculadora caso X1 > X2, com todos os LEDS do display apagado. A operação MenorQue, acende LED  $C_o$  da calculadora caso X1 < X2, com todos os LEDS do display apagado.

A operação **Inversor** aplica-se apenas a X1 e determina uma saída Y com 4 bits que representa o complemento de 4 bits de X1.

A entrada LD (Liga/Desliga) apaga todos os LEDs:  $C_{\rm o}$  e os dos display de 7 segmentos.

O Conversor do Display deverá receber 4 bits de dados (entrada Y) e 2 bits de controle (entrada CTRL) e converter em d de 7 bits para mostrar nos LEDS de 7 segmentos de acordo com os valores de CTRL da Tabela 1, sendo

- conversao(Y): Conversão de 4 bits em 16 valores apresentados no display como sendo de  $0, 1, 2, 3, \ldots, F$ .
- Erro: Qualquer símbolo diferente que não seja o da situação OFF apresentados no display.
- OFF: Situação que todos os LEDs estão apagados.

Tabela 1 – Tabela de códigos de controle

Controle	LEDS
CTRL = 00	conversao(Y)
CTRL = 01	Erro
CTRL = 10	OFF

### 4 Desenvolvimento e Resultados

A implementação da calculadora foi desenvolvida na linguagem VHDL por meio do software Quartus II da Altera Corporation. O circuito digital da calculadora foi gravado em uma placa FPGA denominada Altera DE2 (ver Figura 7). O sistema funcionou sem erros e atendeu a todas as especificações da proposta apresentada no Capitulo 3. Também foi executado uma simulação da calculadora utilizando a ferramenta waveform do software Quartus II. O resultado é mostrado na Figura 8.




Figura 7 – Placa Altera DE2




Figura 8 – Simulação da calculadora usando o software Quartus II

### 5 Conclusão

O presente trabalho descreveu o projeto de uma calculadora com cinco operações utilizando circuitos digitais. Foi apresentado uma breve descrição teórica de circuitos digitais descrevendo dois componentes importantes de circuitos digitais: o somador completo e o multiplexador. Em seguida foi apresentado uma completa descrição da calculadora. A calculadora foi implementada em VHDL pelo software Quartus II e uma simulação sem erros foi mostrada. Também relatou-se que a calculadora foi gravada em uma placa FPGA e funcionou corretamente atendendo todas expectativas neste trabalho. O sistema esta disponível em github.com/rodolfostark/project\_vhdl ou github.com/estgeorge/project\_vhdl.

# Referências

 $\operatorname{SILVA},\,\operatorname{S.}$ N. Notas de Aula - Sistemas Digitais. 2019. 7

VAHID, F. Sistemas Digitais - Projeto, Otimização e Hdls. [S.l.]: Bookman, 1998. 3