Práctica 2

Máquinas de estados finitas

Práctica 2 (I)

- Diseño de una máquina de estados finita (FSM)
- Diseñar el sistema de control de una muñeca interactiva



Práctica 2.a (II)

- El sistema tiene 2 entradas y 2 salidas
- La entrada R valdrá 1 cuando haya ruido
- La entrada C valdrá 1 cuando haya un chupete en la boca de la muñeca
- La salida G será igual a 1 si la muñeca habla
- La salida L será igual a 1 cuando la muñeca llore

Práctica 2.a (III)

- Definición de la entidad
 - Importante usar esta entidad para que no se produzcan errores usando el fichero Testbench que os proporcione en el laboratorio


```
entity FSM_munyeca is
  port (clk, rst, R, C : in std_logic;
      G , L: OUT std logic);
```

Práctica 2.a (IV)

- Una vez encendida, la muñeca estará "tranquila".
 - Ni habla, ni llora.
- Si está "tranquila"
 - Si se hace ruido, la muñeca "habla".
 - Si se le pone el chupete pasará a estar "dormida".
- Si "habla" y se le pone el chupete pasa a "dormida"
- Si está "dormida" no hace nada y permanecerá así hasta que se escuche un ruido.
 - En ese caso pasará al estado "asustada".
- En el estado "asustada" la muñeca llorará
 - Cuando el ruido desaparezca pasará a estar "dormida" o "tranquila" en función de si tiene o no el chupete puesto.

Diagrama de estados

 Para otros valores de C y R no especificados en el diagrama el sistema permanecerá en el mismo estado en el que se encuentre




Práctica 2.a (V)

- Diseñar el sistema como una FSM tipo Moore
- Generar el fichero de test para simulación
- Simular y comprobar su correcto funcionamiento
- Implementar sobre la FPGA

Test-bench de simulación Marcando la opción de Simulación, añadir **New Source** File Edit View Project Source Proces New Source Wizard Select Source Type ↔ □ ♂ × View: 🔘 🔯 Implementation Select source type, file name and its location ■ BMM File ■ ChipScope Definition and Connection File Implementation Constraints File IP (CORE Generator & Architecture Wizard) Hierarchy Hiteraccop □ © Hoja1_5 □ L3 xc3s1000-5ft256 □ L3 control - Behavioral (control.vhd MEM File Schematic User Document File name: Verilog Module Verilog Test Fixture VHDL Module VHDL Library VHDL Package C:\Xilinx\Hoja1_5 No Processes Running **P** No single design module is selected. Design Utilities H More Info Next Cancel


Test-bench de simulación

Se abrirá la herramienta New Source Wizard



Test-bench de simulación

Para finalizar



Calificación (I)

- El estudiante posee el enunciado de la práctica con al menos 1 semana de antelación. Debe acudir al laboratorio con la práctica estudiada desde casa
- El estudiante debe enseñar al profesor del laboratorio el diseño manuscrito del apartado realizado en casa
- El estudiante debe responder a una serie de preguntas tipo test sobre la parte 2.a en Moodle
 - Para responder a las preguntas el estudiante cargará un fichero de simulación (ver simulación para calificación) y responderá a las preguntas de Moodle sobre ese apartado
 - Para contestar a estas preguntas se deberá comentar la instanciación del divisor de frecuencias y usar el error de 100MHz
- La práctica 2 presenta una parte avanzada
- La práctica 2 no se recupera

Calificación (II)

- Básico 2.a funcionando sobre FPGA
- Calificación sobre 10
 - 2.a :un máximo de 10 puntos a partir del test realizado si se entrega diseño manuscrito.
 - El 10 equivale a los 0.2 puntos asociados a esta práctica

Calificación (III)

- Simulación para calificación:
 - En la sesión de laboratorio el alumno dispondrá de de un fichero VHDL
 - simu_2a.vhd
 - Añadir el fichero de simulación
 - Add Source
 - Simular y contestar a las preguntas