### Ingeniería de Computadores III

Curso 2020-2021

### Entrega de Abril

María Esther Ramos Iglesias. mramos1238

email: mramos1238@alumno.uned.es

Centro asociado: UNED Aranjuez

# Ejercicio 1

En el ejercicio 1 se va a trabajar en el diseño de un circuito digital que implemente las funciones F1 y F2 a partir de la siguiente tabla de verdad.

x	У	Z	F1	F2
'0'	'0'	'0'	'0'	'0'
'0'	'0'	'1'	'1'	'0'
'0'	'1'	'0'	'0'	'0'
'0'	'1'	'1'	'0'	'1'
'1'	'0'	'0'	'1'	'0'
'1'	'0'	'1'	'1'	'1'
'1'	'1'	'0'	'1'	'1'
'1'	'1'	'1'	'1'	'1'

Imagen 1: Tabla de verdad de las funciones F1 y F2

#### Apartado a)

En el primer apartado se pide implementar la *entity* del circuito. Declaramos los puertos que serán visibles desde el exterior, que en este caso se corresponden con las entradas y salidas de la tabla de verdad.

```
library IEEE;
use IEEE.std_logic_1164.all;
Entity ejercicio1_a is
    port(
        x,y,z: in std_logic;
        F1: out std_logic;
        F2: out std_logic);
end entity ejercicio1_a;
```

#### Apartado b)

Para este apartado desarrollamos una *architecture* que va a definir el comportamiento del circuito para la entity creada previamente.

Nuestro primer paso será crear las funciones booleanas que definen el circuito utilizando para ello Karnaugh.

$$F1 = x + \bar{y}z$$

$$F2 = x(y+z) + yz$$

```
library IEEE;
use IEEE.std_logic_1164.all;
architecture ejercicio1_b of ejercicio1_a is
     begin
           F1 \leftarrow x \text{ or } ((\text{not } y) \text{ and } z);
           F2 \leftarrow (x \text{ and } (y \text{ or } z)) \text{ or } (y \text{ and } z);
end architecture ejercicio1_b;
```

#### Apartado c)

Si diseñamos el circuito obtenido en el apartado b) obtenemos la siguiente figura




Imagen 2: Diseño del Circuito

Una vez tenemos el circuito terminado y sabemos el tipo de puertas lógicas necesitamos en el proyecto, procedemos a crear su entity y architecture

```
library IEEE;
use IEEE.std_logic_1164.all;
entity not1 is -- Puerta not: 1 entrada.
    port(
        x: in std_logic;
        F: out std_logic );
end entity not1;
architecture not1 of not1 is
begin
    F \leftarrow not x;
end architecture not1;
library IEEE;
use IEEE.std_logic_1164.all;
entity and1 is -- Puerta lógica and: 2 entradas.
        x,y: in std_logic;
        F: out std_logic);
end entity and1;
architecture and1 of and1 is
begin
    F \leftarrow x \text{ and } y;
end architecture and1;
library IEEE;
use IEEE.std_logic_1164.all;
entity or1 is -- Puerta lógica or: 2 entradas.
    port(
        x,y: in std_logic;
        F: out std_logic );
end entity or1;
architecture or1 of or1 is
begin
    F \leftarrow x \text{ or } y;
end architecture or1;
```

#### Apartado d)

Escribimos en código una architecture que describa la estructura del circuito utilizando las puertas lógicas creadas en el apartado c). Para ello utilizaremos señales auxiliares

Para las señales se ha seguido la estructura sP1\_X o sP2\_X :

- P: Inicial de la puerta lógica a utilizar
- X: Identificador numérico (Para diferenciar sí se usa la misma puerta lógica).

```
library IEEE;
use IEEE.std logic 1164.all;
architecture ejercicio1_d of ejercicio1_a is
component not1 is
   port(
       x: in std logic;
       F: out std_logic);
end component not1;
component and1 is
    port(
       x,y: in std_logic;
       F: out std logic
    );
end component and1;
component or1 is
    port(
       x,y: in std_logic;
        F: out std_logic);
end component or1;
signal s02_1, sA2_1, sA2_2, s02_2, sN1_1, sA1_1, s01_1 : std_logic;
begin
N1_1: component not1 port map (y, sN1_1);
A1 1: component and1 port map (sN1 1, z, sA1 1);
01_1: component or1 port map (x, sA1_1, F1);
02_1: component or1 port map (y, z, s02_1);
A2_1: component and port map (x, s02_1, sA2_1);
A2_2: component and1 port map (y, z, sA2_2);
O2_2: component or1 port map (sA2_1, sA2_2, F2);
end architecture ejercicio1 d;
```

#### Apartado e)

Vamos a comprobar el correcto funcionamiento de las arquitecture creadas y para ello hemos creado una batería de pruebas.

```
library IEEE;
use IEEE.std_logic_1164.all;
entity ejercicio1 e is
end entity ejercicio1_e;
architecture ejercicio1_e of ejercicio1_e is
    signal x,y,z : std_logic;
    signal F1,F2: std_logic;
    component ejercicio1_a is
       port (
            x,y,z: in std_logic;
            F1,F2: out std_logic);
    end component ejercicio1_a;
    begin
        uut: component ejercicio1_a port map (x,y,z,F1,F2);
        test : process
        begin
            x <= '0', '1' after 40 ns;
           y <= '0', '1' after 20 ns, '0' after 40 ns, '1' after 60 ns;
            z <= '0', '1' after 10 ns, '0' after 20 ns, '1' after 30 ns,
'0' after 40 ns, '1' after 50 ns, '0' after 60 ns, '1' after 70 ns ;
            wait;
        end process test;
end architecture ejercicio1_e;
```

Con las pruebas ya creadas nos salen los siguientes cronogramas:



## Ejercicio 2

En este ejercicio nos piden desarrollar un circuito combinacional con 4 entradas de distintos tipos y longitudes y una única salida.

#### Apartado a)

Con lo descrito en el enunciado desarrollamos la siguiente entity:

```
entity ejercicio2_a is
   generic( N: integer := 8);
    Port (
    NUM1: OUT std_logic_vector(N downto 0);
    X, Y : IN std_logic_vector (N-1 downto 0);
    sel : IN std_logic_vector (1 downto 0);
    E : IN std_logic);
end ejercicio2_a;
```

- Los vectores X e Y tendrán una longitud de 8.
- El vector **sel** tendrá una longitud de 2.
- El vector NUM1 tendrá una longitud de 9.

La arquitectura será la siguiente:

```
architecture ejercicio2_a of ejercicio2_a is
    circuito : process(X,Y,sel)
    variable aux_count: integer;
    variable aux_concat: std_logic_vector(15 downto 0);
    variable aux_x: std_logic_vector(N-1 downto 0); --
    begin
        if (E='0') then --E=0
               NUM1 <= "000000000";
```

```
else --E=1
            case sel is
                 when "00" => --
                     aux_concat(15 downto 8) := X;
                     aux concat(N-1 downto 0) := Y;
                     aux count:=0;
                     for i in 0 to 15 loop --
                         if (aux_concat(i) = '1') then
                             aux_count := aux_count + 1; --
                         end if;
                     end Loop;
                     NUM1 <= std_logic_vector(to_unsigned(aux_count, 9));</pre>
                 when "01" => --
                     if ((unsigned(X) \mod 2) = 0) then
                         if ((unsigned(Y) \mod 2) = 0) then
                             NUM1 <= std_logic_vector(to_signed(2,9));</pre>
                         else
                             NUM1 <= std_logic_vector(to_signed(1,9));</pre>
                         end if;
                     else
                         if ((unsigned(Y) \mod 2) = 0) then
                             NUM1 <= std_logic_vector(to_signed(1,9));</pre>
                             NUM1 <= std_logic_vector(to_signed(0,9));</pre>
                         end if;
                     end if:
                 when "10" => --
Realizamos la operación and sobre X e Y y la almacenamos en NUM1
                     NUM1(N) <= '0';
                     NUM1(N-
1 downto 0) <= std_logic_vector(signed(X) and signed(Y));</pre>
                 when others => --
                     aux_x := std_logic_vector(signed(X) + signed(Y));
                     NUM1 <= std_logic_vector(resize(signed(aux_x), N+1));</pre>
            end case;
        end if;
    end process circuito;
end architecture ejercicio2 a;
```

#### Apartado b)

Para el apartad b se ha realizado un banco de pruebas. Para ello hemos creado un procedure dentro de la arquitecture que compare el resultado obtenido mediante el apartado a) con el esperado según el procedure.

```
procedure check_ALU
        ( X, Y : in std_logic_vector (7 downto 0);
        sel : in std logic vector (1 downto 0);
        E : in std logic;
        actual_NUM1: in std_logic_Vector (8 downto 0);
        error_count: inout integer) is
        variable expected_NUM1 : std_logic_vector(8 downto 0);
        variable aux_count : integer;
    begin
        case E is
            when '0' =>
                expected_NUM1 := std_logic_vector(to_signed(0,9)); -
            when others =>
                if (sel="00") then
                    aux_count:=0;
                    for i in 0 to 7 loop --
                        if (X(i) = '1') then
                        aux_count := aux_count + 1; --
                        end if;
                        if (Y(i) = '1') then
                        aux_count := aux_count + 1; --
                        end if;
                    end Loop;
                    expected_NUM1(8 downto 5) := "0000";
                    expected_NUM1(4 downto 0) := std_logic_vector(to_sig
ned(aux_count,5));
                end if;
                if (sel="01") then
                    if ((unsigned(X) \mod 2) = 0) then
                        if ((unsigned(Y) mod 2) = 0) then
                            expected_NUM1 := "000000010";
                        else
                        expected_NUM1 := "000000001";
                        end if;
                    else
```

```
if ((unsigned(Y) \mod 2) = 0) then
                             expected_NUM1 := "000000001";
                        else
                        expected NUM1 := "0000000000";
                        end if;
                    end if;
                end if;
                if (sel="10") then
                    expected_NUM1 :=std_logic_vector(resize((signed(X) an
d signed(Y)),9));
                end if;
                if (sel="11") then
                    expected_NUM1 :=std_logic_vector(resize(((signed(X))))
+(signed(Y)),9));
                end if;
        end case;
        if (expected_NUM1 /= actual_NUM1) then
            report "ERROR: Valor esperado: " & integer'image(to_integer(s
igned(expected_NUM1))) & " en binario. Valor obtenido: " & integer'image(
to_integer(signed(NUM1)));
            error_count := error_count + 1;
        end if;
    end procedure check_ALU;
```

Y a su vez declaramos las pruebas que haremos. Como queremos abarcar todos los posibles valores de las señales de entrada hemos utilizado tres bucles de tipo for anidados:

```
begin
        uut: component ejercicio2_a port map (NUM1,X,Y,sel,E);
        test : process is
            variable error_count: integer:=0;
        begin
            report "Comienza la simulacion";
            E <= '0';
            for g in 0 to 3 loop
                for i in 0 to 2**7-1 loop
                    for j in 0 to 2**7-1 loop
                         sel <= std_logic_vector(to_unsigned(g,2));</pre>
                         X <= std_logic_vector(to_unsigned(i,8)); --</pre>
Bucle X
                         Y <= std_logic_vector(to_unsigned(j,8)); --
Bucle Y
                         wait for 10 ns;
```

```
check_ALU(X,Y,sel,E,NUM1,error_count);
                     end loop;
                 end loop;
            end loop;
            wait for 10 ns;
            for g in 0 to 3 loop
                 for i in 0 to 2**7-1 loop
                     for j in 0 to 2**7-1 loop
                         sel <= std_logic_vector(to_unsigned(g,2)); --</pre>
                         X <= std_logic_vector(to_unsigned(i,8)); --</pre>
Bucle X
                         Y <= std_logic_vector(to_unsigned(j,8)); --</pre>
                         wait for 10 ns;
                         check_ALU(X,Y,sel,E,NUM1,error_count);
                     end loop;
                 end loop;
            end loop;
```

Como añadir todas las pruebas en el documento resultaría en un informe ilegible se adjuntan cronogramas de algunos valores que pueden tomar las señales de entrada:

• E=1. Sel=0-1. Y=0-1, X=0-1-2

<b>♦</b>	Msgs		4			4			0				
<b>II</b> → NUM1	000000001	(000000000	000000001		000000010	000000001	000000010	i i	000000001		000000000	000000010	000000001
<b>∓</b> -≰> X	00000010	(00000000		00000001		00000010		00000000		00000001		00000010	
<b>+</b> -❖ Y	00000001	00000000	00000001	00000000	00000001	00000000	00000001	00000000	00000001	00000000	00000001	00000000	00000001
<b>∓</b> -∳ sel	01	(00						01					
<b>⇔</b> E	1												

• E=1. Sel=2-3. Y=0-1, X=0-1-2

<b>I</b> III NUM1	000000011	000000000			(0000000	01 (0000000	00			000000001		0000000	10	(000000011
<b></b> X	00000010	00000000		(0000000	1	0000001	0		00000000		(00000001		0000001	
<b> </b> Y	00000001	00000000	0000000	1 (0000000	0000000	1 (000000	\$0000000	1	00000000	00000001	(00000000	(0000000	1 (0000000	00000001
<b></b> -  sel	11	10							11					
<u> </u>	1													

• E=0. Sel=2-3. Y=0-1, X=0-1-2

<b>II</b> → NUM1	000000000	000000000															
<b>—</b> - <b>4</b> > X	00000010	00000000		00000001		00000010		(0)	0000000			00000001		00000010	)		
<b>—</b> -◆ Y	00000001	(00000000	(00000001	,0000000¢	00000001	00000000	0000000	. ,0	0000000	,	00000001	00000000	0000000	00000000	)	00000001	
<b>+</b> → sel	11	(10						1	1								
_ <b>∳</b> E	0																

Si lanzamos el código nos dará distintos mensajes dependiendo de si acaba con errores o sin errores.

```
VSIM 105> run
# ** Note: Comienza la simulacion
# Time: 0 ps Iteration: 0 Instance: /ejercicio2_b
# ** Note: Finaliza la simulacion sin errores
# Time: 1310730 ns Iteration: 0 Instance: /ejercicio2_b

# ** Note: ERROR: Valor esperado: 3 en binario. Valor obtenido: 1
# Time: 983040 ns Iteration: 0 Instance: /ejercicio2_b
# ** Note: ERROR: Valor esperado: 1 en binario. Valor obtenido: 0
# Time: 983050 ns Iteration: 0 Instance: /ejercicio2_b
# ** Note: Finaliza la simulacion:16384errores
# Time: 1310730 ns Iteration: 0 Instance: /ejercicio2 b
```