Міністерство освіти і науки України Національний університет "Львівська політехніка" Кафедра ЕОМ



Звіт

з лабораторної роботи №2

з дисципліни: "Моделювання комп'ютерних систем" на тему: "Структурний опис цифрового автомата"

> Виконав: ст. гр. КІ-201 Голодняк А.Р.

> > Прийняв: Козак Н.Б.

Мета: "На базі стенда реалізувати цифровий автомат світлових ефектів".

Завдання до варіанту № 4:

Варіант – 4:

Пристрій повинен реалізувати 8 комбінацій вихідних сигналів згідно таблиці;

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	0	0	0	0	0	0	1
1	0	1	0	0	0	0	1	0
2	0	0	1	0	0	1	0	0
3	0	0	0	1	1	0	0	0
4	0	0	1	1	1	1	0	0
5	0	1	1	1	1	1	1	0
6	1	1	1	1	1	1	1	1
7	0	0	0	0	0	0	0	0

- Пристрій повинен використовувати 12MHz тактовий сигнал від мікроконтролера IC1 і знижувати частоту за допомогою внутрішнього подільника, Мікроконтролер IC1 є частиною стенда Elbert V2 – Spartan 3A FPGA. Тактовий сигнал заведено нв вхід LOC = P129 FPGA (див. Додаток – 1).
- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (MODE);
 - Якщо MODE=0 то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
 - Якщо MODE=1 то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід керування швидкістю роботи(SPEED):
 - Якщо SPEED=0 то автомат працює зі швидкістю, визначеною за замовчуванням.
 - Якщо SPEED=1 то автомат працює зі швидкістю, В 4 РАЗИ НИЖЧОЮ ніж в режимі (SPEED=0).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів (див. Додаток – 1).
- Для керування сигналами RESET/SPEED використати будь як! з PUSH BUTTON кнопок (див. Додаток – 1).

Хід виконання:


1) Створюю TransitionLogic.vhd

```
entity Transition_logic_intf is
         34
                  NEXT_STATE : out std_logic_vector(2 downto 0)
35
36
    end transition_logic_intf;
37
    architecture transition_logic_arch of transition_logic_intf is
39
40
41
42
        NEXT_STATE(0) <= (not(MODE) and not(CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
43
                      (not(MODE) and not(CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or (not(MODE) and (CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
44
45
46
                      (not (MODE) and
                                           (CUR_STATE(2)) and
                                                                       (CUR_STATE(1)) and not (CUR_STATE(0))) or
47
                           (MODE) and not(CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
                           (MODE) and not(CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or (MODE) and (CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
48
49
                           (MODE) and
                                           (CUR_STATE(2)) and
                                                                       (CUR_STATE(1)) and not (CUR_STATE(0)));
50
52
        NEXT_STATE(1) <= (not(MODE) and not(CUR_STATE(2)) and not (CUR_STATE(1)) and
                                                                                                          (CUR STATE(0))) or
                      (not (MODE) and not (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or (not (MODE) and (CUR_STATE(2)) and not (CUR_STATE(1)) and (CUR_STATE(0))) or (not (MODE) and (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or
53
54
56
                           (MODE) and not(CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
57
                           (MODE) and not(CUR_STATE(2)) and (CUR_STATE(1)) and (CUR_STATE(0))) or (MODE) and (CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
                           (MODE) and
58
                          (MODE) and
                                            (CUR_STATE(2)) and
                                                                       (CUR_STATE(1)) and
                                                                                                  (CUR_STATE (0)));
59
60
        61
                                                                                                          (CUR STATE(0))) or
62
63
64
                      (not (MODE) and
                                            (CUR_STATE(2)) and
                                                                       (CUR_STATE(1)) and not (CUR_STATE(0))) or
65
                           (MODE) and not(CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
                                           (CUR_STATE(2)) and not (CUR_STATE(1)) and (CUR_STATE(0))) or (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or
                           (MODE) and
66
                           (MODE) and
67
                                            (CUR STATE(2)) and
                                                                       (CUR STATE(1)) and
                           (MODE) and
    end transition logic arch;
```


2) Створюю OutputLogic.vhd

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
            entity out_logic_intf is
                 Port ( IN_BUS : in std_logic_vector(2 downto 0);
                         OUT_BUS : out std_logic_vector(7 downto 0)
        6
            end out logic intf;
       10
           architecture out_logic_arch of out_logic_intf is
       11
       12
            begin
       13
                 \label{eq:out_BUS(0)}  \mbox{OUT\_BUS(0)} \ \mbox{<= } (\mbox{not}(\mbox{IN\_BUS(2)}) \ \mbox{and } \mbox{not}(\mbox{IN\_BUS(1)}) \ \mbox{and } \mbox{not}(\mbox{IN\_BUS(0)})) \ \mbox{or} 
       14
               (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));
OUT_BUS(1) <= (not(IN_BUS(2)) and not(IN_BUS(1)) and IN_BUS(0)) or
       15
       16
                           (IN_BUS(2) and not(IN_BUS(1)) and IN_BUS(0)) or
       17
                            (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));
       18
               19
       20
       21
                           (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));
       22
                OUT_BUS(3) <= (not(IN_BUS(2)) and IN_BUS(1) and IN_BUS(0)) or
       23
                           (IN_BUS(2) and not(IN_BUS(1)) and not(IN_BUS(0))) or (IN_BUS(2) and not(IN_BUS(1)) and IN_BUS(0)) or
       24
       25
                           (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));
       26
              OUT_BUS(4) <= (not(IN_BUS(2)) and IN_BUS(1) and IN_BUS(0))
       27
       28
                           (IN_BUS(2) and not(IN_BUS(1)) and not(IN_BUS(0))) or
                           (IN_BUS(2) and not(IN_BUS(1)) and IN_BUS(0)) or (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0));
       29
       30
              OUT_BUS(5) <= (not(IN_BUS(2)) and IN_BUS(1) and not(IN_BUS(0))) or
       31
                            (IN_BUS(2) and not(IN_BUS(1)) and not(IN_BUS(0))) or
       32
       33
                           (IN_BUS(2) and not(IN_BUS(1)) and IN_BUS(0)) or
              (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));
OUT_BUS(6) <= (not(IN_BUS(2)) and not(IN_BUS(1)) and IN_BUS(0)) or
       34
       35
                           (IN_BUS(2) and not(IN_BUS(1)) and IN_BUS(0)) or
       36
       37
                           (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));
              OUT_BUS(7) <= (not(IN_BUS(2)) and not(IN_BUS(1)) and not(IN_BUS(0))) or (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));
       38
       39
TM 40 end out_logic_arch;
```

3) Створюю схему LightController.sch



4) Створюю файл TopLevel.sch



Також, щоб забезпечити можливість зменшення вхідної частоти в чотири рази – умова завдання, додаю мультиплексор.

5) Додаю Constraints.ucf файл

```
UCF for ElbertV2 Development Board
10
11
   CONFIG VCCAUX = "3.3" :
12
   # Clock 12 MHz
13
    NET "CLOCK"
                          LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
14
15
   16
17
   18
19
20
      NET "OUT_B(7)"
                          LOC = P46
                                   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "OUT_B(6)"
                                   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                          LOC = P47
21
      NET "OUT_B(5)"
                          LOC = P48
                                   | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
                                                                  DRIVE = 12;
22
                          LOC = P49
                                   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "OUT B(4)"
23
                                  | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "OUT_B(3)"
                          LOC = P50
24
      NET "OUT B(2)"
                          LOC = P51
25
                                  | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "OUT_B(1)"
26
                          LOC = P54
     NET "OUT B(0)"
                          LOC = P55
  30
                              DP Switches
  31
32
                   LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "MODE"
33
34
   35
                              Switches
36
   NET "RESET" LOC = P80 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "SPEED" LOC = P79 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
39
40
```


6) Симулюю роботу OutputLogic :




7) Симулюю роботу TransitionLogic:




8) Симулюю роботу LightController.sch:



9) Симулюю роботу TopLevel.sch:



10) Генерую ВІМ файл:



Висновок: На даній лабораторній роботі я на базі стенда Elbert V2- Spartan 3A FPGA реалізував цифровий автомат світлових ефектів. Навчився створювати нові елементи і описувати логіку їх роботи засобами VHDL.