Міністерство освіти і науки України Національний університет "Львівська політехніка" Кафедра ЕОМ



Звіт про виконання лабораторної роботи №3 з дисципліни: "Моделювання комп'ютерних систем"

Виконав: ст.гр. КІ-201 Голодняк А.Р.

Прийняв: асистент

Козак Н.Б.

Тема роботи


Поведінковий опис цифрового автомата Перевірка роботи автомата за допомогою стенда Elbert V2- Spartan 3A FPGA.

Мета роботи

На базі стенда Elbert V2- Spartan 3A FPGA реалізувати цифровий автомат для обчислення значення виразу дотримуючись наступних вимог:

Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання.

- 1. Функціонал пристрою повинен бути реалізований згідно отриманого варіанту завдання Дивись розділ ЗАВДАННЯ
- 2. Пристрій повинен бути ітераційним АЛП повинен виконувати за один такт одну операцію та реалізованим згідно наступної структурної схеми
- 3. Кожен блок структурної схеми повинен бути реалізований на мові в окремому файлі Дозволено використовувати всі оператори
- 4. Для кожного блока структурної схеми повинен бути згенерований символ
- 5. Інтеграція структурних блоків в єдину систему та зі стендом повинна бути виконана за допомогою
- 6. Кожен структурний блок і схема в цілому повинні бути промодельовані за допомогою симулятора
- 7. Формування вхідних даних на шині повинно бути реалізовано за допомогою перемикачів елемент на стенді Див Додаток інформація про стенд наймолодший розряд значення операнду найстарший розряд значення операнду.
- 8. Керування пристроєм повинно бути реалізовано за допомогою кнопок елементи на стенді Див Додаток інформація про стенд запис першого операнду в пам'ять даних автомата запис другого операнду в пам'ять даних автомата запуск процесу обчислення скидання автомата у початковий стан
- 9. Індикація значень операндів при вводі та вивід результату обчислень повинні бути реалізовані за допомогою семи сегментних індикаторів Індикація переповнення в АЛП за допомогою на стенді Див Додаток інформація про стенд
- 10. Підготувати і захистити звіт



Малюнок 1 - Структурна схема автомата.

ЗАВДАННЯ:

BAPIAHT	ВИРАЗ
0	((OP1 – OP2) + 4) << OP2
1	((OP1 + 2) * OP2) << OP1
2	((OP1 or OP2) + OP2) – 3
3	((OP2 and 5) + OP2) – OP1
4	((4 + OP1) xor OP2) – OP1
5	((1 << OP1) + OP2) - OP1
6	((OP1 + OP2) - 2) << OP2
7	((OP1 << 2) - OP2) + 4
8	((OP1 * OP2) >> 1) + OP1
9	((OP2 - 4) + OP1) or 2
10	((OP2 – OP1) << 1) + OP1
11	((OP1 * 2) + OP2) >> 1
12	((OP1 xor OP2) + OP2) – 1

Таблиця 1 – Варіанти завдань.

Мій вираз : ((OP2 and 5) + OP2) - OP1

Виконання роботи:

1. Створив VHDL мультиплексор

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity my_MuX_intf is
port(
        DATA_IN : in std_logic_vector(7 downto 0);
        IN SEL
                  : in std_logic_vector(1 downto 0);
        CONSTANT_BUS : in std_logic_vector(7 downto 0);
        RAM_DATA_OUT_BUS: in std_logic_vector(7 downto 0);
        IN_SEL_OUT_BUS : out std_logic_vector(7 downto 0)
        );
end my_MuX_intf;
architecture my_MuX_arch of my_MuX_intf is
  INSEL_A_MUX: process(DATA_IN, CONSTANT_BUS, RAM_DATA_OUT_BUS, IN_SEL)
         begin
                  if(IN\_SEL = "00") then
                           IN_SEL_OUT_BUS <= DATA_IN;</pre>
                  elsif(IN_SEL = "01") then
                           IN_SEL_OUT_BUS <= RAM_DATA_OUT_BUS;</pre>
                  else
                           IN_SEL_OUT_BUS <= CONSTANT_BUS;</pre>
                  end if;
         end process INSEL_A_MUX;
end my_MuX_arch;
```

2. Симуляція роботи мультиплексора


Name	Value	0.0 us	0.5 us	1.0 us	1.5 us	2.0 us	2.5 us	3.0 us	3.5 us
▶ 📑 data_in[7:0]	00001101				0000	1101			
in_sel[1:0]	11	(0	D	0	1	1	D	1	1
constant_bus[7:0]	11111111				1111	1111			
	00000001				0000	0001			
▶ ■ in_sel_out_bus(7:0)	11111111	0000	1101	0000	0001		1111	1111	

3. Створив VHDL файл який реалізує регістр АСС

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity my_ACC_intf is
port(
         CLOCK
                       : in std_logic;
         ACC\_WR
                        : in std_logic;
         ACC RST
                        : in std_logic;
         ACC_DATA_IN_BUS : in std_logic_vector(7 downto 0);
         ACC_DATA_OUT_BUS: out std_logic_vector(7 downto 0)
end my_ACC_intf;
architecture my_ACC_arch of my_ACC_intf is
signal ACC_DATA : std_logic_vector(7 downto 0);
begin
ACC : process(CLOCK, ACC_DATA)
          begin
                   if (rising_edge(CLOCK)) then
                             if(ACC_RST = '1') then
                                      ACC_DATA \le "000000000";
                             elsif (ACC_WR = '1') then
                                      ACC_DATA <= ACC_DATA_IN_BUS;
                             end if;
                   end if;
                   ACC\_DATA\_OUT\_BUS \mathrel{<=} ACC\_DATA;
          end process ACC;
```

end my_ACC_arch;

4. Симуляція роботи регістра



5. Створив VHDL файл який реалізує ALU

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity my_ALU_intf is
port(

OP_CODE_BUS : in std_logic_vector(1 downto 0);
IN_SEL_OUT_BUS : in std_logic_vector(7 downto 0);
ACC_DATA_OUT_BUS : in std_logic_vector(7 downto 0);
ACC_DATA_IN_BUS : out std_logic_vector(7 downto 0)
);
end my_ALU_intf;
```


```
architecture my_ALU_arch of my_ALU_intf is
begin
ALU: process(OP_CODE_BUS, IN_SEL_OUT_BUS, ACC_DATA_OUT_BUS)
                 variable A : unsigned(7 downto 0);
                 variable B : unsigned(7 downto 0);
         begin
                 A := unsigned(ACC_DATA_OUT_BUS);
                 B := unsigned(IN_SEL_OUT_BUS);
                 case(OP_CODE_BUS) is
                          when "00"
                                            => ACC_DATA_IN_BUS <= STD_LOGIC_VECTOR(B);
                          when "01"
                                            => ACC DATA IN BUS <= STD LOGIC VECTOR(A + B);
                                            => ACC_DATA_IN_BUS <= STD_LOGIC_VECTOR(A - B);
                          when "10"
                          when "11"
                                            => ACC_DATA_IN_BUS <= STD_LOGIC_VECTOR(B and "00000101");
                          when others => ACC_DATA_IN_BUS <= "000000000";
                 end case;
```

end process ALU;

signal cu_cur_state : cu_state_type;

end my_ALU_arch;

6. Симуляція роботи АЛП



type cu_state_type is (cu_rst, cu_idle, cu_load_op1, cu_load_op2, cu_run_calc0, cu_run_calc1, cu_run_calc2, cu_run_calc3, cu_finish);

7. Створив VHDL файл який реалізує CU

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity my_CU_intf is
port(
CLOCK
           : in std logic;
ENTER OP1 : in std logic;
ENTER_OP2 : in std_logic;
CALCULATE : in std_logic;
RESET
          : in std_logic;
RAM WR
             : out std logic;
RAM_ADDR_BUS: out std_logic_vector(1 downto 0);
CONSTANT_BUS: out std_logic_vector(7 downto 0);
ACC WR
            : out std logic;
ACC_RST
            : out std_logic;
IN_SEL
          : out std_logic_vector(1 downto 0);
OP_CODE_BUS: out std_logic_vector(1 downto 0)
end my_CU_intf;
architecture my_CU_arch of my_CU_intf is
```

```
signal cu next state : cu state type;
begin
CONSTANT_BUS <= "00000001";
CU_SYNC_PROC: process (CLOCK)
 begin
   if (rising_edge(CLOCK)) then
    if (RESET = '1') then
      cu\_cur\_state <= cu\_rst;
       cu_cur_state <= cu_next_state;
    end if;
   end if;
 end process;
          CUNEXT_STATE_DECODE: process (cu_cur_state, ENTER_OP1, ENTER_OP2, CALCULATE)
 begin
   --declare default state for next_state to avoid latches
   cu_next_state <= cu_cur_state; --default is to stay in current state
   --insert statements to decode next_state
   --below is a simple example
                    case(cu_cur_state) is
                              when cu_rst
                                         cu_next_state \le cu_idle;
                               when cu_idle
                                         if (ENTER\_OP1 = '1') then
                                                   cu_next_state <= cu_load_op1;
                                         elsif (ENTER_OP2 = '1') then
                                                   cu next state <= cu load op2;
                                         elsif (CALCULATE = '1') then
                                                   cu_next_state <= cu_run_calc0;
                                         else
                                                   cu next state <= cu idle;
                                         end if;
                               when cu_load_op1
                                         cu_next_state <= cu_idle;
                               when cu_load_op2 =>
                                         cu\_next\_state <= cu\_idle;
                               when cu_run_calc0 =>
                                         cu_next_state <= cu_run_calc1;
                               when cu_run_calc1 =>
                                         cu\_next\_state <= cu\_run\_calc2;
                               when cu_run_calc2 =>
                                         cu_next_state <= cu_run_calc3;</pre>
                               when cu_run_calc3 =>
                                         cu_next_state <= cu_finish;
                               when cu_finish
                                                   =>
                                         cu_next_state <= cu_finish;
                               when others
                                                                        =>
                                         cu_next_state <= cu_idle;
```

end process;

```
CU_OUTPUT_DECODE: process (cu_cur_state)
begin
                case(cu_cur_state) is
                         when cu_rst
                                                    =>
                                                             <= "00";
                                  IN_SEL
                                  OP_CODE_BUS
                                                    <= "00";
                                  RAM\_ADDR\_BUS \le "00";
                                  RAM WR
                                                             <= '0';
                                  ACC_RST
                                                             <= '1';
                                  ACC_WR
                                                             <= '0';
                         when cu idle
                                  IN_SEL
                                                             <= "00";
                                  OP_CODE_BUS
                                                    <= "00";
                                  RAM\_ADDR\_BUS \le "00";
                                  RAM_WR
                                                             <= '0';
                                  ACC_RST
                                                             <= '0';
                                  ACC_WR
                                                             <= '0';
                         when cu_load_op1
                                  IN_SEL
                                                             <= "00";
                                  OP_CODE_BUS
                                                    <= "00";
                                  RAM_ADDR_BUS <= "00";
                                  RAM_WR
                                                             <= '1';
                                  ACC_RST
                                                             <= '0';
                                  ACC_WR
                                                             <= '1';
                         when cu_load_op2 =>
                                                             <= "00";
                                  IN_SEL
                                                    <= "00";
                                  OP_CODE_BUS
                                  RAM_ADDR_BUS <= "01";
                                  RAM_WR
                                                             <= '1';
                                  ACC_RST
                                                             <= '0';
                                  ACC_WR
                                                             <= '1';
                         when cu run calc0 =>
                                  IN_SEL
                                                             <= "10";
                                  OP_CODE_BUS
                                                    <= "00";
                                  RAM_ADDR_BUS <= "00";
                                  RAM_WR
                                                             <= '0';
                                  ACC_RST
                                                             <= '0';
                                  ACC_WR
                                                             <= '1';
                         when cu_run_calc1 =>
                                  IN_SEL
                                                             <= "01";
                                  OP_CODE_BUS
                                                    <= "11";
                                  RAM\_ADDR\_BUS \le "01";
                                  RAM_WR
                                                             <= '0';
                                  ACC_RST
                                                             <= '0';
                                  ACC_WR
                                                             <= '1';
                         when cu_run_calc2 =>
```

IN_SEL

<= "01";


```
OP_CODE_BUS
                         <= "01";
        RAM_ADDR_BUS <= "01";
        RAM_WR
                                  <= '0';
        ACC_RST
                                  <= '0';
        ACC_WR
                                  <= '1';
when cu_run_calc3 =>
        IN_SEL
                                  <= "01";
        OP_CODE_BUS <= "10";
        RAM\_ADDR\_BUS \ <= "00";
        RAM_WR
                                  <= '0';
        ACC_RST
                                  <= '0';
        ACC_WR
                                  <= '1';
when cu_finish
        IN_SEL
                                  <= "00";
        OP_CODE_BUS <= "00";
        RAM\_ADDR\_BUS \ <= "00";
        RAM_WR
                                  <= '0';
        ACC_RST
                                  <= '0';
        ACC_WR
                                  <= '0';
when others
        IN_SEL
                                  <= "00";
        OP_CODE_BUS
                         <= "00";
        RAM\_ADDR\_BUS \ <= "00";
        RAM_WR
                                  <= '0';
        ACC_RST
                                  <= '0';
        ACC_WR
                                  <= '0';
```

end case;

end process;

end my_CU_arch;


8. Симуляція роботи керуючого автомата



9. Створив VHDL файл який реалізує RAM

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity my_RAM_intf is
port(
CLOCK
              : in std_logic;
RAM WR
               : in std logic;
RAM_ADDR_BUS : in STD_LOGIC_VECTOR(1 downto 0);
RAM_DATA_IN_BUS : in STD_LOGIC_VECTOR(7 downto 0);
RAM_DATA_OUT_BUS: out STD_LOGIC_VECTOR(7 downto 0)
end my_RAM_intf;
architecture my_RAM_arch of my_RAM_intf is
type ram_type is array (3 downto 0) of STD_LOGIC_VECTOR(7 downto 0);
signal RAM_UNIT
                                              : ram_type;
begin
--when reset will init const
RAM: process(CLOCK, RAM ADDR BUS, RAM UNIT)
      begin
                if (rising_edge(CLOCK)) then
                          if (RAM_WR = '1') then
                                    RAM_UNIT(conv_integer(RAM_ADDR_BUS)) <= RAM_DATA_IN_BUS;
                end if;
                RAM_DATA_OUT_BUS <= RAM_UNIT(conv_integer(RAM_ADDR_BUS));
      end process RAM;
end my RAM arch;
```

10. Симуляція роботи RAM



11. Створив VHDL файл який реалізує Sev Seg Decoder

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity OUT_PUT_DECODER_intf is
port(
                  : IN STD LOGIC;
CLOCK
                   : IN STD_LOGIC;
RESET
ACC_DATA_OUT_BUS: IN std_logic_vector(7 downto 0);
COMM ONES
                           : OUT STD LOGIC;
COMM DECS
                  : OUT STD LOGIC;
COMM_HUNDREDS : OUT STD_LOGIC;
                                   : OUT STD LOGIC;
SEG A
                                   : OUT STD_LOGIC;
SEG_B
SEG_C
                                   : OUT STD_LOGIC;
```

```
SEG D
                                       : OUT STD LOGIC;
SEG E
                                       : OUT STD LOGIC;
SEG F
                                       : OUT STD LOGIC;
                                       : OUT STD_LOGIC;
SEG G
DP
                         : OUT STD LOGIC
end OUT_PUT_DECODER_intf;
architecture OUT PUT DECODER arch of OUT PUT DECODER intf is
signal ONES_BUS: STD_LOGIC_VECTOR(3 downto 0) := "0000";
signal DECS_BUS: STD_LOGIC_VECTOR(3 downto 0) := "0001";
signal HONDREDS_BUS: STD_LOGIC_VECTOR(3 downto 0) := "0000";
begin
 BIN_TO_BCD: process (ACC_DATA_OUT_BUS)
    variable hex_src : STD_LOGIC_VECTOR(7 downto 0);
    variable bcd : STD_LOGIC_VECTOR(11 downto 0);
  begin
    bcd
              := (others => '0');
    hex_src
               := ACC_DATA_OUT_BUS;
    for i in hex_src'range loop
      if bcd(3 downto 0) > "0100" then
        bcd(3 \text{ downto } 0) := bcd(3 \text{ downto } 0) + "0011";
      end if;
      if bcd(7 downto 4) > "0100" then
        bcd(7 downto 4) := bcd(7 downto 4) + "0011";
      end if;
      if bcd(11 downto 8) > "0100" then
        bcd(11 downto 8) := bcd(11 downto 8) + "0011";
      end if:
      bcd := bcd(10 downto 0) & hex src(hex src'left); -- shift bcd + 1 new entry
      hex_src := hex_src(hex_src'left - 1 downto hex_src'right) & '0'; -- shift src + pad with 0
    end loop;
    HONDREDS BUS
                      <= bcd (11 downto 8);
    DECS BUS
                  <= bcd (7 downto 4);
    ONES_BUS
                <= bcd (3 downto 0);
  end process BIN_TO_BCD;
 INDICATE: process(CLOCK)
          type DIGIT TYPE is (ONES, DECS, HUNDREDS);
          variable CUR_DIGIT : DIGIT_TYPE := ONES;
          variable DIGIT_VAL
                                       : STD_LOGIC_VECTOR(3 downto 0) := "0000";
          variable DIGIT_CTRL
                                       : STD_LOGIC_VECTOR(6 downto 0) := "00000000";
          variable COMMONS_CTRL: STD_LOGIC_VECTOR(2 downto 0) := "000";
```

```
begin
```


```
if (rising_edge(CLOCK)) then
         if(RESET = '0') then
                  case CUR_DIGIT is
                           when ONES =>
                                     DIGIT VAL := ONES BUS;
                                     CUR_DIGIT := DECS;
                                     COMMONS_CTRL := "001";
                           when DECS =>
                                     DIGIT_VAL := DECS_BUS;
                                     CUR_DIGIT := HUNDREDS;
                                     COMMONS CTRL := "010";
                           when HUNDREDS =>
                                     DIGIT_VAL := HONDREDS_BUS;
                                     CUR_DIGIT := ONES;
                                     COMMONS_CTRL := "100";
                           when others =>
                                     DIGIT\_VAL := ONES\_BUS;
                                     CUR_DIGIT := ONES;
                                     COMMONS_CTRL := "000";
                  end case;
                  case DIGIT_VAL is
                                         --abcdefg
                           when "0000" => DIGIT_CTRL := "1111110";
                           when "0001" => DIGIT_CTRL := "0110000";
                           when "0010" => DIGIT_CTRL := "1101101";
                           when "0011" => DIGIT_CTRL := "1111001";
                           when "0100" => DIGIT_CTRL := "0110011";
                           when "0101" => DIGIT_CTRL := "1011011";
                           when "0110" => DIGIT_CTRL := "1011111";
                           when "0111" => DIGIT_CTRL := "1110000";
                           when "1000" => DIGIT_CTRL := "1111111";
                           when "1001" => DIGIT_CTRL := "1111011";
                           when others \Rightarrow DIGIT_CTRL := "00000000";
                  end case;
         else
                  DIGIT_VAL := ONES_BUS;
                  CUR DIGIT := ONES;
                  COMMONS_CTRL := "000";
         end if;
         COMM_ONES
                            <= COMMONS_CTRL(0);
         COMM DECS
                            <= COMMONS CTRL(1);
         COMM HUNDREDS <= COMMONS CTRL(2);
         SEG_A <= DIGIT_CTRL(6);</pre>
         SEG_B <= DIGIT_CTRL(5);</pre>
         SEG_C <= DIGIT_CTRL(4);
         SEG_D <= DIGIT_CTRL(3);</pre>
```


```
SEG_E <= DIGIT_CTRL(2);
SEG_F <= DIGIT_CTRL(1);
SEG_G <= DIGIT_CTRL(0);
DP <= '0';</pre>
```

 $\mbox{end if;} \\ \mbox{end process INDICATE;} \\$


end OUT_PUT_DECODER_arch;

12. Симуляція роботи декодера





14. Симуляція роботи схеми ((OP2 and 5) + OP2) - OP1 При $OP1 = 0000 \ 0100$, $OP2 = 0000 \ 1011$; $0000 \ 1011$ and $101 = 0000 \ 0001$; $0000 \ 0001 + 0000 \ 1011 = 0000 \ 1100$; $0000 \ 1100 - 0000 \ 0100 = 0000 \ 1000$.



Висновок: На даній лабораторній роботі я на базі стенда Elbert V2-Spartan 3A FPGA реалізувати цифровий автомат для обчислення значення виразу.