ÍNDICE

Prefacio							
	Organización de la Unidad Didáctica						
Cómo utilizar el libro							
	Obje	etivos d	locentes	27			
1.	Fun	Fundamentos del diseño del hardware digital					
	1.1.	Introd	lucción	33			
	1.2.	Lengu	ajes para la descripción de hardware	34			
		1.2.1.	Usos de un programa HDL	35			
		1.2.2.	HDL más ampliamente usados	35			
	1.3.	Ciclo	de diseño de los circuitos digitales	36			
1.4. Tecnologías de circuitos integrados			logías de circuitos integrados	38			
		1.4.1.	Clasificación de las tecnologías	39			
		1.4.2.	Comparación entre tecnologías	42			
	1.5.	Propie	edades de los circuitos digitales	47			
		1.5.1.	Retardo de los dispositivos	47			
		1.5.2.	Ejecución concurrente	49			
		1.5.3.	Diseños marginales	50			
		1.5.4.	Fortaleza de las señales	50			
	1.6.	Test d	le los circuitos	51			
		1.6.1.	Test en manufactura	52			

		1.6.2.	Test funcional	54
		1.6.3.	Programas de test funcional	55
		1.6.4.	Banco de pruebas	56
	1.7.	Repres	sentaciones y niveles de abstracción	57
		1.7.1.	Representación del sistema	57
		1.7.2.	Niveles de abstracción	58
		1.7.3.	VHDL en el flujo de desarrollo	63
	1.8.	Conce	ptos básicos a través de un ejemplo	63
		1.8.1.	Comportamiento al nivel de funciones lógicas	64
		1.8.2.	Descripción de la estructura	70
		1.8.3.	Descripción abstracta del comportamiento	72
		1.8.4.	Banco de pruebas	76
		1.8.5.	Configuración	78
	1.9.	Dos si	muladores de VHDL'93: VeriBest y ModelSim	79
		1.9.1.	Diseño de un buffer triestado	79
		1.9.2.	Diseño del banco de pruebas	80
1.10. Lecturas recomendadas				82
	1.11. Ejercicios de autocomprobación			
	1.12.	Solucio	ones de los ejercicios	87
2.	Con	ceptos	s básicos de VHDL	91
	2.1.	Introd	ucción	95
	2.2.	Unidae	des de diseño	95
	2.3.	Entity	·	97
		2.3.1.	Cláusula port	98
		2.3.2.	Cláusula generic	.00
		2.3.3.	Declaraciones	01
		2.3.4.	Sentencias	01

	2.3.5.	Resumen de la sintaxis de la entity
2.4.	Archite	ecture
2.5.	Asigna	ciones concurrentes
	2.5.1.	Asignaciones concurrentes simples
	2.5.2.	Asignaciones concurrentes condicionales
	2.5.3.	Asignaciones concurrentes de selección
	2.5.4.	Sensibilidad de las sentencias concurrentes
2.6.	Senten	cia generate
	2.6.1.	Sentencia generate iterativa
	2.6.2.	Sentencia generate condicional
2.7.	Bloque	e process
	2.7.1.	Sentencias wait
	2.7.2.	Lista de sensibilidad
2.8.	Código	secuencial
	2.8.1.	Asignación secuencial a una señal
	2.8.2.	Asignación secuencial a una variable
	2.8.3.	Sentencia if
	2.8.4.	Sentencia case
	2.8.5.	Bucle for
2.9.	Descrip	oción de la estructura
	2.9.1.	Diseños con estructura regular
2.10.	Parame	etrización
	2.10.1.	Parametrización del comportamiento
	2.10.2.	Parametrización de la estructura
2.11.	Señales	s, variables y constantes
2.12.	Tipos	de datos y operadores
	2.12.1.	Tipos predefinidos en VHDL

		2.12.2. Tipos del paquete IEEE.std_logic_1164				
		2.12.3. Operadores sobre bit_vector y std_logic_vector				
		2.12.4. Tipos del paquete IEEE.numeric_std				
		2.12.5. Tipos time y string				
		2.12.6. Tipos definidos por el usuario				
	2.13.	Atributos				
	2.14.	Librerías				
	2.15.	Assert				
	2.16.	Subprogramas				
		2.16.1. Funciones				
		2.16.2. Procedimientos				
		2.16.3. Diferencias entre funciones y procedimientos 175				
	2.17.	Paquetes				
	2.18.	Lecturas recomendadas				
	2.19.	Ejercicios de autocomprobación				
	2.20.	Soluciones de los ejercicios				
3.	Simulación del código VHDL 201					
	3.1.	Introducción				
	3.2.	Procesamiento del código VHDL				
	3.3.	Orden de compilación				
	3.4.	Drivers				
	3.5.	Inicialización				
		3.5.1. Ejemplo: señal con un driver				
		3.5.2. Ejemplo: señal con dos drivers				
	3.6.	Atributos de las señales				
	3.7.	El retardo delta				
	3.8.	Gestión de la cola de transacciones del driver				

		3.8.1.	Ejemplo: simulación de formas de onda con retardo inercial	222
		3.8.2.	Ejemplo: simulación de formas de onda con retardo de transport	e225
	3.9.	Ejemp	lo: simulación de un circuito sencillo	226
	3.10.	Lectur	as recomendadas	230
	3.11.	Ejercio	cios de autocomprobación	231
	3.12.	Solucio	ones de los ejercicios	240
4.	Dise	eño de	lógica combinacional	273
	4.1.	Introd	ucción	277
	4.2.	Diseño	para síntesis de lógica combinacional	277
		4.2.1.	Empleo de sentencias concurrentes	278
		4.2.2.	Empleo de bloques process	280
	4.3.	Funcio	ones lógicas	280
		4.3.1.	Diseño del circuito	280
		4.3.2.	Programación del banco de pruebas	281
	4.4.	Multip	olexor de 4 entradas	285
		4.4.1.	Diseño usando sentencias secuenciales	285
		4.4.2.	Diseño usando sentencias concurrentes	286
	4.5.	Restac	dor completo de 1 bit	291
		4.5.1.	Descripción del comportamiento	291
		4.5.2.	Descripción de la estructura	293
		4.5.3.	Programación del banco de pruebas	296
	4.6.	Sumad	dor completo de 1 bit	301
		4.6.1.	Diseño del circuito	302
		4.6.2.	Banco de pruebas	302
	4.7.	Unidad	d aritmético lógica	306
		4.7.1.	Diseño de la ALU	306
		172	Programación del banco de pruebas	308

	4.8.	Lectur	ras recomendadas	313
	4.9.	Ejercio	cios de autocomprobación	314
	4.10.	. Soluci	ones de los ejercicios	321
5.	Reg	istros	y memorias	353
	5.1.	Introd	ucción	357
	5.2.	Regist	ro de 4 bits	357
		5.2.1.	Descripción del comportamiento	358
		5.2.2.	Banco de pruebas	358
	5.3.	Regist	ro multifunción	360
		5.3.1.	Descripción del comportamiento	361
		5.3.2.	Banco de pruebas	364
	5.4.	Regist	ro de desplazamiento	368
		5.4.1.	Descripción del comportamiento	368
		5.4.2.	Banco de pruebas	369
		5.4.3.	Banco de pruebas con acceso a fichero	371
	5.5.	Regist	er file	375
		5.5.1.	Registro triestado	376
		5.5.2.	Descripción estructural del register file	378
		5.5.3.	Drivers y función de resolución	378
		5.5.4.	Banco de pruebas del register file	380
		5.5.5.	Descripción del comportamiento del register file	384
	5.6.	Bus bi	idireccional y memorias	386
		5.6.1.	Memoria de sólo lectura	386
		5.6.2.	Memoria de lectura y escritura	388
		5.6.3.	Bus bidireccional	389
	5.7.	Lectur	ras recomendadas	391
	5.8.	Eiercio	cios de autocomprobación	392

	5.9.	Soluci	ones de los ejercicios	. 397
6.	Dise	eño de	lógica secuencial	415
	6.1.	Introd	lucción	. 419
	6.2.	Diseño	o de máquinas de estado finito	. 419
		6.2.1.	Circuito detector de secuencias	. 420
	6.3.	Síntes	is de lógica secuencial	. 422
		6.3.1.	Sentencias condicionales incompletas	. 423
		6.3.2.	Sentencias condicionales completas	. 423
		6.3.3.	Retardos	. 423
		6.3.4.	Inicialización	. 424
		6.3.5.	Bloques process	. 424
	6.4.	Flip-fl	op JK	. 425
		6.4.1.	Diseño del flip-flop	. 426
		6.4.2.	Banco de pruebas	. 426
	6.5.	Máqui	inas de estado finito de Moore	. 430
		6.5.1.	Diseño de la máquina	. 430
		6.5.2.	Banco de pruebas	. 433
		6.5.3.	Modelado estructural	. 437
	6.6.	Máqui	inas de estado finito de Mealy	. 439
		6.6.1.	Diseño de la máquina	. 439
		6.6.2.	Banco de pruebas	. 445
	6.7.	Máqui	inas de estado finito seguras	. 448
	6.8.	Lectur	ras recomendadas	. 451
	6.9.	Ejercie	cios de autocomprobación	. 452
	6.10	. Soluci	ones de los ejercicios	. 463
7.	Met	odolog	gía de transferencia entre registros	513

7.1.	Introducción	517
7.2.	Operaciones de transferencia entre registros	518
	7.2.1. Operación RT básica	518
	7.2.2. Programa RT	520
7.3.	Máquinas de estado finito con camino de datos	522
	7.3.1. Múltiples operaciones RT y camino de datos	522
	7.3.2. Lógica de control mediante FSM	523
	7.3.3. Diagrama de bloques básico de la FSMD	523
7.4.	Descripción del programa RT usando VHDL	525
7.5.	Circuito detector de secuencia	528
7.6.	Control de una máquina expendedora	530
	7.6.1. Protocolo de handshaking	531
	7.6.2. Descripción del algoritmo	532
	7.6.3. Diseño del circuito de control	532
	7.6.4. Programación del banco de pruebas	537
7.7.	Lecturas recomendadas	540
7.8.	Ejercicios de autocomprobación	541
7.9.	Soluciones de los ejercicios	545
APÉI	NDICES	661
A. Ver	iBest VB99.0	561
A.1.	Instalación	563
A.2.	Edición y compilación de un modelo	563
	A.2.1. Arranque del simulador VeriBest VHDL	563
	A.2.2. Creación de un espacio de trabajo	563
	A.2.3. Edición de un fichero	564
	A.2.4. Añadir un fichero al espacio de trabajo	565

		A.2.5.	Compilación de un fichero	. 566
		A.2.6.	Banco de pruebas	. 569
	A.3.	Simula	ción y visualización de los resultados	. 570
		A.3.1.	Establecer las condiciones de la simulación	. 570
		A.3.2.	Activación del simulador	. 571
		A.3.3.	Simulación y visualización de los resultados	. 571
	A.4.	Depura	ado usando el debugger	. 574
в.	Mod	delSim	PE Student Edition	577
	B.1.	Instala	ución	. 579
	B.2.	Edició	n y compilación de un modelo	. 579
		B.2.1.	Arranque del simulador	. 580
		B.2.2.	Creación de un proyecto	. 581
		B.2.3.	Añadir ficheros al proyecto	. 582
		B.2.4.	Compilación de los ficheros	. 586
		B.2.5.	Banco de pruebas	. 588
	В.3.	Simula	ación, visualización y depurado	. 591
		B.3.1.	Activación del modo simulación	. 591
		B.3.2.	Visualización de los resultados	. 593
		В.3.3.	Ejecución de la simulación	. 594
		B 3 4	Inserción de puntos de ruptura	595