INGENIERÍA DE COMPUTADORES III

INSTRUCCIONES

Por favor, entregue esta primera hoja de enunciado junto con el examen.

Dispone de 2 horas para realizar el examen.

MATERIAL PERMITIDO: Ninguno.


Pregunta 1 (2 puntos)

Tomando como base el siguiente código VHDL, dibuje el cronograma de evolución de las señales z1,z2, z3 y z4 entre los instantes 0 y 60 ns.

```
library IEEE;
use IEEE.std_logic_1164.all;
entity cronol is
end entity cronol;
architecture cronol of cronol is
  constant PER : time :=10 ns;
  signal z1: std_logic:='0';
  signal z2, z3, z4: std_logic;
begin
  process is
  begin
    z2<='0'; wait until falling_edge(z1);</pre>
    z2<='1';
                 wait until rising edge(z1);
    z2<='0';
                  wait until falling_edge(z1);
    z2<='1'; wait until rising_edge(z1);
z2<='0'; wait until rising_edge(z1);</pre>
                 wait until rising_edge(z1);
    wait;
  end process;
  process (z1)
  begin
    if(rising_edge(z1)) then
      z3 <= z2;
    end if;
    z4 <= z3;
  end process;
  z1<=not z1 after (PER/2);</pre>
end architecture cronol;
```

Pregunta 2 (3 puntos)

Escriba en VHDL, de las cuatro formas que se detallan a continuación, la **architecture** que describe el comportamiento de un circuito combinacional cuya **entity**, símbolo lógico y tabla de operaciones se muestran a continuación.



ctrl(1)	ctrl(0)	y1	y0
0	0	x1	x0
0	1	x0	x1
1	0	x0	x0
1	1	x1	x1

- **2.a**) (0.75 puntos) Empleando sentencias concurrentes condicionales (**when else**).
- **2.b**) (0.75 puntos) Empleando asignaciones concurrentes de selección (with select).
- 2.c) (0.75 puntos) Empleando un bloque process con sentencias if.
- **2.d**) (0.75 puntos) Empleando un bloque **process** con sentencias **case**.

Pregunta 3 (3 puntos)

Diseñe un circuito secuencial síncrono capaz de detectar cuando los últimos 8 bits recibidos por su entrada serie (DataSIN) son iguales a un cierta palabra patrón de 8 bits almacenada en el circuito.

La palabra patrón es cargada a través de la entrada paralelo (DataPIN). La carga se produce en el flanco de subida de la señal de reloj, cuando la señal Load valga '1'.

Asimismo, el circuito posee una salida de 8 bits llamada Patron, que en todo momento muestra la palabra patrón internamente almacenada en el circuito.

Por otra parte, los últimos 8 bits recibidos por la entrada serie DataSIN van almacenándose en un registro interno del circuito llamado RegCONT, de manera que el último bit recibido por la entrada serie es el bit menos significativo de la palabra almacenada en el registro. Por ejemplo, si el valor de la señal de entrada DataSIN en los últimos 8 flancos de subida consecutivos de la señal de reloj (Clk) es '1', '1', '1', '1', '1', '0', '0', entonces el contenido del registro RegCONT será "11111100".

El contenido del registro RegCONT es reseteado al valor "00000000" mediante la señal de reset síncrono (Reset) activa a nivel alto.

El circuito debe comparar si la palabra patrón coincide con la palabra del registro RegCONT. La salida Y debe valer '1' mientras ambas palabras de 8 bits sean iguales y debe valer '0' en caso contrario.

La entity del circuito se muestra a continuación.

Escriba en VHDL la architecture que describe el comportamiento del circuito.

Pregunta 4 (2 puntos)

Programe en VHDL un banco de pruebas para el circuito que ha diseñado al contestar a la Pregunta 3. La señal de reloj (Clk) debe tener un periodo de 20 ns e inicialmente valer '0'. El programa de test debe realizar consecutivamente las acciones siguientes:

- 1. Reset. La señal de reset ha de tener el valor '1' durante 15 ns.
- 2. Cargar el patrón "11111100". Para ello, la señal Load ha de valer '1' y la señal DataPIN ha de tener el valor "11111100".
- 3. *Introducir los valores adecuados por la entrada serie para que se reconozca el patrón de la entrada*. El banco de pruebas debe comprobar que la señal de salida Y va tomando los valores adecuados. En caso contrario, debe mostrar un mensaje indicándolo.