INGENIERÍA DE COMPUTADORES 3

Trabajo Práctico - Septiembre 2017

INSTRUCCIONES

- El trabajo práctico debe realizarse de manera individual. No puede realizarse en grupo. Por ello, se penalizará cualquier uso compartido de las soluciones propuestas y de los códigos programados.
- El trabajo debe entregarse a través del curso virtual de la asignatura en la plataforma Alf.
- La fecha límite de entrega es el día 10 de septiembre.
- El alumno debe entregar un fichero comprimido, en formato zip, rar o tar, que contenga:
 - Una memoria en la cual explique la solución a los ejercicios, incluyendo los listados documentados del código VHDL desarrollado. Este documento deberá estar en formato pdf.
 - Los ficheros del código VHDL solución a los ejercicios.

El nombre del fichero comprimido debe ser la concatenación de los apellidos y nombre del alumno. Por ejemplo, GomezMartinLuisa.zip

CRITERIOS DE EVALUACIÓN DEL TRABAJO

- Para que el trabajo pueda ser corregido, es imprescindible que el alumno entregue dentro del plazo establecido un fichero comprimido que contenga tanto la memoria en formato pdf, como el código VHDL de los ejercicios que haya realizado.
- El trabajo se compone de 2 ejercicios con varios apartados. En el enunciado se indica la puntuación de cada apartado.
- Para aprobar el trabajo es necesario que la suma de la nota obtenida en los dos ejercicios sea igual o mayor que 5.
- Si el código VHDL solución de un apartado tiene uno o varios errores de compilación, o no tiene la funcionalidad pedida, dicho apartado se valorará con cero puntos.
- Si el código solución de un apartado compila sin errores y tiene la funcionalidad pedida, la puntuación en dicho apartado será al menos el 80 % de la nota del apartado.
- Se valorará positivamente la adecuada documentación del código, así como la presentación y calidad de las explicaciones proporcionadas en la memoria.

PROCEDIMIENTO DE EVALUACIÓN EN ESTA ASIGNATURA

Para aprobar la asignatura es necesario aprobar el trabajo y aprobar el examen.

Plantearemos un trabajo para la convocatoria ordinaria (junio) y otro diferente para la convocatoria extraordinaria (septiembre). Este trabajo que está leyendo corresponde a la convocatoria extraordinaria de 2017.

La nota obtenida en la convocatoria ordinaria en el trabajo y en el examen se guarda para la convocatoria extraordinaria. Es decir:

- Si un alumno aprueba el trabajo de la convocatoria ordinaria y no aprueba el examen, se le guarda la nota del trabajo para la convocatoria extraordinaria.
 Es decir, no debe hacer el trabajo de la convocatoria extraordinaria.
- Si un alumno no entrega o suspende el trabajo en convocatoria ordinaria, pero sí aprueba el examen en convocatoria ordinaria, entonces se le guarda la nota del examen para la convocatoria extraordinaria, debiendo aprobar el trabajo de la convocatoria extraordinaria para superar la asignatura.

La nota del trabajo y del examen no se guarda de un curso para otro.

EJERCICIO 1 (3 PUNTOS)

Se desea diseñar un circuito digital que implemente la función F cuya tabla de verdad se muestra a continuación, que depende de las tres variables x, y y z:

Х	У	Z	F
'0'	' 0'	' 0'	' 1'
' 0'	'0'	'1'	' 1'
' 0'	' 1'	' 0'	'0'
' 0'	' 1'	' 1'	'0'
' 1'	'0'	'0'	'0'
' 1'	'0'	' 1'	' 1'
' 1'	' 1'	'0'	'0'
' 1'	' 1'	' 1'	' 1'

- **1.a)** (0.25 puntos) Obtenga la función lógica F a partir de la tabla de verdad. Escriba en VHDL la **entity** del circuito que implemente la función lógica. Es decir, que tenga tres entradas x, y y z, y una salida F.
- **1.b)** (0.75 puntos) Escriba en VHDL la **architecture** que describa el *comportamiento* del circuito.
- **1.c)** (0.25 punto) Dibuje el diagrama de un circuito que implemente esta función lógica al nivel de puertas lógicas. No es necesario que el circuito esté simplificado. A continuación, escriba en VHDL la **entity** y la **architecture** de cada una de las puertas lógicas que componen el circuito que acaba de dibujar.
- **1.d)** (0.75 puntos) Escriba en VHDL una **architecture** que describa la *estructura* del circuito que ha dibujado, instanciando y conectando las puertas lógicas que ha diseñado anteriormente.
- **1.e)** (1 punto) Escriba en VHDL un banco de pruebas que permita visualizar, para todos los posibles valores de las entradas, las salidas de los circuitos diseñados en los Apartados 1.b y 1.d. Compruebe mediante inspección visual que los dos diseños funcionan correctamente. Incluya en la memoria los dos cronogramas obtenidos al realizar la simulación del banco de pruebas para comprobar los circuitos diseñados en los Apartados 1.b y 1.d.

EJERCICIO 2 (7 PUNTOS)

Se pretende diseñar un circuito combinacional para controlar el disparo de las alarmas de una casa. La casa tiene 3 alarmas: de incendios, antirrobo y de detección de fugas de agua. El circuito tiene 7 señales de entrada: 5 señales de entrada de un bit procedentes de sensores y 2 entradas cuya función es deshabilitar las alarmas. El circuito tiene 3 señales de salida de un bit cuyo objetivo es disparar las 3 alarmas.

A continuación se describe el significado de las 7 señales de entrada del circuito:

- Señal smoke: tiene valor '1' sólo si se detecta humo.
- Señal front_door: tiene valor '1' sólo si se detecta que la puerta delantera está abierta.
- Señal back_door: tiene valor '1' sólo si se detecta que la puerta trasera está abierta.
- Señal side_door: tiene valor '1' sólo si se detecta que la puerta lateral está abierta.
- Señal water_detect: tiene valor '1' sólo si se detecta que existe una fuga de agua.
- Señal alarm_disable: si tiene valor '1', deshabilita únicamente el sistema de alarma antirrobo.
- Señal main_diable: si tiene valor '1', deshabilita las 3 alarmas. Es decir, deshabilita la alarma antirrobo, de incendios y de fugas de agua.

A continuación se describe el significado de las 3 las señales de salida del circuito:

- Señal fire_alarm: se pone a '1' sólo si se detecta humo y está habilitada la alarma de incendios. En caso contrario, tiene valor '0'.
- Señal burg_alarm: se pone a '1' sólo si se detecta que alguna de las 3 puertas está abierta (delantera, trasera o lateral) y además está habilitada la alarma antirrobo. En caso contrario, tiene valor '0'.
- Señal water_alarm: se pone a '1' sólo si se detecta que existe una fuga de agua y está habilitada la alarma de fugas de agua. En caso contrario, tiene valor '0'.

- **2.a)** (0.5 puntos) Escriba en VHDL la **entity** del circuito de control. Todas las señales de entrada y de salida del circuito han de ser del tipo std_logic.
- **2.b)** (2 puntos) Escriba en VHDL la **architecture** que describe el comportamiento del circuito empleando un bloque **process** y sentencias **if**.
- **2.c)** (2 puntos) Escriba en VHDL la **architecture** que describe el comportamiento del circuito empleando únicamente sentencias de asignación concurrente.
- **2.d)** (2 puntos) Dibuje el diagrama del circuito al nivel de puertas lógicas. No es necesario que el circuito esté simplificado. A continuación, escriba en VHDL la **entity** y la **architecture** de cada una de las puertas lógicas que componen el circuito que acaba de dibujar.
 - Escriba en VHDL una **architecture** que describa la *estructura* del circuito que ha dibujado, instanciando y conectando las puertas lógicas que ha diseñado anteriormente.
- **2.e)** (0.5 puntos) Escriba en VHDL un banco de pruebas que permita visualizar, para todos los posibles valores de las entradas, las salidas de los circuitos diseñados en los Apartados 2.b, 2.c y 2.d. Compruebe mediante inspección visual que los tres diseños funcionan correctamente. Incluya en la memoria los tres cronogramas obtenidos al realizar la simulación del banco de pruebas para comprobar los circuitos diseñados en los Apartados 2.b, 2.c y 2.d.