

# Arquitectura de Computadores MEEC (2016/17 – 2º Sem.)

Unidade de Processamento

**Prof. Nuno Horta** 

## **PLANEAMENTO**

- ☐ Introdução
- ☐ Unidade de Processamento
- ☐ Unidade de Controlo
- ☐ Arquitectura do Conjunto de Instruções
- ☐ Unidade Central de Processamento (CPU)
- ☐ Unidade de Entrada/Saída (I/O)
- Unidade de Memória
- ☐ Perspectiva Evolutiva das Arquitecturas de Computadores



Memory


Input/Output


Datapath

Control

# **SUMÁRIO**

- ☐ Unidade de Processamento
  - ☐ Introdução
  - **☐** Unidade de Armazenamento
  - Unidade Funcional
  - ☐ Palavra de Controlo
  - **□** Temporizações
  - □ Projeto em VIVADO®






Sistemas Digitais Complexos: Unidade de Processamento + Unidade de Controlo

**Unidade de Processamento (Datapath):** Módulo responsável pela **execução das operações** de processamento de dados.

**Unidade de Controlo:** Módulo responsável pelo **controlo da sequência de operações** a executar na Datapath para implementação de uma tarefa.






**Datapath:** Caracteriza-se pelo **conjunto de registos** e pelo **conjunto de operações** realizado sobre os dados armazenados nos registos.


**Operações Elementares sobre Registos**: Shift (Deslocamento), Clear (Apagar), Load (Carregamento), Incrementar, Decrementar, Somar, Subtrair, etc.

**Microoperações (Aritméticas, Lógicas, Deslocamento):** Operações elementares aplicadas sobre os dados em registos.

**Unidade de Controlo:** Fornece os sinais que permitem sequenciar as microoperações de um modo definido, e.g., sequência do conjunto de operações para realizar uma multiplicação.








Datapath: Caracteriza-se pelo conjunto de registos e lógica de seleção (Unidade de Armazenamento)

e pela lógica para implementação de microoperações e lógica de seleção (Unidade Funcional) a realizar sobre os dados armazenados nos registos.



A select

B select

Load enable



#### Datapath (Exemplo)

Unidade de Armazenamento
Unidade Funcional
ALU: Unidade Lógica e Aritmética
Shifter: Unidade de Deslocamento

#### (Exemplo de Operação)


 $R0 \leftarrow R1 + R2$ 

#### Entradas de Controlo (da U. de Controlo)

- Selecção de A
- Selecção de B
- Selecção de G
- Selecção de H
- Selecção de MB
- Selecção de MF
- Selecção de MD
- Selecção do Destino
- Carregamento do Resultado


Operação realizada num 1 ciclo de relógio (Cálculo e Carregamento)






Exemplo de Operação:


$$R0 \leftarrow R1 + R2$$




# **SUMÁRIO**

- ☐ Unidade de Processamento
  - ☐ Introdução
  - Unidade de Armazenamento
  - Unidade Funcional
  - ☐ Palavra de Controlo
  - **□** Temporizações
  - ☐ Projeto em VIVADO®






Unidade de Armazenamento:



#### Unidade de Armazenamento

**Registo:** Elemento básico de memória que permite armazenar um conjunto de N bits (dimensão do registo).




#### Unidade de Armazenamento

Operação de Transferência de Dados entre 2 Registos:

if 
$$(K_1 = 1)$$
 then  $(R2 \leftarrow R1)$ 

$$K_1$$
:  $R2 \leftarrow R1$ 



#### Unidade de Armazenamento


Simbologia: (Transferências de Registos em RTL e VHDL)

Symbol	Description	Examples
Letters (and numerals)	Denotes a register	AR, R2, DR, IR
Parentheses	Denotes a part of a register	R2(1), R2(7:0), AR(L)
Arrow	Denotes transfer of data	$R1 \leftarrow R2$
Comma	Separates simultaneous transfers	$R1 \leftarrow R2, R2 \leftarrow R1$
Square brackets	Specifies an address for memory	$DR \leftarrow M[AR]$


Operation Text RTL		VHDL	Verilog
Combinational assignment	=	<= (concurrent)	assign = (nonblocking)
Register transfer	←	<= (concurrent)	<= (nonblocking)
Addition	+	+	+
Subtraction	_	_	_
Bitwise AND	$\wedge$	and	&
Bitwise OR	V	or	
Bitwise XOR	$\oplus$	xor	٨
Bitwise NOT	- (overline)	not	~
Shift left (logical)	Sl	sll	<<
Shift right (logical)	Sr	srl	>>
Vectors/registers	A(3:0)	A(3  down to  0)	A[3:0]
Concatenation		&	{,}

#### Unidade de Armazenamento

Operações de Transferência entre Registos: (Multiplexagem)




$$K_1: R0 \leftarrow R1, \ \overline{K}_1K_2: R0 \leftarrow R2$$



#### Unidade de Armazenamento

Operações de Transferência entre Registos: (BUS)




Multiplexers Dedicados: 9 portas lógicas (3x(2AND+1OR)), 6 linhas de entrada.

BUS: 4 portas lógicas (1x(3AND+1OR)), 3 linhas de entrada.



#### Unidade de Armazenamento

Operações de Transferência entre Registos: (BUS)



#### Exemplo:


	S	elect		Loa	d
Register Transfer	S1	S0	L2	L1	L0
R0 ← R2	1	0	0	0	1
$R0 \leftarrow R1, R2 \leftarrow R1$ $R0 \leftarrow R1, R1 \leftarrow R0$	0	1	1 Impossi	0 ble	1

O número de registos fonte em transferências simultâneas condiciona o número mínimo de BUSES no sistema

(b) Single bus

#### Unidade de Armazenamento

Operações de Transferência entre Registos: (BUS Tri-State)






#### Unidade de Armazenamento


Exemplo de código VHDL para um registo de deslocamento de 4 bits.

```
// 4-Bit Left Shift Register with Reset
library ieee;
use ieee.std_logic_1164.all;
entity srq_4_r is
  port(CLK, RESET, SI : in std_logic;
     Q : out std_logic_vector(3 downto 0);
     SO : out std_logic);
end srg_4_r;
architecture behavioral of srq_4_r is
signal shift : std_logic_vector(3 downto 0);
begin
process (RESET, CLK)
begin
  if (RESET = '1') then
     shift <= "0000";
  elsif (CLK'event and (CLK = '1')) then
     shift <= shift(2 downto 0) & SI;
   end if;
end process;
   Q <= shift;
   SO \le shift(3);
end behavioral;
```

# **SUMÁRIO**


- ☐ Unidade de Processamento
  - ☐ Introdução
  - **☐** Unidade de Armazenamento
  - Unidade Funcional
  - ☐ Palavra de Controlo
  - **□** Temporizações
  - ☐ Projeto em VIVADO®





**Unidade Funcional:** 

Unidade Aritmética e Lógica (ALU)



## Unidade Funcional – Unidade Aritmética e Lógica


Microoperações: (Aritméticas)

Symbolic Designation	Description
$R0 \leftarrow R1 + R2$	Contents of R1 plus R2 transferred to R0
$R2 \leftarrow \overline{R2}$ $R2 \leftarrow \overline{R2} + 1$	Complement of the contents of <i>R</i> 2 (1s complement) 2s complement of the contents of <i>R</i> 2
$R0 \leftarrow R1 + \overline{R2} + 1$	R1 plus 2s complement of R2 transferred to R0 (subtraction)
$R1 \leftarrow R1 + 1$ $R1 \leftarrow R1 - 1$	Increment the contents of $R1$ (count up) Decrement the contents of $R1$ (count down)

Microoperações: (Lógicas)

Symbolic Designation	Description
$R0 \leftarrow \overline{R1}$	Logical bitwise NOT (1s complement)
$R0 \leftarrow R1 \wedge R2$	Logical bitwise AND (clears bits)
$R0 \leftarrow R1 \vee R2$	Logical bitwise OR (sets bits)
$R0 \leftarrow R1 \oplus R2$	Logical bitwise XOR (complements bits)


## Unidade Funcional – Unidade Aritmética e Lógica



## Unidade Funcional – Unidade Aritmética e Lógica

ALU: Circuito Aritmético (Exemplo)


S	elect	Input	$\mathbf{G} = (\mathbf{A} + \mathbf{Y} + \mathbf{C}_{in})$		
S,	S <sub>o</sub>	Υ	C <sub>in</sub> = 0	C <sub>in</sub> = 1	
0	0	all 0s	G = A (transfer)	G = A + 1 (increment)	
0	1	B	G = A + B  (add)	G = A + B + 1	
1	0	$\overline{B}$	$G = A + \overline{B}$	$G = A + \overline{B} + 1 $ (subtract)	
1	1	all 1s	G = A - 1 (decrement)	G = A (transfer)	






## Unidade Funcional – Unidade Aritmética e Lógica


### ALU: Circuito Aritmético (Exemplo)





$$Y_i = B_i S_0 + \overline{B}_i S_1$$

Se	elect	Input	$\mathbf{G} = (\mathbf{A} + \mathbf{Y} + \mathbf{C}_{in})$	
S,	S <sub>o</sub>	Υ	$C_{in} = 0$	$\mathbf{C}_{in}^{}=1$
0	0	all 0s	G = A (transfer)	G = A + 1 (increment)
0	1	B	G = A + B  (add)	G = A + B + 1
1	0	$\overline{B}$	$G = A + \overline{B}$	$G = A + \overline{B} + 1 $ (subtract)
1	1	all 1s	G = A - 1 (decrement)	G = A (transfer)





## Unidade Funcional – Unidade Aritmética e Lógica

ALU: Circuito Aritmético (Exemplo)

Soma
Subtracção
Incremento
Decremento
Transferência

Se	elect	Input	$\mathbf{G} = (\mathbf{A} + \mathbf{Y} + \mathbf{C}_{in})$	
S,	S <sub>o</sub>	Υ	$C_{in} = 0$	C <sub>in</sub> = 1
0	0	all 0s	G = A (transfer)	G = A + 1 (increment)
0	1	B	G = A + B  (add)	G = A + B + 1
1	0	$\overline{B}$	$G = A + \overline{B}$	$G = A + \overline{B} + 1 $ (subtract)
1	1	all 1s	G = A - 1 (decrement)	G = A (transfer)








## Unidade Funcional – Unidade Aritmética e Lógica

## ALU: Circuito Lógico (Exemplo)

$S_1$	$S_0$	Output	Operation
0	0	$G = A \wedge B$	AND
0	1	$G = A \vee B$	OR
1	0	$G = A \oplus B$	XOR
1	1	$G = \overline{A}$	NOT






## Unidade Funcional – Unidade Aritmética e Lógica

**ALU: Circuitos Aritmético** 


e Lógico (Exemplo)

89	Operat	ion Sel	ect		
S <sub>2</sub>	S <sub>1</sub>	S <sub>0</sub>	C <sub>in</sub>	Operation	Function
0	0	0	0	G = A	Transfer A
0	0	0	1	G = A + 1	Increment A
0	0	1	0	G = A + B	Addition
0	0	1	1	G = A + B + 1	Add with carry input of 1
0	1	0	0	$G = A + \overline{B}$	A plus 1s complement of B
0	1	0	1	$G = A + \overline{B} + 1$	Subtraction
0	1	1	0	G = A - 1	Decrement A
0	1	1	1	G = A	Transfer A
1	X	0	0	$G = A \wedge B$	AND
1	X	0	1	$G = A \vee B$	OR
1	X	1	0	$G = A \oplus B$	XOR
1	X	1	1	$G = \overline{A}$	NOT (1s complement)



**Unidade Funcional:** 

Unidade de Deslocamento




#### Unidade Funcional – Unidade de Deslocamento

Microoperações: (Deslocamento)

		Eight-	Bit Examples	
Туре	Symbolic Designation	Source R2	After Shift: Destination <i>R</i> 1	
Shift left	$R1 \leftarrow \text{sl } R2$	10011110	00111100	
Shift right	$R1 \leftarrow \operatorname{sr} R2$	11100101	01110010	


### Circuito de Deslocamento (Exemplo1)



#### Unidade Funcional – Unidade de Deslocamento

### Circuito de Deslocamento (Exemplo2)

Select		Output				
S <sub>1</sub>	S <sub>0</sub>	<b>Y</b> <sub>3</sub>	Y <sub>2</sub>	<b>Y</b> <sub>1</sub>	Y <sub>0</sub>	Operation
0	0	$D_3$	$D_2$	$D_{_1}$	$D_{_0}$	No rotation
0	1	$\overline{D}_2$	$\overline{D_1}$	$D_0^{\cdot}$	$D_3^{\circ}$	Rotate one position
1	0	$\overline{D}_1$	$D_0^{-}$	$D_3$	$D_2^{\circ}$	Rotate two positions
1	1	$\overline{D}_0$	$D_3^{\circ}$	$D_2^{\circ}$	$\overline{D}_1$	Rotate three positions






### Representação Hierárquica

### Diagrama de Blocos:


Unidade de Armazenamento
Unidade Funcional


FS(3:0)	MF Select	G Select(3:0)	H Select(3:0)	Microoperation
0000	0	0000	XX	F = A
0001	0	0001	XX	F = A + 1
0010	0	0010	XX	F = A + B
0011	0	0011	XX	F = A + B + 1
0100	0	0100	XX	$F = A + \overline{B}$
0101	0	0101	XX	$F = A + \overline{B} + 1$
0110	0	0110	XX	F = A - 1
0111	0	0111	XX	F = A
1000	0	1 <b>X</b> 0 0	XX	$F = A \wedge B$
1001	0	1 <b>X</b> 0 1	XX	$F = A \vee B$
1010	0	1 <b>X</b> 1 0	XX	$F = A \oplus B$
1011	0	1 <b>X</b> 1 1	XX	$F = \overline{A}$
1100	1	XXXX	0 0	F = B
1101	1	XXXX	01	$F = \operatorname{sr} B$
1110	1	XXXX	10	$F = \operatorname{sl} B$



# **SUMÁRIO**


- ☐ Unidade de Processamento
  - ☐ Introdução
  - **☐** Unidade de Armazenamento
  - Unidade Funcional
  - ☐ Palavra de Controlo
  - **□** Temporizações
  - ☐ Projeto em VIVADO®





#### Palavra de Controlo

Conjunto de bits correspondente às variáveis de controlo que permitem seleccionar as **microoperações**.



AA – Selecção do Registo A

BA – Selecção do Registo B


DA – Selecção do R. de Destino

MB – Selecção do Operando B

FS – Selecção da Função na U. Funcional


MD – Sel. dos Dados para R. de Destino

RW - Carregamento






## Codificação da Palavra de Controlo



DA, AA, BA MB		FS		MD		RW				
Function	Code	Function	Code	Function	Code	Function	Code	Function	Code	
R0 R1 R2 R3 R4 R5 R6 R7	000 001 010 011 100 101 110 111	Register Constant		$F = A$ $F = A + 1$ $F = A + B$ $F = A + B + 1$ $F = A + \overline{B}$ $F = A + \overline{B} + 1$ $F = A - 1$ $F = A$ $F = A \wedge B$ $F = A \vee B$ $F = A \oplus B$	0001 0010 0011 0100	Function Data in	0 1	cont pres 2^10	a: o núi trolo, co sente ca	mero de palavras de om significado no aso, não é 6, mas apenas 61440,
				$F = \overline{A}$ $F = B$ $F = \operatorname{sr} B$ $F = \operatorname{sl} B$	1011 1100 1101 1110					

#### Palavra de Controlo (Exemplo de Microoperações)



$$R1 \leftarrow R2 + \overline{R3} + 1$$




Field: DA AA BA MB FS MD RW

Symbolic: R1 R2 R3 Register  $F = A + \overline{B} + 1$  Function Write

Binary: 001 010 011 0 0101 0 1



### Palavra de Controlo (Exemplo de Microoperações)




Micro- operation	DA	AA	ВА	МВ	FS	MD	RW
$R1 \leftarrow R2 - R3$	R1	R2	R3	Register	$F = A + \overline{B} + I$	Function	Write
<i>R</i> 4 ← sl R6	R4	_	R6	Register	$F = \operatorname{sl} B$	Function	Write
$R7 \leftarrow R7 + 1$	R7	<i>R</i> 7	_	_	F = A + 1	Function	Write
$R1 \leftarrow R0 + 2$	R1	R0	_	Constant	F = A + B	Function	Write
Data out $\leftarrow R3$	_	_	R3	Register	_	_	No Write
$R4 \leftarrow Data in$	R4	_	_	_	_	Data in	Write
$R5 \leftarrow 0$	<i>R</i> 5	R0	R0	Register	$F = A \oplus B$	Function	Write

Micro-								
operation	DA	AA	BA	MB	FS	MD	RW	
$R1 \leftarrow R2 - R3$	001	010	011	0	0101	0	1	
<i>R</i> 4 ← sl R6	100	XXX	110	0	1110	0	1	
$R7 \leftarrow R7 + 1$	111	111	XXX	X	0001	0	1	
$R1 \leftarrow R0 + 2$	001	000	XXX	1	0010	0	1	
Data out $\leftarrow R3$	XXX	XXX	011	0	XXXX	Χ	0	
R4 ← Data in	100	XXX	XXX	X	XXXX	1	1	
$R5 \leftarrow 0$	101	000	000	0	1010	0	1	

Simulação da Execução de uma Sequência de Microoperações

(Exemplo)


Micro-				
operation	DA	AA	BA	MB
$R1 \leftarrow R2 - R3$	<i>R</i> 1	<i>R</i> 2	R3	Register
<i>R</i> 4 ← sl R6	R4	_	<i>R</i> 6	Register
$R7 \leftarrow R7 + 1$	<i>R</i> 7	<i>R</i> 7	_	_
$R1 \leftarrow R0 + 2$	R1	R0	_	Constant
Data out $\leftarrow R3$	_	_	R3	Register
$R4 \leftarrow Data in$	R4	_	_	_
$R5 \leftarrow 0$	<i>R</i> 5	R0	R0	Register






# **SUMÁRIO**

- ☐ Unidade de Processamento
  - ☐ Introdução
  - **☐** Unidade de Armazenamento
  - Unidade Funcional
  - ☐ Palavra de Controlo
  - **□** Temporizações
  - ☐ Projeto em VIVADO®
  - □ Pipeline





### **Temporizações**

#### Fmax = 1/Tmin

Fmax – Frequência máxima de funcionamento


Tmin – Período mínimo que respeita todos as restrições temporais impostas por cada componente

### Fmax = 1/(Tua+Tuf+Tlc)

Tua – Restrição temporal imposta pela UA

Tuf – Restrição temporal imposta pela UF

Tlc – Restrição temporal impostas pela lógica combinatória adicional






### Unidade de Armazenamento

### **Temporizações**

**Tua** – Restrição temporal imposta pela UA

Não considerando, para já, a geração dos sinais de controlo, a contribuição da UA para a definição do período do sinal de relógio corresponde, por um lado, ao caminho dos dados que inclui o tempo de propagação nos registos e o tempo de propagação nos MUXs e, por outro lado, ao caminho dos sinais de controlo correspondentes à geração do sinal de load. Estes 2 caminhos são concorrentes na determinação do período máximo devendo considerada situação ser a mais desfavorável.






**Unidade Funcional (1)** – Unidade Aritmética


## **Temporizações**

**Tuf** – Restrição temporal imposta pela UF

Neste caso há que considerar a situação mais desfavorável para a propagação do sinal ao nível dos vários circuitos combinatórios: Unidade Aritmética, Unidade Lógica e Unidade de Deslocamento.

Na Unidade Aritmética há que ter em conta a propagação do Carry ao longo do somador.








### Unidade Funcional (2) –


Unidade Lógica

### **Temporizações**

Na Unidade Lógica há que ter em conta a diferente complexidade das várias portas lógicas envolvidas.

Considerando o bloco U. Aritmética e Lógica deve, neste caso, ser considerado o maior dos atrasos associados a estes blocos e adicionar o atraso associado ao MUX de interligação.






### Unidade Funcional (2) -

Unidade de Deslocamento

### **Temporizações**


Na U. De Deslocamento há que considerar o tempo de propagação através dos MUXs (1 nível de MUXs)


Em conjugação com Uarit. e Ulog deve ser considerado ainda o tempo de propagação associado ao MUX de interligação.



# **SUMÁRIO**

- ☐ Unidade de Processamento
  - ☐ Introdução
  - **☐** Unidade de Armazenamento
  - Unidade Funcional
  - ☐ Palavra de Controlo
  - **□** Temporizações
  - □ Projeto em VIVADO®






### Projeto no VIVADO (Especificação e Hierarquia)


UP de 16 bits

UA com Registos de 6 bits UF composta por UArit, ULog, UDesl MUXs de interligação







### Projeto no VIVADO (Abrir Projecto)




Projeto no VIVADO (Analisar Descrições de Componentes)




### Projeto no VIVADO (Simulação – Importar ficheiro)



### Projeto no VIVADO (Simulação – executar)



Projeto no VIVADO (Simulação – executar)



### **BIBLIOGRAFIA**

### Bibliografia

- [1] M. Morris Mano, Charles R. Kime, "Logic and Computer Design Fundamentals", 5<sup>th</sup> Edition, Prentice-Hall International, 2016.
- Cap. 8: Computer Design Basics
- [2] G. Arroz, J. Monteiro, A. Oliveira, "Arquitectura de Computadores: dos Sistemas Digitais aos Microprocessadores", IST Press, 2009.

#### Outras Referências

- [3] J. Hennessy, D. Patterson, "Computer Architecture A Quantitative Approach", Morgan Kaufmann, 2007.
- [4] D. Patterson, J. Hennessy, "Computer Organization and Design", Morgan Kaufmann, 2009.

Nota: Todas as imagens não referenciadas pertencem à referência principal [1] da disciplina.