LAB 2

Diogo Moura-86976

António Fragoso-79116

Semana 1(Ciclo Único)




Fig1: Esquema do Processador de Ciclo Único

4.1

a)

O opcode decide qual a operação a realizar sobre os dados pelo processador.

O sinal PL faz o *enable* do *Load Program Counter*, pelo que será apenas utilizado nas condições de salto.

A entrada dDA está ligada ao endereço da memória e ao registo de destino , isto é o registo a ser escrito. Dependendo da situação escolhe o endereço de memória utilizado ou o registo que irá ser escrito.

Os sinais AA e BB são sinais de entrada dos MUXs A e B do *RegisterFile*, respetivamente, sendo que escolhem um dos registos para ter a sua saída redirecionada para as saídas, respetivamente A e B do *RegisterFile*.

O sinal FS escolhe a operação a ser realizada na Unidade Funcional, de acordo com a Tabela 2.

Tipo	Operação	Entradas				
	(mnemónica)	Operandos	FSUF			
	ADD	A,B	0000			
étic	ADD+	A,B	0001			
Aritmética	SUB-	A,B	0010			
Ā	SUB	A,B	0011			
	AND	A,B	0100			
	NAND	A,B	0101			
ca	OR	A,B	0110			
Lógica	NOR	A,B	0111			
	XOR	A,B	1000			
	XNOR	A,B	1001			
	SHL	В	1010			
9	SHR	В	1011			
neu	SHLA	В	1100			
ā	SHRA	В	1101			
Deslocamento	ROL	В	1110			
۵	ROR	В	1111			
	·					

Tabela1: Operações realizadas na Unidade Funcional, de acordo com o sinal FS

O bit mais significativo dos sinais MASel(1), MBSel(1) e MDSel(1) escolhe se os registos que irão ser escritos/lidos a partir do Register File são escolhidos pelo sinais SA, SB, ou DR da *Instruction Memory* ou pelo sinais AA, BA ou DA, que estão definidos no *Instruction Decoder*.

```
with MASel(1) select
                        -- escolha do dado de endereço do registo A do register file
  AA \le SA when '0',
     dAA when others;
with MBSel(1) select
  BA <= SB when '0',
                         -- escolha do dado do endereço registo do registo B do register file
     dBA when others;
with MDSel(1) select
  DA <= DR when '0',
                            -- registo que é escrito no Register File
     dDA when others;
MA \leq MASel(0);
                    -- escolher entre a entrada A ou KNS da ALu
MB \le MBSel(0);
                   -- escolher entre a entrada B ou KNS da ALU
MD \leq MDSel(0);
                   --escolher se se escreve o conteúdo da memória (a 1) ou o da ALU(a 0)
```

Fig2: Função de MASEL, MBSEL, MDSEL

Os sinais MMA e MMB escolhem respetivamente, o endereço e os dados que irão ser escritos na memória.

```
with MMA select

Address <= KNS when "00",

A when "01",

B when "10",

Din when others; --escolher o endereço dos dados a serem escritos na memória.

with MMB select

MemDataln <= KNS when "00",

A when "01",

B when "10",

Din when others; --escolher os dados a serem escritos na memória.
```

Fig3: Função de MMA e MMB

O sinal MW permite o enable da escrita na memória. Apenas é utilizado em operações de escrita na mesma

O sinal KNSSel permite a manipulação da constante KNS ,a qual irá sempre ser estendida para 32 bits de acordo com este sinal. Esta manipulação revela-se de particular interesse, tendo em conta que , para cada operação, existe uma constante diferente a ser utilizada.

Fig4: Função de KNSSel

OPCode	Mnemónica	PL	dAA	dBA	dDA	FS	KNSSel	MASEI	MBSEL	MMA	ММВ	MW	MDSEL
000000	ADD	0	XXXX	XXXX	XXXX	0000	XXX	00	00	XX	XX	0	00
000001	ADDI	0	XXXX	XXXX	XXXX	0000	001	00	X1	XX	XX	0	00
000100	AND	0	XXXX	XXXX	XXXX	0100	XXX	00	00	XX	XX	0	00
001100	XOR	0	XXXX	XXXX	XXXX	1000	XXX	00	00	XX	XX	0	00
010100	LD	0	XXXX	XXXX	XXXX	0000	XXX	00	00	11	XX	0	01
010011	SHRA	0	XXXX	XXXX	XXXX	1101	XXX	00	00	XX	XX	0	00
011000	BI.NE	1	XXXX	XXXX	0000	0011	011	00	01	XX	XX	0	01
010111	В	1	XXXX	XXXX	0000	0011	011	00	00	XX	XX	0	01

Tabela 2: Memória de Descodificação

4.2)

Para efetuar as alterações pedidas, utilizámos um MUX que seleciona, de acordo com o sinal, *BranchControl*, o *Load* do *ProgramCounter*. Deste modo, só ocorrerá o salto quando , para o *BranchControl* designado na instrução se verificar as condições de *flags* correspondentes. Deste modo, o *BranchControl* seleciona as condições pretendidas para o salto.

Fig5: Código VHDL




Fig6: Esquema do BranchControl




Fig7: Teste ao BranchControl

Analisando os valores do PC, PL e PCLoad, observamos que os saltos são executados corretamente e após a instrução 12(de salto) para o valor inicial do Loop(4),

4.3 Teste das Instruções

Para calcular o número de ciclos de relógio é necessário ter em conta o número de SHRA executados por cada LOOP (4) e o número de SHRA necessários para que o valor guardado no registo 1 se altere para #-1, que será 12, dado que o número inicial guardado no R1(#-2876) tem representação binária com 18 bits de 11 1111 0100 1100 0011. Assim, o número de LOOPs executados será 12/4=3.

O número de ciclos de relógio necessários à correta execução do troço de código é:

N.total= N. Instruções Fora do LOOP+3* Instruções Dentro do LOOP+1=4+3*9+1=32ciclos

₩ CLK 1								
₩ PC[31:0] 00000000	00000000	00000001	00000002	00000003	00000004	00000005	00000006	00000007
₩ I[31:0] 0443f4c3	0443f4c3	05c3fff8	0480000f	30e00000	31048000	11108000	51500000	
M Dat:0] fffff4c3	ffffff4c3	fffffff8	0000000f	00000000	ffffff4cc	0000000c	00000002	ffffffa61
U Cou…es 1	1	2	3	4	5	6	7	8
₹ Q1[31:0] 00000000	00000000				ffffff4c3			
₹ Q2[31:0] 00000000		00000000						0000000f
₹ Q3[31:0] 00000000						00000000)	
₹ Q4[31:0] 00000000			00000000			ffffff4cc		
₹ Q5[31:0] 00000000				00000000				(
₹ Q7[31:0] 00000000	0000	0000					fffffff	

Fig8: Início da simulação

U CLK	1											
PC[31:0]	0000000d	00000	00000006	00000007	00000008	00000009	0000000a	0000000ъ	0000000c		0000	0009
₩ I[31:0]	5c000000	11100	51500000		4c40	4000		00cd4000	60c5ffff		5c00	0000
😽 Dat:0]	00000000	00000	00000003	ffffffffa	fffffffd	fffffffe	ffffffff	00000007			00000000	
🌡 Cou…es	32	24	25	26	27	28	29	30	31	32	33	34
M Q1[31:0]	ffffffff		fffffff4		fffffffa	fffffffd	fffffffe	K		ffff	ffff	
₹ Q1[31:0] ₩ Q2[31:0]			fffffff4)	(fffffffa)	fffffffd		0000000£		ffff	ffff	
	0000000f		fffffff4		00000004			(0000000f	(ffff	ffff 00000007	
₩ Q2[31:0]	0000000f 00000007	ffffD	11111114)				0000000£	Ý.	ffff		
Q2[31:0]	0000000f 00000007 0000000b		fffffff4 0000002) 0003	ffff		

Fig9: Fim da simulação

A simulação é iniciada conforme o esperado sendo que o valor guardado no registo 1 é -2876, isto é, FFFFF4C3h em hexadecimal, no primeiro ciclo de relógio.

O registo 1 *Arithmetic Shift Rights sucessivos* até que o valor guardado no mesmo é -1 e o Loop chega ao fim, assim como o programa, logo de seguida, a seguir à instrução B #0.

Ao fim de 31 ciclos de relógio, os valores guardados nos registos permanecem inalterados e são, respetivamente, para os registos 1, 2, 3, 4, 5 e 7 FFFFFFFF, 0000000Fh, 00000007h, 0000000Bh, 00000003h e FFFFFFF8h, conforme o previsto. Se somarmos a este número (31) o ciclo do Branch final, obteremos o valor previsto de ciclos necessários (32).

Semana 2(Pipeline)

5.1 Cálculo teórico do desempenho do processador de ciclo único

Para determinar o tempo crítico e a frequência de relógio é necessário ter em conta os tempos de propagação nos seguintes Estágios:

- IF (Read PC from register \(\rightarrow Memory \(\rightarrow Instruction \)): 35ns
- IF (PC \(Adder \(\Omega MUX \(\Omega Write \) on PC Register): 15ns
- ID (Instruction ♦ Decoder ♦ RF ♦ A,B): 30ns
- EX (A,B◊UF◊Data): 30ns
- EX (A,B\OF\Branch Control\OPCLoadEnable,PCLoadValue\OMUX\OWrite on PC Register): 40ns
- MEM (A,B,D♦Write to Memory): 30ns
- MEM (A,B,D♦Read from Memory): 40ns
- WB (Data\times Write to register file): 15ns

Tempo crítico:

```
MAX
```

.

- ❖ T.propagação(PC ->Adder->MUX->Write on PC Register)=T.IF=15ns
- ❖ T. propação= T.IF +T.ID+T.EX(A,B->UF->Branch Control->PCLoadEnable->PCLoadValue->MUX ->Write on PC Register)=35+30+40=105ns
- ❖ T.propagação= T.IF +T.ID+T.EX(A,B->UF->Data)+TMEM(A,B,D->Write to Memory)

```
=35+30+30+30=125ns
```

T.propagação= T.IF+T.ID+T.EX(A,B->UF->Data)+T.MEM(A,B,D->Read from Memory)+T.WB((Data->Write to register file)=35+30+30+40+15=150ns

}=150 ns

Notas:

Não existe nenhuma instrução que escreva numa memória e no registo simultaneamente, pelo que não é necessário considerar a hipótese em que o tempo de propagação soma o tempo TMEM(de escrita na memória) e , de seguida, o tempo de WB.

Não é preciso considerar no tempo de propagação a soma do tempo TMEM(de escrita na memória) somado com o tempo WB (de escrita no registo), dado que não existe nenhuma instrução que realiza as duas ações simultaneamente.

5.2 Frequência de Relógio de um Processador Pipeline

Cálculo da Frequência

F. Máx=1/T.crítico=1/150ns=6,6667GHz

Cáculo da Frequência em Pipeline

Para os Registos->TSetup=TPropagação=1ns

T.crítico =T.MEM (A,B,D->Read from Memory)+T.Propagação+T.Setup=40+1+1=42ns

Frequência =1/T.crítico=1/42ns=23,8095GHz

$$Speedup = \frac{T_{Ciclo \, \acute{U}nico}}{T_{Pipelined}}$$
$$= 150/42 = 3,571$$

5.3 Execução de um troço de código num processador pipelined

1.




Fig10: Identificação e numeração dos Conflitos de Controlo e Dados

CONFLITOS DE DADOS (1 a 6)

Os conflitos de Dados existentes devem-se ao fato de o "Operand Fetch" nas operações assinaladas não poder ser executado corretamente dado que a operação anterior ainda não executou o "Write Back".

Esquema:

Instrução1: IF ID EXEC MEM WB

Instrução2: IF ID EXEC MEM WB

Os conflitos de dados resolvem-se com a Introdução de 3 instruções NOPS

Esquema:

Instrução1: IF ID EXEC MEM WB

Instrução2 NOP: IF ID EXEC MEM WB

Instrução NOP: IF ID EXEC MEM WB

Instrução NOP: IF ID EXEC MEM WB

Instrução2: IF ID EXEC MEM WB

No momento do "Operand Fetch" da instrução seguinte os registos já terão de estar escritos na instrução anterior se os dados forem utilizados.

CONFLITOS DE CONTROLO (2)

Esquema:

Instrução BI.NE: IF ID EXEC MEM WB

Instrução NOP: IF ID EXEC MEM WB

Instrução NOP: IF ID EXEC MEM WB

Instrução B #0: IF ID EXEC MEM WB

No momento do IF da segunda condição de Salto ainda não foi concluída a instrução de salto anterior, uma vez que o endereço da instrução seguinte só é obtido após o EXEC da instrução BI.NE. É necessário aguardar

CONFLITOS DE CONTROLO (1)

Esquema:

Instrução SHRA R1, R1: IF ID EXEC MEM WB

Instrução ADD R3, R5: IF ID EXEC MEM WB

Instrução NOP: IF ID EXEC MEM WB

Instrução NOP: IF ID EXEC MEM WB

Instrução B.NE R1, #-1: IF ID EXEC MEM WB

No momento do ID da instrução BI.NE ainda não foi concluída a escrita WB no registo R1 da instrução SHRA. Seria necessário introduzir dois NOPs, para que a instrução de salto fosse executada de acordo com o valor do R1 adequado e dependente do SHRA.

2.

Para resolver os conflitos de dados e de controlo, a ordem das instruções foi trocada entre si e foram introduzidos NOPS entre instruções.

```
·2 semana (Pipeline) -- alterada a ordem das instruções para minimizar o número de instruções NOP
.gnal storage: storage_type := (
                                 -- ASSEMBLY CODE
   0 => "000001" & "0001" & "0000" & "1111" & "1101001100011", -- ADDI R1,R0,#-2876
1 => "000001" & "0111" & "0000" & "1111" & "1111111100111", -- ADDI R7,R0,#-25
   ADDI R2,R0,#15
   3=> x"00000000", --NOP
   7=> x"00000000", --NOP
   8=> x"00000000", --NOP
11=> x"00000000", --NOP
   12=> x"00000000", --NOP
   15=> x"00000000", --NOP
   16=> x"00000000", --NOP
   18=> x"00000000", --NOP
   19=> x"00000000", --NOP
   ADD R3,R3,R5
   SHRA R1,R1
   22=> x"00000000". --NOP
   23=> x"00000000", --NOP
   24=> x"00000000", --NOP
   BI.NE R1.#-1.R7
   26=> x"00000000", --NOP
   27=> x"00000000", --NOP
   others => x"00000000" -- NOP
```

Fig11: Código VHDL das alterações efetuadas

3.

```
Ciclo unico = 32 ciclos; Ciclo = 160ns; T_unico = 160x32 = 5120ns
```

```
Pipelined = N.ciclos.fora.Loop+ N.Ciclos.Loop *3+ Instrução.B#0+ (N.andares-1) =6+3*22+1+4 ciclos= 77; Ciclo = 42ns;

T_pipeline = 77x42 = 3234ns
```

```
Speedup_real = T_unico / T_pipeline = 1.58
```

Conclusão

Concluímos que uma arquitetura Pipeline traz grandes benifícios, e que o *speedup* vai aumentando com o número de instruções efetuadas. Ainda assim, este tipo de arquitetura poderá ser menos rápida que a de Ciclo Único se for executado um número de instruções bastante reduzido e interdependente, que exija introdução de NOPs.