

TRABALHO DE LABORATÓRIO I

FUNÇÕES COMBINATÓRIAS

Trabalho Realizado por: Diogo Martins Alves Nº 86980

Diogo Moura Nº 86976

Dia: <u>21/10/2016</u> Hora: <u>13h00</u> Lab: <u>1</u> Grupo: <u>68</u> Docente:_

1. Cálculos que justificam a escolha do logigrama a analisar.

2. Tabela de verdade da função F (correspondente à saída ligada ao LED L1), considerando A3 o bit de maior peso.

			-								
А3	A2	A1	A0	X1	X2	Х3	X4	X5	Х6	F	F*
0	0	0	0	0	1	1	1	0	1	1	1
0	0	0	1	1	1	1	1	1	1	0	0
0	0	1	0	1	0	0	1	0	1	1	1
0	0	1	1	1	0	1	1	1	1	0	0
0	1	0	0	0	1	1	1	0	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1
0	1	1	0	1	1	1	1	1	1	0	0
0	1	1	1	1	1	1	1	1	1	0	0
1	0	0	0	0	1	1	1	0	1	1	1
1	0	0	1	1	1	1	1	1	1	0	0
1	0	1	0	1	0	0	1	0	1	1	1
1	0	1	1	1	0	1	1	1	1	0	0
1	1	0	0	0	1	1	0	0	1	1	1
1	1	0	1	1	1	1	1	1	1	0	0
1	1	1	0	1	1	1	0	0	1	1	1
1	1	1	1	1	1	1	1	1	1	0	0

$$X1 = A0 + A1$$

$$X2 = \overline{A2} \cdot \overline{A1} = A2 + \overline{A1}$$

$$X3 = X2 + A0$$

$$X4 = A0 + \overline{A2} + \overline{A3}$$

$$X5 = X1 \cdot X3 \cdot X4$$

$$X6 = \overline{A0 \cdot \overline{A1} \cdot A2 \cdot \overline{A3}}$$


$$F = \overline{X6 \cdot X5} = \overline{X6} + \overline{X5}$$

*Valores medidos na aula

3. Simplificação da função F usando diagramas de Karnaugh e as propriedades e teoremas da álgebra de Boole, implementável em hardware usando portas NOT, AND, OR disponíveis na Tabela 1.

$$f(A3, A2, A1, A0) = \overline{A2} \cdot \overline{A0} + \overline{A3} \cdot A2 \cdot \overline{A1} + A3 \cdot \overline{A0} =$$

$$= \overline{A0} \cdot (\overline{A2} + A3) + \overline{A3} \cdot A2 \cdot \overline{A1}$$





4. Dedução de uma expressão de custo mínimo de F implementável apenas com portas NAND de 2 ou 3 entradas.

$$f(A3, A2, A1, A0) = \overline{A0}. (\overline{A2} + A3) + \overline{A3}. A2. \overline{A1} = \overline{\overline{A0}. (\overline{\overline{A2} + A3}) + \overline{A3}. A2. \overline{A1}} =$$

$$= \overline{\overline{\overline{A0}. (\overline{A2}. \overline{A3})}. \overline{(\overline{A3}. A2). \overline{A1}}}$$

5. Dedução de uma expressão de custo mínimo de F implementável apenas com portas NOR de 2 ou 3 entradas.

$$f(A3, A2, A1, A0) = \overline{A0}. (\overline{A2} + A3) + \overline{A3}. A2. \overline{A1} = \overline{\overline{A0}. (\overline{A2} + A3)} + \overline{\overline{A3}. A2. \overline{A1}} =$$

$$= \overline{\overline{A0} + (\overline{\overline{A2} + A3})} + \overline{\overline{A3} + \overline{A2} + A1}$$

6. Dedução do custo do hardware associado a cada uma das expressões obtidas nas alíneas 3. 4. e 5 usando os valores da tabela 1

Alínea 3. Portas lógicas necessárias: 4*NOT, 1*AND2, 2*OR2, 1*AND3

Circuitos Integrados: 1* SN74LS04, 1* SN74LS08, 1* SN74LS32, 1* SN74LS11

Custo = 4*20 + 4*2 + 1*6 + 2*6 + 1*8 = 114

Alínea 4. Portas lógicas necessárias: 8*NAND2

Circuitos Integrados: 2* SN74LS00

Custo = 2*20 + 8*4 = 72


Alínea 5. Portas lógicas necessárias: 4*NOR2, 2*NOR3

Circuitos Integrados: 1* SN74LS02, 1* SN74LS27

Custo = 2*20 + 4*4 + 2*6 = 68



7. Esquema elétrico e lista completa do material a requisitar para a solução com portas NAND. Não se esqueça da diferença entre um <u>logigrama</u> e um <u>esquema elétrico</u>.



8. O tempo de propagação máximo do circuito da pergunta 4, cujo caminho crítico correspondente está indicado no esquema elétrico, é:

Tempo de propagação máximo = 5*tp(NAND2) = 5*15 = 75ns

9. Comentários sobre a montagem e funcionalidade surpresa

A montagem deste circuito foi um pouco diferente do que estávamos à espera devido à enorme confusão de fios, que não é algo previsto pelo esquema elétrico.

A nossa funcionalidade surpresa consistiu em utilizar a ponta de prova para detetar o erro que estávamos a ter: todas as combinações de bits funcionavam tal como previsto pela tabela de verdade exceto a combinação 1111. A solução foi alterar a posição do fio que ligava ao GND, uma vez que a que estávamos a utilizar não funcionava corretamente.