



### 情報科学演習 プロセッサ演習 ~第5週~

情報科学科 コンピュータシステム研究室





### 乗算命令



#### 例1) mul \$t0,\$s1,\$s2

011100(28)	10001(17)	10010(18)	01000(8)	00000(0)	000010(2)
6bit	5bit	5bit	5bit	5bit	6bit
		321	oit		
オペ	第1ソース	第2ソース	結果		機能
<b>— L</b> "			•	シフト量	
コード	オペランド		オペランド	シフト量	カード

#### 乗算(オーバーフロー無し)

\$t0 **←** \$s1 \* \$s2

32bit × 32bit = 64bit のうち、

下位32bitの結果のみを格納

\* hiレジスタ、loレジスタにそれぞれ上位32bit、下位32bitを 格納することも同時に行う(本演習では使用しない)



## 乗算プログラム



```
addi $s1, $zero, 13
addi $s2, $zero, 11
mul $t0, $s1, $s2
```

```
addi $s1, $zero, 13
addi $s2, $zero, 11
add $a0, $zero, $s1
add $a1, $zero, $s2
call mul
add $t0, $zero, $v0
```

mul命令はMarsでは実行可能

verilog版MIPSでは mul命令は未実装

#### その1

定義済み命令を用いた ビットシフト乗算で代用

#### その2

verilog版MIPSに **乗算命令**を追加



### ビットシフト乗算(原理)



	1101
X	10 <mark>11</mark>
	1101
1	<b>.101</b> 0
00	0000
110	1000
1000	1111

<u>+</u>	00000000 0000 <mark>1101</mark> 0000 <mark>1101</mark>	_ 101 <mark>1</mark>
<u>+</u>	0000 <mark>1101</mark> 000 <mark>1101</mark> 0 00 <mark>100111</mark>	_010 <mark>1</mark>
<u>+</u>	00 <mark>100111</mark> 00000000 0 <mark>0100111</mark>	0010
+	0 <mark>0100111</mark> 01101000	0001

被乗数 左シフト 乗数 右シフト 積 乗数に応じて 被乗数を加算



## ビットシフト乗算(C言語)



```
1101
X
 000000
1101000
```

```
int mul( int a, int b )
  int y = 0;
  while( b != 0 ) {
    if( b & 1 == 1 ) {
    a = a << 1;
    b = b >> 1;
  return y;
```

#### 被乗数

左シフト

#### 乗数

右シフト

#### 積

乗数に応じて 被乗数を加算





### 命令デコード opから命令を特定

™ mips.v

乗算命令の デコード信号 定義

命令	ор	rs	rt	rd	shamt	funct
フィールド長	6	5	5	5	5	6
add	0	入力1	入力2	出力	0	32
addu	0	入力1	入力2	出力	0	33
sub	0	入力1	入力2	出力	0	34
subu	0	入力1	入力2	出力	0	35
mul	28	入力1	入力2	出力	0	2





レジスタ指定 rs,rt,rdでレジスタ番号を指定

### 乗算命令のオペランドは3レジスタ

命令	ор	rs	rt	rd	shamt	funct
フィールド長	6	5	5	5	5	6
add	0	入力1	入力2	出力	0	32
addu	0	入力1	入力2	出力	0	33
sub	0	入力1	入力2	出力	0	34
subu	0	入力1	入力2	出力	0	35
mul	28	入力1	入力2	出力	0	2





レジスタ指定 rs,rt,rdでレジスタ番号を指定

### 乗算命令のオペランドは3レジスタ

命令	ор	rs	rt	rd	shamt	funct
フィールド長	6	5	5	5	5	6
add	0	入力1	入力2	出力	0	32
addu	0	入力1	入力2	出力	0	33
sub	0	入力1	入力2	出力	0	34
subu	0	入力1	入力2	出力	0	35
mul	28	入力1	入力2	出力	0	2





### 制御信号

alu\_selは000と111が未使用(いずれかを乗算で使用)

ALUの第2入力はR形式と同じでレジスタ(条件追加)

```
assign src_sel_b = i_rfmt;
```

演算結果はレジスタに書き込み(条件追加)





#### **ALU**

alu\_selは000と111が未使用(いずれかに乗算の動作追加)

```
always@(posedge clk) begin
  case(alu sel2)
    3'b001: alu q3 <= daddsub;
    3'b010: alu q3 <= dpc;
    3'b011: alu q3 <= dlui;
    3'b100: alu q3 <= dlogic;
    3'b101: alu_q3 <= dshift;</pre>
    3'b110: alu q3 <= dslt;
    default: alu q3 <= 32'h0;</pre>
  endcase
 end
```





### 第5週の課題(1)

- ビットシフト乗算のアセンブラプログラムを作成
  - MIPSコンパイラを使ってもOK
    - C言語のコンパイルは -O1 and/or -O2 で最適化
    - アセンブラプログラムでは引数を設定
    - 遅延分岐を使用
  - 直接アセンブラプログラムを書いてもOK
  - シミュレーションと実機で動作確認
- 乗算命令の追加
  - ■シミュレーションと実機で動作確認



## 再帰: 階乗のプログラム



### 再帰





### 再帰 - 階乗


```
int fact(int 3)
     if (n < 1) return 1;
               return 3 * fact(3-1);
     else
    int fact(int 2)
          if (n < 1) return 1; /
                  return 2 * fact(2-1);
          else
         int fact(int 1)
              if (n < 1) return \mathbf{1};
              else return n * fact(n-1);
```

```
冉帰(遅延分岐なし)
                                            fact(0)
int fact(int n)
                                            $ra(main)
      if (n < 1) return 1;
                  return n * fact(n-1);
      else
                                            $50
                    # else
                                            fact(3)
fact:
                    L1:
  addi $sp,$sp,-8
                      add $s0,$zero,$a0
                                            $ra(main)
  sw $ra,4($sp)
                      addi $a0,$a0,-1
  sw $s0,0(\$sp)
                                            $s0(main)
                      jal
                           fact
# if(n < 1)
                                            $ra(fact)
                      mul $v0,$s0,$v0
  slti $t0,$a0,1
                                            $s0=3
       $t0,$zero,L1
  beg
                      lw
                           $s0,0($sp)
                                            $ra(fact)
# then
                           $ra,4($sp)
                      lw
                                            $s0=2
  addi $v0,$zero,1
                      addi $sp,$sp,8
                                            $ra(fact)
  addi $sp,$sp,8
                           $ra
                      jr
                                            $s0=1
       $ra
```

```
冉帰(遅延分岐あり)
                                            fact(0)
int fact(int n)
                                            $ra(main)
      if (n < 1) return 1;
                  return n * fact(n-1);
      else
                                            $50
                    # else
                                            fact(3)
fact:
                    L1:
  addi $sp,$sp,-8
                      add $s0,$zero,$a0
                                            $ra(main)
  sw $ra,4($sp)
                      jal
                           fact
# if(n < 1)
                                            $s0(main)
                      addi $a0,$a0,-1
  slti $t0,$a0,1
                                            $ra(fact)
                      mul
                           $v0,$s0,$v0
  beq $t0,$zero,L1
                                            $s0=3
       $s0,0($sp)
  SW
                           $s0,0($sp)
                      lw
                                            $ra(fact)
# then
                           $ra,4($sp)
                      lw
                                            $s0=2
  addi $v0,$zero,1
                           $ra
                                            $ra(fact)
  jr
       $ra
                      addi
                           $sp,$sp,8
  addi $sp,$sp,8
                                            $s0=1
```

CSL Computer Systems Laboratory

### 符号なし数と2の補数





### 第5週の課題(2)

- 階乗のプログラムを実行
  - ビットシフト乗算と乗算命令のバージョンを比較
    - クロック数の違いは?
    - 結果の値が32ビットを超えた場合は?
- 注意事項
  - 乗算命令はオーバーフロー検出しない
  - ■加算命令はMarsの場合、オーバーフロー検出する verilog版MIPSでは検出しない(Marsと動作が異なる)
  - ■スタックポインタ\$spをverilog版MIPSで使うとき
    - ■初期化: li \$sp,0x10017ffc



### 再帰と末尾再帰



### 再帰

#### 末尾再帰

```
int fact(int n, int a
{
    if (n < 1) return a;
    else return fact(n-1, n*a);
}</pre>
```



## 末尾再帰 - 階乗

```
int fact(int \mathbf{3}, int \mathbf{1})
     if (n < 1) return a;
                return fact(3-1, 3*1);
     else
    int fact(int 2, int 3)
          if (n < 1) return a; /
                   return fact(2-1, 2*3);
          else
         int fact(int 1, int 6)
               if (n < 1) return 6;
               else return fact(n-1, n*a);
```





### 第5週の課題(3)

- 末尾再帰の階乗のアセンブラプログラムを作成
  - ■乗算命令を用いたバージョンのみでOK
  - 直接書いてもMIPSコンパイラを使ってもOK
    - C言語のコンパイルは -O1 and/or -O2 で最適化
  - シミュレーションと実機で動作確認
  - ■課題(2)の結果と比べて違いは?



算術演算命令

ロード/ストア命令

形式	命令	ор	rs	rt	rd	shamt	funct
	フィールド長	6	5	5	5	5	6
	add	0	入力1	入力2	出力	0	32
R	addu	0	入力1	入力2	出力	0	33
	sub	0	入力1	入力2	出力	0	34
	subu	0	入力1	入力2	出力	0	35
	addi	8	入力	出力	即化	直(符号付	き)
	addiu	9	入力	出力	即化	直(符号な	(し)
I	lw	35	入力	出力		アドレス	,
	SW	43	入力	出力		アドレス	,
	フィールド長	6	5	5		16	
形式	命令	ор	rs	rt	addr	ess/imm	ediate



論理演算命令

形式	命令	ор	rs	rt	rd	shamt	funct
	フィールド長	6	5	5	5	5	6
	and	0	入力1	入力2	出力	0	36
R	or	0	入力1	入力2	出力	0	37
	xor	0	入力1	入力2	出力	0	38
	nor	0	入力1	入力2	出力	0	39
	andi	12	入力	出力	即化	直(符号な	(し)
	ori	13	入力	出力	即化	直(符号な	(し)
I	xori	14	入力	出力	即化	直(符号な	(し)
	lui	15	0	出力	即化	直(符号な	(し)
	フィールド長	6	5	5		16	
形式	命令	ор	rs	rt	addr	ess/imm	ediate





シフト演算命令 比較演算命令

形式	命令	ор	rs	rt	rd	shamt	funct
	フィールド長	6	5	5	5	5	6
	sll	0	0	入力	出力	シフト量	0
R	srl	0	0	入力	出力	シフト量	2
	sra	0	0	入力	出力	シフト量	3

形式	命令	op	rs	rt	rd	shamt	funct
	フィールド長	6	5	5	5	5	6
R	slt	0	入力1	入力2	出力	0	42
	sltu	0	入力1	入力2	出力	0	43
	slti	10	入力	出力	即化	直(符号付	(き)
I	sltiu	11	入力	出力	即位	直(符号な	:し)
	フィールド長	6	5	5		16	
形式	命令	ор	rs	rt	addr	ess/imm	ediate



条件分岐/ジャンプ命令 コール/リターン命令

形式	命令	ор	rs	rt	address/immediate	
	フィールド長	6	5	5	16	
I	beq	4	入力1	入力2	分岐先	
	bne	5	入力1	入力2	分岐先	
	j	2			ジャンプ先	
J	jal	3		3	ジャンプ先	
	フィールド長	6	26			
形式	命令	ор	target address			

形式	命令	ор	rs	rt	rd	shamt	funct	
D	フィールド長	6	5	5	5	5	6	
R	jr	0	入力	0	0	0	8	
J	jal	3			ジヤ	ンプ先		
J	フィールド長	6	26					
形式	命令	ор	target address					



# 命令一覧(形式別)

形式	命令	ор	rs	rt	rd	shamt	funct
R	フィールド長	6	5	5	5	5	6
	sll	0	0	入力	出力	シフト量	0
	srl	0	0	入力	出力	シフト量	2
	sra	0	0	入力	出力	シフト量	3
	jr	0	入力	0	0	0	8
	add	0	入力1	入力2	出力	0	32
	addu	0	入力1	入力2	出力	0	33
	sub	0	入力1	入力2	出力	0	34
	subu	0	入力1	入力2	出力	0	35
	and	0	入力1	入力2	出力	0	36
	or	0	入力1	入力2	出力	0	37
	xor	0	入力1	入力2	出力	0	38
	nor	0	入力1	入力2	出力	0	39
	slt	0	入力1	入力2	出力	0	42
	sltu	0	入力1	入力2	出力	0	43



形式	命令	ор	rs	rt	address/immediate		
	フィールド長	6	5	5	16		
I	beq	4	入力1	入力2	分岐先		
	bne	5	入力1	入力2	分岐先		
	addi	8	入力	出力	即値(符号付き)		
	addiu	9	入力	出力	即値(符号なし)		
	slti	10	入力	出力	即値(符号付き)		
	sltiu	11	入力	出力	即値(符号なし)		
	andi	12	入力	出力	即値(符号なし)		
	ori	13	入力	出力	即値(符号なし)		
	xori	14	入力	出力	即値(符号なし)		
	lui	15	0	出力	即値(符号なし)		
	lw	35	入力	出力	アドレス		
	SW	43	入力	出力	アドレス		
形式	命令	ор	target address				
	フィールド長	6	26				
J	j	2	ジャンプ先				
	jal	3	ジャンプ先				

