

学校代码：10126

学号：32124099

分类号：

编号：

内蒙古大学

论文题目

汽车电控单元电磁兼容设计

学 院：交通学院

专 业：交通运输

研究方向：车辆电子技术

姓 名：石星月

指导教师：李春芾教授

2024 年 4 月 24 日

汽车电控单元电磁兼容设计

摘 要

随着汽车电子技术的不断更新，车载电控系统逐渐朝着小型化、集成化、高速化等方向发展，在提高汽车舒适性和安全性的同时也带来了严重的电磁兼容问题。其中电控单元（Electronic Control Unit, ECU）作为车载电控系统的核心部件之一，在高速电路中的电磁兼容问题，即信号完整性和电源完整性问题愈发突出。为了提高汽车的安全性和可靠性，对 ECU 内部印制电路板（Printed circuit boards, PCB）进行信号完整性和电源完整性研究具有十分重要的意义。本文的主要研究内容有：

（1）电控单元信号完整性仿真：对典型信号完整性问题中的反射和串扰产生机理进行了理论分析，并通过 ADS 软件展开了仿真研究。对项目所用电控单元 PCB 板的反射和串扰问题进行了仿真研究，针对发现的问题提出优化措施：调整叠层和线宽，并进行阻抗匹配、对于参考层不连续问题在布线时绕过跨分割的位置、增大传输线间距等。并对优化后的 PCB 板再次进行仿真，经过对比，发现优化后 PCB 板的反射和串扰问题均有所降低，验证了提出的优化措施的有效性。

（2）电控单元电源完整性仿真：首先对电源完整性的基础知识做了简单介绍，针对去耦电容的工作原理和使用方法进行了详细分析，并对上述优化后的电控单元 PCB 板进行了直流压降和电源分配网络（Power Distribution Network, PND）阻抗仿真，通过增大电源平面面积使直流压降从 3.6%降为 1%、通过添加

不同容值的去耦电容降低了 PDN 系统阻抗,改善了 PCB 板的电源完整性,使之满足设计要求。

(3) 试验验证:使用矢量网络分析仪对优化前后的两块 PCB 板的信号完整性问题进行试验验证,通过对比两块 PCB 板的试验结果、以及优化后 PCB 板的试验结果和仿真结果,进一步证明优化措施的可行性。最后分析了试验结果与仿真结果存在偏差的原因,为以后的试验研究提供了指导建议。

关键词: 汽车电控单元; 电磁兼容; 信号完整性; 电源完整性

ECTROMAGNETIC COMPATIBILITY DESIGN OF AUTOMOTIVE ELECTRONIC CONTROL UNIT

ABSTRACT

With the continuous update of automotive electronic technology, the on-board electronic control system is gradually developing in the direction of miniaturization, integration, and high speed, which not only improves the comfort and safety of automobiles, but also brings serious electromagnetic compatibility problems. Among them, the electronic control unit (ECU), as one of the core components of the on-board electronic control system, has become more and more prominent in the electromagnetic compatibility problems in high-speed circuits, that is, signal integrity and power integrity. In order to improve the safety and reliability of automobiles, it is important to study the signal integrity and power integrity of the printed circuit boards (PCBs) inside the ECU. The main research contents of this paper are:

(1) Signal integrity simulation of electronic control unit: The reflection and crosstalk generation mechanism in typical signal integrity problems are analyzed theoretically, and the simulation research is carried out by ADS software. The reflection and crosstalk problems of the PCB board of the electronic control unit used in the project were simulated and studied, and optimization measures were proposed for the problems found: adjusting the stackup and line width, and impedance matching, bypassing the position of the span division when routing for

the discontinuity of the reference layer, and increasing the spacing of the transmission lines. The optimized PCB board is simulated again, and it is found that the reflection and crosstalk problems of the optimized PCB board are reduced, which verifies the effectiveness of the proposed optimization measures.

(2) Power integrity simulation of electronic control unit: Firstly, the basic knowledge of power integrity is briefly introduced, the working principle and use method of decoupling capacitor are analyzed in detail, and the DC voltage drop and power distribution network (PND) impedance simulation are carried out on the PCB board of the optimized electronic control unit, and the DC voltage drop is reduced from 3.6% to 1% by increasing the power plane area. By adding decoupling capacitors of different capacitance values, the impedance of the PDN system is reduced, and the power integrity of the PCB board is improved, making it meet the design requirements.

(3) Experimental verification: Use a vector network analyzer to verify the signal integrity of the two PCB boards before and after optimization. By comparing the experimental results of the two PCB boards, as well as the experimental and simulation results of the optimized PCB board, the feasibility of the optimization measures is further demonstrated. Finally, the reasons for the deviation between the experimental and simulation results were analyzed, providing guidance and suggestions for future experimental research.

KEYWORDS: Automotive electronic control unit ; Electromagnetic
Compatibility; Signal Integrity; Power Integrity

目 录

第一章 绪论.....	1
1.1 研究背景与意义.....	1
1.2 国内外研究现状.....	2
1.2.1 信号完整性研究现状.....	2
1.2.2 电源完整性研究现状.....	3
1.3 本论文研究内容与组织结构	4
第二章 高速电路设计的理论基础	6
2.1 传输线理论基础.....	6
2.1.1 传输线模型参数.....	6
2.1.2 传输线上信号速度.....	9
2.1.3 特征阻抗.....	10
2.2 S 参数定义	12
2.2.1 散射参量的意义.....	12
2.3 仿真软件介绍.....	14
2.4 信号完整性的含义.....	15
2.5 电源完整性的含义.....	16
2.6 本章小结.....	18
第三章 电控单元信号完整性仿真及优化分析	19
3.1 反射的理论与仿真分析.....	19
3.1.1 反射基本原理.....	19
3.1.2 反弹图仿真分析.....	21
3.1.3 反射的抑制措施.....	23
3.2 串扰的理论与仿真分析.....	26
3.2.1 串扰产生的原因.....	27
3.2.2 近端串扰和远端串扰.....	30
3.2.3 串扰影响因素仿真分析.....	31
3.2.4 串扰的改善方法.....	36
3.3 实板信号完整性仿真.....	36
3.3.1 电控单元 PCB 板介绍	36
3.3.2 仿真结果分析.....	37
3.3.3 优化措施.....	40
3.3.4 优化后仿真结果分析.....	41
3.4 本章小结.....	44
第四章 电控单元电源完整性仿真及优化分析	46

4.1 去耦电容.....	46
4.2 直流压降仿真.....	49
4.2.1 直流压降基本原理.....	49
4.2.2 直流压降仿真分析.....	51
4.2.3 直流压降优化仿真分析.....	52
4.3 PDN 阻抗仿真.....	54
4.3.1 目标阻抗法.....	54
4.3.2 去耦电容并联.....	55
4.3.3 实板 PDN 阻抗仿真分析.....	58
4.4 本章小结.....	63
第五章 实验验证	64
5.1 实验仪器介绍.....	64
5.2 实板验证.....	65
5.2.1 信号完整性试验.....	65
5.2.2 试验结果对比分析.....	66
5.2.3 试验结果与仿真结果对比分析.....	69
5.3 本章小结.....	71
第六章 总结与展望	72
6.1 总结.....	72
6.2 展望.....	73
参考文献.....	74

第一章 绪论

1.1 研究背景与意义

随着汽车技术的迅猛发展，为了满足人们对汽车舒适性、安全性的要求，汽车内部电子设备越来越多。据统计，目前汽车上的电子设备价值已经达到了整车价值的 50%。但车内总体空间是一定的，在有限的空间内布置越来越多的电子设备，会导致车内电磁环境变得越来越复杂，有时甚至会出现内部电子设备的相互干扰，影响车内电磁波的正常传播，对汽车的正常运行造成难以估量的损害。比如各种指示灯的误操作、安全气囊的误开启等等。

国家标准 GB/T4365-2003《电工术语电磁兼容》对电磁兼容的定义为：设备或系统在电磁环境中能够正常工作且不会对该环境中其它事物构成不能承受的电磁骚扰的能力^[1]。汽车上的电磁兼容问题就是各种车载用电设备所发出的电磁干扰不会影响到汽车内部和汽车周围用电设备的正常工作，同时车内用电设备都要具有一定的抗干扰能力，能在复杂的电磁干扰中保持正常运行。

汽车内部干扰例如：点火启动时火花塞电极放出强烈电流，对周围空间形成极强的电磁辐射，会导致部分敏感器件损坏。此外由于车内部分用电设备工作频率相近，当某个用电设备开启时，可能会导致另一个设备开关的误触发。汽车除了要承受自身内部用电器的电磁干扰，也会受到周围电磁环境的影响，比如雷电、广播、手机和电视信号、附近高压电等。

因为汽车所处的电磁环境越来越复杂，为了更好的评估汽车的电磁兼容性能，欧美国家颁布了一系列汽车电磁兼容标准，比如国际无线电干扰特别委员会颁布的 CISPR12、CISPR25、国际标准化组织颁布的 ISO10605、ISO11451 等。我国借鉴欧美发达国家的成熟经验，也先后制定了一系列汽车电磁兼容标准，比如 GB 34660、GB 14023-1992、GB/T18387 等^[2]。汽车要想上市出售必须要先通过相应的汽车电磁兼容标准，电磁兼容标准是汽车及车内用电设备的检验合格线。只有检验合格，汽车才被准许流入市场。

电控单元(Electronic Control Unit, ECU)作为汽车上的核心部件，其所处电磁环境复杂多变，不仅包括车内其他电子设备和车外电磁因素的干扰，ECU 内部 PCB 板上的各种数字芯片、晶振、直流调压模块、脉宽调制模块等产生的电磁干扰也十分严重，不仅会干扰车内的控制器 PCB 板信号传输，比如电源信号、CAN 信号等，还会对外辐射，对车辆周围环境产

生影响^[3]。因此在如此复杂的电磁环境下,对 ECU 内部 PCB 板进行电磁兼容研究是十分必要的。

随着汽车电子技术的不断发展,汽车内部 ECU 的信号传输速率也在快速增加。与低速信号传输不同,高速信号传输将面临两个十分重要的问题:信号完整性问题和电源完整性问题。信号完整性是指从发送端发出的信号经过传输线传输后,在接收端可以被正确判断并接收。电源完整性是指供电系统可以为元器件提供稳定的供电电压。导致信号完整性问题的原因有很多,比如信号上升沿变陡、带宽变高、传输线阻抗不匹配等,都会造成反射、串扰等问题。而电源完整性问题的产生主要是由于电压纹波、信号时延、压降等,使得负载供电电压不足,从而出现地弹、开关噪声等现象。

随着信号频率的不断升高,信号上升时间不断缩短,由此带来的反射、串扰等信号完整性问题愈发严重。而今很多电子产品的频率甚至达到了 GHz 级别,为了保证 PCB 板的正常工作,将信号完整性和电源完整性设计融入到 PCB 板的开发和设计当中,已经成为汽车电子设计师的必备技能。

考虑到上述因素,对汽车电控单元内部 PCB 板的信号完整性和电源完整性问题进行分析 and 检测,在设计初期就进行相关电磁兼容研究,不仅可以为汽车制造商在通过电磁兼容实验时提供指导、缩短车辆研发时间,而且为汽车的安全驾驶、减少故障提供设计思路^[3]。因此,研究汽车电控单元的电磁兼容问题具有十分重要的经济价值和社会价值。

1.2 国内外研究现状

国外的专家学者很早就意识到了信号完整性和电源完整性对高速信号的影响,并对此展开了详细研究,同时很多电子软件开发公司也投入了大量资源用以研究相关的电磁仿真软件,比如 Cadence 公司旗下的 Cadence 软件、mentor Graphics 公司的 Hyperlynx、安捷伦公司的 ADS、ANSYS 公司的 HFSS 和 SIwave 等^[4]。相比于国外的研究,国内对于信号完整性和电源完整性的研究起步要晚很多,直到上世纪 80 年代我国才对相关问题开始初步的研究,研究成果上也略有逊色。但随着国内经济的高速发展,相关研究人员也越来越重视这方面的研究。

1.2.1 信号完整性研究现状

关于信号完整性的理论研究,最经典的莫过于 Eric. Bogatin 教授所著的《Signal and Power Integrity – Simplified》,这本书系统地介绍了信号完整性的相关基础知识,包括特征阻抗、时

延、反射、串扰等基础概念，是很多研究人员的入门必读书籍^[5]。Fan J、Kim J 等人指出信号的传播时延、阻抗不连续、测试技术会成为未来研究高速电路信号完整性和电源完整性的重要方向^[6]。Bo C 等人针对信号反射问题展开了深入研究，并对不同端接方法进行仿真，总结出优缺点和适用场景^[7]。R. Mudavath 等人针对特征阻抗为 50Ω 的传输线，提取其 RLC 参数并在 ADS 软件中进行了串扰仿真，又使用 SPICE 模型进行了验证^[8]。Song K 在三维电磁软件中对传输线进行建模并计算出电感和电容参数，分析其对信号完整性的影响^[9]。Hesselbom 等人研究了目前主流的两种传输线：微带线和带状线，利用矢量网络分析仪对其进行 S 参数提取，查看传输线间距在 20GHz 内对信号串扰的影响，并给出了减少串扰的多条建议^[10]。Rimolo Donadio R 主要针对过孔和走线进行分析，过孔使用平行板电容和电感进行建模，而走线通孔则利用模态分解法来仿真，分析了不同场景下各种过孔的特性，对高速电路中的过孔设计给出了指导意见^[11]。Ahn S 等人提出了一种等效电路建模法，可以有效改进传输线自感和互感，并且还考虑到了寄生电容的影响^[12]。Achar R 等人针对高速信号互连做了深入研究，基于模型还原法，重点研究了阻抗不匹配对信号反射、失真的影响^[13]。Benjamin Dannan 等人重点研究了过孔对 DDR4 信号质量的影响，分别对有无过孔桩线的情况进行模拟仿真，给出了不同情况下过孔的设计方法^[14]。

王国冕以 LPDDR4X 为研究对象，建立带状线和微带线仿真模型，通过分析各物理模型参数如传输线宽度、介质厚度等对传输线信号完整性性能的影响，提出优化 PCB 设计的具体措施^[15]。刘波、赵建凯分别以 DDR3 和 DDR4 为研究对象，研究了高速串行链路中的时序问题，在信号完整性基础上针对时序问题提出了适合高速电路的布线规则^[16-17]。陈杨杨基于 LVDS 信号，利用仿真软件对传输线互连结构进行建模分析，提出了高速串行互连结构的设计规则^[18]。张亮主要研究 DDR5 传输线，对制作工艺提出了改良意见，优化了高速链路中的远端串扰问题^[19]。陈仁义利用 HFSS 电磁仿真软件对传输线和过孔进行仿真建模，提出了一种半圆弧拐角布线方式，优化了信号完整性问题^[20]。陈路基于 PCIe Gen4 协议，利用仿真软件对 PCB 板上的过孔进行建模分析，提出了高速链路中过孔的设计规则^[21]。李川、王彦辉等针对 DDR4 上高速传输线的串扰问题进行了深入研究，提出了优化串扰的布线措施^[22]。

1.2.2 电源完整性研究现状

对电源完整性的理论研究，Eric. Bogatin 教授在其所著的《Signal and Power Integrity – Simplified》中第三版增添了电源完整性相关基础知识的介绍^[5]。Krishna KS 等人重点对于多层高速印制板过孔的反射问题进行了研究，发现加入适当去耦电容可以减小阻抗不匹配问题

[23]。Sjariel R 主要研究高速电路中的电源完整性问题,发现可以通过去耦电容的容值选择和放置来改善电源噪声问题[24]。Mingmin Z 等人主要对高速电路板的材料展开研究,提出了一种阻抗匹配方法,采用近似法和二维场求解法进行分析,并通过试验证明这种方法切实可行[25]。Shahparnia S 等人重点分析了电源噪声的产生原因及器件,对高速电路中的 PDN 阻抗控制提出了自己的建议[26]。

鲁莹利用 SIwave 软件对模型进行电源完整性中的阻抗扫描仿真和电源网络 IR drop 仿真,通过改变布局布线有效减小电源分配网络 PDN 的阻抗值和信号线压降[27]。于东哲等人基于 IBIS 模型对 DDR SDRAM 电源完整性做了深入研究,分析了电源噪声与系统频率的关系,提出了最坏激励的概念[28]。李钰峰从 PCB 走线、过孔数量及布置、叠层设计等方面入手,提出了优化电源网络,降低直流压降和 PDN 阻抗的有效措施[29]。曾浪芸主要研究了叠层结构设计和过孔对于电源完整性的影响,并提出了合理的布局布线措施[30]。贺娇针对高速 PCB 板上的弯曲耦合微带线采用分段分析法,对于弯曲部分使用 π 型电路建模仿真,从 EMC 角度提出了相对的优化措施[31]。沈费钦基于 IBIS 模型,针对 DDR SDRAM 信号完整性和电源完整性进行了仿真研究,并提出了自己的优化建议[32]。杨程、李钦等重点研究了微带线拐角的布置原理,在此基础上提出多种改进拐角工艺的措施[33]。胡玉生、熊祥提出了一种基于有限元法的对过孔进行区域分解的方法,加快了 EMC 问题的精准定位[34]。张木水重点研究了高速电路中的电气特性,针对电源分配网络和噪声抑制提出了自己的思考,解决了电源完整性中的噪声耦合问题[35]。

1.3 本论文研究内容与组织结构

本文针对汽车电控单元 PCB 板遇到的电磁兼容问题,从理论研究出发,探究了影响 PCB 板信号完整性问题(反射、串扰)和电源完整性问题(直流压降、PDN 阻抗)的因素,通过 SIwave 软件进行仿真,分析产生原因并进行了针对性的优化改进,为后续汽车电控单元电磁兼容设计提供理论指导,提高设计效率。

本文共分为六章,具体章节安排如下:

第一章:绪论:主要介绍了汽车电控单元电磁兼容设计的研究背景和意义,对目前 PCB 板的信号完整性和电源完整性研究现状做了简单介绍,之后又对本文的研究内容予以概括。

第二章:高速电路设计的理论基础:主要介绍了传输线理论和 S 参数的相关知识,包括传输线方程、特征阻抗、各个 S 参数的含义;之后又对目前主流的电磁仿真软件和利用 EDA

软件进行高速电路设计的方法做了简要介绍，为后续信号完整性和电源完整性研究提供理论基础。

第三章：电控单元信号完整性仿真：首先介绍了信号完整性的概念，对典型的信号完整性问题：反射和串扰的产生原因进行了分析并提出改进意见，之后对于实际 PCB 板在 SIwave 软件中进行了反射和串扰仿真，针对发现的问题提出优化措施，再次仿真，通过前后仿真结果对比验证优化措施的有效性。

第四章：电控单元电源完整性仿真：首先对电源完整性的基础知识做了简单介绍，包括 PDN 系统组成、去耦电容的应用，之后又对实验所用 PCB 板进行了直流压降仿真和 PDN 阻抗仿真，通过增大电源平面面积、添加不同容值的去耦电容等措施来改善 PCB 板的电源完整性，使之满足设计要求。

第五章：试验验证：首先对试验所用仪器矢量网络分析仪进行了简单介绍，之后用仪器对优化前后的两块 PCB 板实板进行信号完整性试验验证，通过对比试验结果和仿真结果，进一步证明优化措施的可行性。

第六章：总结与展望：对本文研究内容进行总结，同时提出存在的问题和不足，并对后续研究表达期望。




图 1.1 论文组织结构

Figure 1.1 Organizational structure of the paper

第二章 高速电路设计的理论基础

随着汽车电子技术的高速发展，车载电控单元 PCB 板上的高速信号越来越多，设计师以往的一些针对低速 PCB 板的设计经验有些无法适用。在进行高速 PCB 板电路设计之前，设计师需要先了解一定的高速电路设计的理论基础。本章将从高速传输线理论、S 参数的应用、电磁仿真软件以及基于 EDA 软件进行高速电路设计的方法四个方面来介绍高速电路设计相关的理论基础，为后面的信号完整性和电源完整性仿真提供理论基础。

2.1 传输线理论基础

在低速电路时代，信号的变化速度很慢，带宽很小，基本可以忽略电路中能量连续分布的影响，把电容、电感和电阻看做理想元件，能量集中各个元件中，连接各元器件的导线长度基本可以忽略不计，这种系统被称为集总参数系统。然而随着高速电路的不断发展，信号变换速度越来越快，带宽也越来越大，信号中的高频成分越来越多，传输线的时延与信号变化时间已经变得不可忽略。一般情况下，当导线的长度大于波长的 $1/10$ 时，电路板导线上的信号延迟和反射干扰无法被忽视，必须要把导线看做由电容、电感和电阻组成的复杂分布式模型，这就是传输线模型。

2.1.1 传输线模型参数

最简单的传输线由两条导线组成，如下图 2.1 所示，其中从驱动端到负载传输驱动电压或电流的路径被称为信号路径，信号从负载返回驱动端的路径被称为返回路径。



图 2.1 传输线组成图

Figure 2.1 Transmission line composition diagram




图 2.2 常见传输线模型

Figure 2.2 Common transmission line models

上图 2.2 是几种常见的传输线模型,其中导线上任意一处横截面的几何结构和材料属性都相同的传输线被称为均匀传输线,其阻抗处处保持一致,因此也称为可控阻抗传输线。均匀传输线反射问题较小,传输信号质量也更好,所以在高速电路设计中使用的传输线大多为均匀传输线^[36]。以上图中的传输线模型都是均匀传输线。反之,如果导线横截面的几何结构和材料属性处处不同,则称其为非均匀传输线。其物理性质不稳定,容易引起反射、串扰、振铃等信号完整性问题,在设计时应尽量避免使用非均匀传输线。

传输线是由两条导线组成的,影响传输线性能的因素除了传输线本身,还有两条导线的对称程度。如果两条导线完全对称,它们的形状和大小都是一样的,则称其为平衡传输线,如双绞线、共面线。反之,则称之为非平衡传输线,如同轴线、微带线、带状线都是非平衡传输线。

在 PCB 设计中,通常使用的传输线是微带线和带状线。微带线指分布在 PCB 板外层的走线,走线下方是 PCB 板的介质,上方则直接暴露在空气中。信号在微带线上传输时电场和磁场一部分暴露在空气中,一部分分布在下层介质中。因为空气的介电常数为 1,这样会导致其有效介电常数略小于板材的介电常数,也会对信号串扰产生一定影响。带状线指的是分布在 PCB 板内部的走线,其周围都被介质包围,介电常数就是板材的介电常数。

在高速电路设计中一般使用均匀传输线,至于是平衡传输线还是非平衡传输线,其实对于信号的传输质量影响不大,但返回路径的选择对地弹和电磁干扰会产生较大的影响,需要谨慎选择。以下图 2.3 为均匀传输线的等效电路模型:




图 2.3 均匀传输线模型

Figure 2.3 Uniform transmission line model

因为寄生参数的影响，可以把传输线等效为电容、电感和电阻的串并联模型。因为均匀传输线上的参数处处相等，故而整体的参数可以用单位长度的电路参数来表示^[37]。具体参数有：

R：单位长度电阻（ Ω/m ）； **L**：单位长度电感（ H/m ）；

G：单位长度电导（ S/m ）； **C**：单位长度电容（ F/m ）；

取传输线上单位长度的一小段 Δx ，则一段传输线的总分布电感为 $L\Delta x$ ，总分布电容为 $C\Delta x$ ，两者分别代表了电路中存在的电场和磁场。除此之外，传输线上的损耗也是传输线的一大特点，不能忽视。因此在这个模型中又加入了串联电阻 **R** 和并联电阻，即电导 **G**。其中 $R\Delta x$ 表示导线电阻引起的损耗， $G\Delta x$ 表示信号路径和返回路径之间的介质引起的损耗。在这段单位长度中， dx 表示对距离微分， du 信号流过时 AB 两端的电压增量， di 表示 AB 两端的电流增量。根据基尔霍夫电压定律和基尔霍夫电流定律，可得他们之间有如下关系：

$$-\frac{d\dot{I}}{dx} = G\dot{U} + j\omega C\dot{U} = Y\dot{U} \quad (2-1)$$

$$-\frac{d\dot{U}}{dx} = R\dot{I} + j\omega L\dot{I} = Z\dot{I} \quad (2-2)$$

上面两式统称为电报方程，其中 $Z = j\omega L + R$, $Y = j\omega C + G$ 。对上述两个方程进行求导，可得：

$$\frac{d^2\dot{U}}{dx^2} = (R + j\omega L)(G + j\omega C)\dot{U} \quad (2-3)$$

$$\frac{d^2\dot{I}}{dx^2} = (R + j\omega L)(G + j\omega C)\dot{I} \quad (2-4)$$

其中式（2-3）为电压波方程，式（2-4）为电流波方程，设置一个传播常数 γ ，令

$$\gamma = \sqrt{(R + j\omega L)(G + j\omega C)} = \alpha + j\beta \quad (2-5)$$

其中实部 α 表示衰减系数，虚部 β 表示相位常数，于是上面的电压波方程和电流波方程可以简化为

$$\frac{d^2 \dot{U}}{dx^2} = \gamma^2 \dot{U} \quad (2-6)$$

$$\frac{d^2 \dot{I}}{dx^2} = \gamma^2 \dot{I} \quad (2-7)$$

电报方程的通解为：

$$\dot{U} = Ae^{\gamma x} + Be^{-\gamma x} \quad (2-8)$$

$$I = \frac{1}{Z}(Ae^{\gamma x} - Be^{-\gamma x}) \quad (2-9)$$

其中 A 和 B 为常数，由边界条件决定。式（2-8）和式（2-9）是传输线的电压和电流分布表达式，他们都包含两项因子： $e^{-\gamma x}$ 和 $e^{\gamma x}$ 。其中 $e^{-\gamma x}$ 的代表信号在传播过程中始终是从传输线的发送端传送到接收端，即从 A 端到 B 端。这样的信号被称为入射波，也叫做正向行波；而 $e^{\gamma x}$ 的代表在信号传播过程中始终从传输线的接收端到发送端，即从 B 端到 A 端。这样的信号被称为反射波，也叫做反向行波。其中行波指的是随着时间的增加，信号沿着传输线方向传播的波。因为传输线阻抗的存在，行波在传输过程中是不断衰减的。

2.1.2 传输线上信号速度

传输线上电流的流动实质是线上电磁场的运动，因此电流的速度即为传输线上电磁场的移动速度^[38]。众所周知光在真空中传播的速度约为 $3 \times 10^8 \text{ m/s}$ ，光属于电磁波的一种，但传输线上电磁场的移动速度并不等于光速，而是要比光速慢一点，其具体影响因素有：传输线的材料、信号在传输线中建立电磁场的速度、电磁场在传输线中传播的速度。

电磁场的传播速度遵循如下公式：

$$v = \frac{1}{\sqrt{\epsilon_0 \epsilon_r \mu_0 \mu_r}} \quad (2-10)$$

其中： ϵ_0 为自由空间的介电常数，约为 $8.89 \times 10^{-12} \text{ F/m}$

ϵ_r 为材料的相对介电常数

μ_0 为自由空间的磁导率，约为 $4\pi \times 10^{-7} \text{ H/m}$

μ_r 为材料的相对磁导率

把 ϵ_0 和 μ_0 的具体数值带入式（2-10），可得电磁场的传播速度为：

$$v = \frac{3 \times 10^8}{\sqrt{\epsilon_r \mu_r}} (m/s) = \frac{c}{\sqrt{\epsilon_r \mu_r}} = \frac{11.8}{\sqrt{\epsilon_r \mu_r}} (in/ns) \quad (2-11)$$

其中 c 为光速，在真空中相对介电常数 ϵ_r 和相对磁导率 μ_r 都等于 1，故而在真空中电磁场的传播速度为 11.8 in/ns，为了方便计算，通常四舍五入取值为 12 in/ns。

在 PCB 板制作时，传输线的材料基本都选择铜，其相对磁导率 μ_r 为 1。实际上，除了铁磁材料外，其他金属材料都不会磁场分布有任何影响，其相对磁导率 μ_r 均为 1，因此在实际计算电磁场传播速度时相对磁导率 μ_r 这一项往往可以忽略。相比之下，除空气外，其他材料的相对介电常数 ϵ_r 一般都大于 1，对速度的影响比较大。所以传输线中信号的传播速度为

$$v = \frac{12}{\sqrt{\epsilon_r}} (in/ns) \quad (2-12)$$

对于由 FR4 板材构成的 PCB 板，其相对介电常数 ϵ_r 约为 4，故而 PCB 上信号的传播速度约为

$$v = \frac{12}{\sqrt{4}} (in/ns) = 6 (in/ns) \quad (2-13)$$

这也是我们在设计时经常用到的一条经验法则，可以用来估计在 PCB 板互连的信号速度，根据时延要求选择适合的传输线长度。

时延 T_D 即为信号从驱动端传播到负载端所需的时间，根据时延的概念可以给出时延的计算公式：

$$T_D = \frac{Len}{v} \quad (2-14)$$

其中时延 T_D 的单位为 ns；Len 为传输线长度，单位为 in； v 为信号的传播速度，单位为 in/ns。

2.1.3 特征阻抗

特征阻抗又被称为特性阻抗，因为均匀传输线的横截面处处相同，信号在其上传输时感受到的瞬时阻抗也处处相同。这时我们就可以用这个瞬时阻抗来表示传输线的阻抗特性，称为特征阻抗。

特征阻抗是传输线本身所具有的一个特质，与传输线长短无关。只与单位长度电阻 R 、单位长度电感 L 、单位长度电导 G 、单位长度电容 C 有关，具体特征阻抗公式如下：

$$Z_0 = \sqrt{\frac{R + j\omega L}{G + j\omega C}} \quad (2-15)$$

若传输线为无损耗传输线，即传输线上的导线损耗和介质损耗可以忽略不计，则传输线的特征阻抗只与单位长度电感 L 和单位长度电容 C 有关，式(2-15)中的特征阻抗公式可以简化为：

$$Z_0 = \sqrt{\frac{L}{C}} \quad (2-16)$$

在实际设计传输线的特征阻抗时，我们需要通过不断调整线宽、介质厚度和介电常数来实现自己的目标。对于微带线和带状线，通常有以下近似计算特征阻抗的公式：

微带线：

$$Z_0 = \frac{87}{\sqrt{\epsilon_r' + 1.41}} \ln\left(\frac{5.98H}{0.8W + T}\right) \quad (15\text{mil} < W < 25\text{mil}) \quad (2-17)$$

$$Z_0 = \frac{79}{\sqrt{\epsilon_r' + 1.41}} \ln\left(\frac{5.98H}{0.8W + T}\right) \quad (5\text{mil} < W < 15\text{mil}) \quad (2-18)$$

带状线：

$$Z_0 = \frac{60}{\sqrt{\epsilon_r'}} \ln\left(\frac{4H}{0.67\pi(T + 0.8W)}\right) \quad (2-19)$$

其中： W 为微带线和带状线的宽度； H 为介质的厚度

T 为微带线和带状线的厚度； ϵ 为相对介电常数




图 2.4 微带线和带状线横截面

Figure 2.4 Cross-section of micro strip lines and strip lines

因为微带线上面部分是暴露在空气中的，在计算微带线特征阻抗时首先需要计算其相对介电常数。微带线所接触的是上方的空气和下方的介质材料，因此其相对介电常数就是空气的介电常数与介质的介电常数的加权平均，具体计算公式如下：

$$\varepsilon_r' = \frac{\varepsilon_r + 1}{2} + \frac{\varepsilon_r - 1}{2} \left(1 + \frac{12H}{W}\right)^{-1/2} + F - 0.217(\varepsilon_r - 1) \frac{T}{\sqrt{WH}} \quad (2-20)$$

$$\text{其中: } F = \begin{cases} 0.02(\varepsilon_r - 1) \left(1 - \frac{W}{H}\right)^2 & \left(\frac{W}{H} < 1\right) \\ 0 & \left(\frac{W}{H} > 1\right) \end{cases} \quad (2-21)$$

2.2 S 参数定义

S 参数 (Scattering parameter) 即散射参数, 是用来反映信号的入射波和反射波之间关系的行为模型。S 参数是频域的概念, 但它的一些原理也可以应用于时域当中, 是研究信号完整性和电源完整性的重要参数。对于一个线性网络, 在每个频点都可以得到一组入射波和反射波的关系式。无论网络内部结构如何, 只要其线性性质不变, 那么就可以在知道输入信号后通过 S 参数求得这个线性网络从各个端口散射出来的信号。

2.2.1 散射参量的意义

S 参数定义为输出正弦波和输入正弦波的比值, 即

$$S = \frac{\text{输出正弦波}}{\text{输入正弦波}} \quad (2-22)$$

需要注意的是因为正弦波是包含幅值和相位两个参数的, 因此 S 参数也包含了正弦波的两重关系: 幅值关系和相位关系^[39]。

S 参数的幅值表示的是输出正弦波的幅值与输入正弦波的幅值之比, 即:

$$S(\text{幅值}) = \frac{\text{输出正弦波幅值}}{\text{输入正弦波幅值}} \quad (2-23)$$

因为传输线损耗的存在, 输出正弦波的幅值永远是小于输入正弦波的幅值的, 所以 S 参数的幅值都是介于 0 和 1 之间, 通常用 dB 来表示^[40]。S 参数描述的是两个电压幅值的比值, 而 dB 表示的是两个能量的比值, 因此在 dB 和幅值之间需要用以下公式来转换:

$$S_{dB} = 20 \times \log(S_{mag}) \quad (2-24)$$

其中 S_{dB} 表示幅值 (单位为 dB), S_{mag} 表示输出正弦波与输入正弦波幅值的数值之比。

S 参数的相位关系表示的是输出正弦波相位和输入正弦波相位之差, 即:

$$S(\text{相位}) = \text{输出正弦波相位} - \text{输入正弦波相位} \quad (2-25)$$

因为信号不一定只在一条传输线上传输，为了区分每个 S 参数所描述的不同端口的输入输出特性，需要给 S 参数增加两个下标值，其中第一个下标对应输出端口，第二个下标对于输入端口，例如： S_{kj} 表示从 j 端口流入，从 k 端口留出的正弦波的输出输入幅值之比。




图 2.5 二端口网络

Figure 2.5 Two-port network

如图 2.5 所示， a_1 表示 1 端口的入射波， b_1 表示 1 端口的反射波， a_2 表示 2 端口的入射波， b_2 表示 2 端口的反射波^[41]。则反射波和入射波之间关系可以用以下方程来表示：

$$b_1 = S_{11}a_1 + S_{12}a_2 \quad (2-26)$$

$$b_2 = S_{21}a_1 + S_{22}a_2 \quad (2-27)$$

将式（2-26）和式（2-27）改写成矩阵形式，如下：

$$\begin{bmatrix} b_1 \\ b_2 \end{bmatrix} = \begin{bmatrix} S_{11} & S_{12} \\ S_{21} & S_{22} \end{bmatrix} \begin{bmatrix} a_1 \\ a_2 \end{bmatrix} \quad (2-28)$$

其中矩阵 $[a]$ 表示的是入射波矩阵，矩阵 $[b]$ 矩阵表示的是反射波矩阵，矩阵 $[S]$ 则表示的是 S 参数矩阵。其中 S 参数各符号所代表的意义为：

$$S_{11} = \frac{b_1}{a_1} \Big|_{a_2=0} \quad (2-29)$$

S_{11} 是指当 2 端口阻抗匹配时，1 端口的反射波幅值与入射波幅值之比，被称为 1 端口的反射系数；

$$S_{22} = \frac{b_2}{a_2} \Big|_{a_1=0} \quad (2-30)$$

S_{22} 是指当 1 端口阻抗匹配时，2 端口的反射波幅值与入射波幅值之比，被称为 2 端口的反射系数；

$$S_{21} = \frac{b_2}{a_1} \Big|_{a_2=0} \quad (2-31)$$

S_{21} 是指当 2 端口匹配时,从 2 端口输出的正弦波幅值与从 1 端口输入的正弦波幅值之比,被称为 1 端口向 2 端口的传输系数;

$$S_{12} = \frac{b_1}{a_2} \Big|_{a_1=0} \quad (2-32)$$

S_{12} 是指当 1 端口匹配时,从 1 端口输出的正弦波幅值与从 2 端口输入的正弦波幅值之比,被称为 2 端口向 1 端口的传输系数。

在实际工程中,我们通常把 S_{11} 、 S_{22} 称为端口的回波损耗,表示的是端口对信号的反射损耗;把 S_{21} 、 S_{12} 称为端口的传输损耗,表示的是传输线对信号的传输损耗。

对于一条传输线,信号无论是从 1 端口输入、2 端口输出,还是从 2 端口输入、1 端口输出,信号流过的路径都是相同的,因此损耗也是相同的,所以有 $S_{21} = S_{12}$,这一条对于所有线性无源元件都是成立的。但是由于每个端口的阻抗不一定一样,其反射系数也就不一定相等,所以 S_{11} 不一定等于 S_{22} 。因此,对于一个二端口网络,有三个独立的 S 参数,分别是: S_{11} 、 S_{22} 、 $S_{21}(S_{12})$ 。

一般而言,对于一个 n 端口网络,其独立 S 参数的个数为:

$$N = \frac{n \times (n+1)}{2} \quad (2-33)$$

其中, N 表示独立 S 参数的个数, n 代表端口数。

前文提到过, S 参数描述的是电压之比,但在电磁学中并没有电压守恒定律,只有能量守恒定律,即在无损传输线中,输入的能量上等于传输能量和反射能量之和^[42]。再根据功率与电压的关系式 $P = \frac{V^2}{R}$,可知:能量是与电压的平方成正比的,于是有:

$$S_{11}^2 + S_{21}^2 = 1 \quad (2-34)$$

对于给定的传输线已知其反射损耗 S_{11} , S_{21} 可以由以下公式求得:

$$S_{21} = \sqrt{1 - S_{11}^2} \quad (2-35)$$

2.3 仿真软件介绍

随着 PCB 上高频信号越来越多,电磁兼容问题愈发严重,相关研究也越来越受到重视,利用仿真软件来对 PCB 板在设计阶段进行信号完整性和电源完整性仿真,及时发现并解决问题,不仅可以避免设计返工,降低产品成本,也可以节约设计时间,使产品尽快面世。目前

是市面是有很多电磁仿真软件，包括 CST、HyperLynx、ADS、SIwave、HFSS 等，下面就简单介绍一下几款常用的电磁仿真软件：

(1) CST 是德国 CST 公司研制的针对电磁、微波、应力、温度问题为一体的仿真软件，其内部集合了包括 CST PCB STUDIO、CST CABLE STUDIO、CST MICROSTRIPES、CST MICROWAVE STUDIO 等共八个子工作室软件，可以为用户提供完整又准确的系统级和部件级的仿真分析^[43]。其中 CST PCB STUDIO 是专业的电磁兼容仿真软件，可以对 PCB 板及周围环境进行专业级的信号完整性（SI）、电源完整性（PI）、电磁辐射（EMI）仿真；CST CABLE STUDIO 是针对线缆的专业仿真软件，可以对单线、双线、屏蔽线等多种类型的线缆进行专业的电磁兼容项目仿真；CST MICROWAVE STUDIO 是针对系统级和高频无源器件的电磁兼容仿真软件，主要应用于天线、三维结构、滤波器等。

(2) SIwave 是原美国 AnSoft 公司开发的电磁仿真软件，后被 Ansys 公司收购，成为旗下 Ansys 软件的一个子软件。SIwave 是一种板级电磁全波仿真分析软件，它采用有限元技术及全波仿真分析法，可以仿真同步开关噪声、电磁辐射、谐振、反射、串扰以及电源/地平面间的耦合，特别适合仿真高速 PCB 及复杂 IC 封装的信号完整性和电源完整性问题^[44]。而且 SIwave 可以输出 SPICE 模型，用于 SPICE 仿真。同时，SIwave 也能够与市面上很多 EDA 软件兼容，如 Cadence Allegro、Altium Designer 等 PCB 绘制软件所生产的版图可以直接导入 SIwave 中进行电磁仿真分析。

(3) ADS (Advanced Design system) 是安捷伦 (Agilent) 公司研发的一款系统级电磁仿真软件。ADS 早期主要应用于微波射频领域，后来随着高速信号的发展，信号速率越来越高，ADS 也开始被应用到数字电路的仿真中。ADS 包括多种类型仿真，比如：频域电路的仿真 (Harmonic Balance、Linear Analysis)、通信系统的仿真 (Communication System Simulation)、数字信号处理仿真 (DSP)、时域电路仿真^[45]。对于板级电路的仿真，从初始的原理图仿真，到后期 PCB 板级信号完整性和电源完整性仿真都可以在 ADS 软件中完成^[46]。并且 ADS also 具有很好的兼容性，可以与 SIwave、Cadence、SPICE 等软件互连。ADS 凭借精准而快速的仿真能力，得到了众多高频设计工程师的认可。

不同的仿真软件采用的仿真算法不同，各有优劣，有点仿真速度很快，但精度不高；有的仿真精度高，但耗时长。具体选择何种仿真软件需要依据情况而定。

2.4 信号完整性的含义

信号完整性（Signal Integrity, SI）指从发送端发出的信号经过传输线传输后，在接收端可以被正确判断并接收。如下图 2.6，信号完整性问题主要包括时延、反射、串扰和振铃等。在实际电子产品内部有很多因素会影响信号完整性，例如：产品互连、损耗、芯片封装、外部电磁干扰等。




图 2.6 常见信号完整性问题

Figure 2.6 Common signal integrity issues

上冲指的是接收端接收的信号的第一个幅值超过了稳定电压值，对于上升信号来说就是第一个峰值超过了逻辑高电平，对于下降信号来说就是第一个谷值低于逻辑低电平。下冲对于上升信号来说就是第二个谷值，对于下降信号来说就是第二个峰值。连续的上冲和下冲将会引起信号振铃，导致信号失真和时序混乱，造成数据传输错误，从而影响 PCB 板的正常工作。

2.5 电源完整性的含义

电源分配网路即 Power Distribution Network，通常简称为 PDN。对于一个完整的 PDN 系统，包含从稳压模块（VRM）到负载芯片焊盘，再到返回路径的所有互联。主要包括：VRM 模块、PCB 连线上的去耦电容、电源以及地平面、在负载芯片封装上的电容、Die 上的电容等。负载芯片正常工作需要很大的瞬态电流，这就要求 VRM 能够及时作出反应。但当瞬态电流变化很快时，VRM 不能及时作出反应，负载芯片的电压就会产生掉落，影响芯片的正常工作。

下图 2.7 为一典型 PDN 系统结构，可将其分为以下三个部分：VRM 模块、PCB 上的 PDN、芯片上的 PDN。对于一个 PDN 系统而言，任何一个部分都会对电源噪声问题造成影响。




图 2.7 典型 PDN 结构

Figure 2.7 Typical PDN Structure

PCB 的电源分配网络 (PDN) 组成复杂, 在不同频率时针对电源噪声提供最小阻抗的模块均不相同, 具体可以分为以下五部分:

- (1) 在低频段 (直流到 10 kHz), 稳压模块 (VRM) 起主要滤波作用, 其阻抗大小决定整个 PDN 系统的阻抗。
- (2) 在 10 kHz-100 kHz 的频率范围内, 去耦电容对 PDN 系统的阻抗起决定性作用, 主要是铝电解电容和钽电容等 Bulk 电容起作用。
- (3) 在 100 kHz-10 MHz 的频率范围内, 发挥作用的是贴片电容之类的板级电容。
- (4) 在 10 MHz-100 MHz 的频率范围内, 此时 PDN 系统的阻抗由封装电感和片上电容决定。
- (5) 在超过 100 MHz 的更高频率范围内, PDN 系统的阻抗就只与芯片本身有关了。

在低速电路时代, 负载所需电流变化较小, 速度较慢, 无需特意设计 PDN 系统也可满足负载正常工作需求。但到了高速电路时代, 随着负载工作频率的不断地提高, 高频高速瞬态电流的需求也在不断增加。因此, 作为一个 PCB 设计工程师, 必须要更加重视对 PDN 系统的设计, 以满足高速电路的工作需求。

在设计 PDN 系统时, 主要重点关注的是以下两个方面:

- (1) 给负载芯片提供相对稳定的供电电压, 不同负载芯片电压波动要求不同, 误差通常保持在 5% 或者 3% 以内;
- (2) 给信号提供阻抗较低的返回路径: PDN 系统中的互连也是信号电流的返回路径。一个好的 PDN 设计, 不仅可以提供系统的电源完整性, 也能解决信号完整性方面的相关问题, 两者相辅相成。

电源完整性仿真的内容：

（1）DC 仿真：主要包括直流压降和电流密度仿真，要求低于器件限定直流压降和电流密度值。

（2）AC 仿真：PDN 阻抗仿真，观察从负载端向电源看过去所呈现的阻抗是否在目标阻抗要求范围之内。

（3）谐振仿真：电源和地平面均存在谐振模式，如果把敏感器件布置在谐振模式附近，将会引起器件和电源/地平面谐振，导致信号质量变差，阻抗升高，同时也会对外产生很大的 EMI 辐射。

这三项仿真中，DC 仿真和 AC 仿真是必选项，必须要仿真，平面谐振仿真则为可选项，因为在 AC 仿真中已经包括了谐振仿真的内容，谐振时 PDN 系统阻抗最大。倘若存在平面谐振，则 PDN 阻抗将突变为很高，难以通过仿真验证。故在本次仿真中只包含 DC 仿真和 AC 仿真。

2.6 本章小结

本章重点介绍了传输线理论，包括传输线方程、特征阻抗等，以及 S 参数的相关内容。最后简单介绍了目前主流的几款电磁仿真软件和信号完整性和电源完整性的基础知识，为后面的信号完整性和电源完整性仿真提供了扎实的理论基础。

第三章 电控单元信号完整性仿真及优化分析

根据英特尔的创始者戈登·摩尔的摩尔定律可以发现：随着工艺和技术的快速发展，PCB 板在尺寸上越做越小，但其工作频率却越来越高，也就意味着信号变化速度越来越快。以前只需要关注电路的连通性即可，但现在还需要注意信号质量和信号畸变问题，这无疑给 PCB 设计师提出了更高的要求。信号完整性问题越来越受到设计师们的重视，研究信号完整性相关理论，采用高效快速的手段来解决信号完整性问题成为设计师们新的课题和挑战。

3.1 反射的理论及仿真分析

中学物理课曾经学过，当光在不同介质中传输时会在介质交界面引起反射现象，同样，电磁波信号在传输线上传输过程中，如果遇到阻抗不连续的地方也会引起信号的反射，部分信号被反射回发射端，而部分信号继续沿传输线传输^[47]。为了保证信号到达接收端可以被准确识别和应用，要尽量保证传输线的阻抗恒定。学习和掌握反射的基本原理和改善措施可以为传输线设计提供行之有效的建议，指导设计师进行 PCB 板设计。

3.1.1 反射基本原理

发送端发出的信号在传输线上传输时，无时无刻都会感受到传输线上的瞬时阻抗，当其经过两个阻抗不同的区域，如图 3.1，区域 1 的阻抗为 Z_1 ，区域 2 的阻抗为 Z_2 ，分析交界面的电压电流情况^[39]。



图 3.1 传输线阻抗突变图

Figure 3.2 Transmission line impedance mutation diagram

在交界面处，电压和电流一定是连续的，否则就会在交界面处产生无穷大的电磁场，而这是现实世界不可能存在^[39]。因此有：

$$V_1 = V_2 \quad (3-1)$$

$$I_1 = I_2 \quad (3-2)$$

则根据欧姆定律，有：

$$Z_1 = \frac{V_1}{I_1} = \frac{V_2}{I_2} = Z_2 \quad (3-3)$$

在两个区域的阻抗不相等，即 $Z_1 \neq Z_2$ 时，上式不可能成立。如果从电磁波的角度来思考，在交界面处，因为信号传输线遭遇了阻抗突变，一部分信号继续沿传输线传输，而另一部分则被反射回发射端。从电压电流角度来看，我们把 V_1 分成两部分，其中继续沿传输线传输的电压叫作入射电压 V_{inc} ，被反射回发射端的电压叫作反射电压 V_{ref} ，而 V_2 被叫作传输电压 V_{trans} 。因为分界面两侧电压相等，故而有：

$$V_{inc} + V_{ref} = V_{trans} \quad (3-4)$$

电流的情况要稍微复杂一些，入射电压 V_{inc} 产生一个正向的入射电流 I_{inc} ，反射电压 V_{ref} 产生一个反向电流 I_{ref} ，传输电压 V_{trans} 产生一个传输电流 I_{trans} ，它们之间的关系遵循以下公式：

$$I_{inc} - I_{ref} = I_{trans} \quad (3-5)$$

两个区域的阻抗关系为：

$$\frac{V_{inc}}{I_{inc}} = Z_1 \quad (3-6)$$

$$\frac{V_{ref}}{I_{ref}} = Z_1 \quad (3-7)$$

$$\frac{V_{trans}}{I_{trans}} = Z_2 \quad (3-8)$$

将上述 3 个阻抗公式带入电流表达式（3-5），可得：

$$\frac{V_{inc}}{Z_1} - \frac{V_{ref}}{Z_1} = \frac{V_{trans}}{Z_2} \quad (3-9)$$

将电压表达式（3-4）带入上式可得：

$$\frac{V_{inc}}{Z_1} - \frac{V_{ref}}{Z_1} = \frac{V_{inc} + V_{ref}}{Z_2} \quad (3-10)$$

$$V_{\text{inc}} \left(\frac{Z_2 - Z_1}{Z_1 Z_2} \right) = V_{\text{ref}} \left(\frac{Z_2 + Z_1}{Z_1 Z_2} \right) \quad (3-11)$$

由此可得反射系数 ρ 为:

$$\rho = \frac{V_{\text{ref}}}{V_{\text{inc}}} = \frac{Z_2 - Z_1}{Z_2 + Z_1} \quad (3-12)$$

用同样的方法可得传输系数 t 的计算公式为:

$$t = \frac{V_{\text{trans}}}{V_{\text{inc}}} = \frac{2Z_2}{Z_2 + Z_1} \quad (3-13)$$

当传输线末端短路, 即 $Z_2=0$ 时, 反射系数 $\rho=-1$, 反射电压 V_{ref} 与入射电压 V_{inc} 大小相等, 方向相反, 所有的入射信号都被反射了回去, 使得传输电压 V_{trans} 为0。

当传输线末端断路, 即 $Z_2=\infty$ 时, 反射系数 $\rho=1$, 反射电压 V_{ref} 与入射电压 V_{inc} 大小和方向都相同, 使得传输电压 V_{trans} 变为入射电压 V_{inc} 的两倍。

当传输线末端匹配, 即 $Z_2=Z_1$ 时, 反射系数 $\rho=0$, 没有信号被反射, 传输电压 V_{trans} 就等于入射电压 V_{inc} ^[48]。

3.1.2 反弹图仿真分析

如图 3.2 为一带有电源和负载的简单传输线模型, 其中电源内阻为 Z_s , 负载阻抗为 Z_l , 传输线阻抗为 Z_0 , 三者均不相等。




图 3.2 传输线模型

Figure 3.2 Transmission line model diagram

根据反射公式, 当电源输出电压 V_s 到达传输线末端时, 因为传输线阻抗 Z_0 与负载阻抗 Z_l 不相等, 信号将会发生反射, 此时传输线源端的反射系数为:

$$\rho = \frac{Z_l - Z_0}{Z_l + Z_0} \quad (3-14)$$

反射回电源的信号经过一段时延后到达电源端, 此时因为电源内阻 Z_s 与传输线阻抗 Z_0 不相等, 信号将再次发生反射, 此时的反射系数为:

$$\rho_r = \frac{Z_s - Z_0}{Z_s + Z_0} \quad (3-15)$$

如果传输线两端的阻抗都不匹配，那么信号将会在两端来回反射，形成振铃。但因为反射系数处于-1 到 1 之间，随着反射次数的不断增加，最后传输线两端的电压会趋于稳定，等于电源的输出电压。这是因为传输线末端开路，电源输出电压最终会加载到开路上。

在 ADS 软件中建立仿真模型，其中电源电压 V_s 为 1V，用 10 欧姆电阻来模拟电源内阻 Z_s ，传输线阻抗 Z_0 为 50 Ω ，时延为 1ns，终端开路，用 50 M Ω 电阻来代替末端阻抗 Z_l 。信号在传输线间经过多次反射形成的反弹图如图 3.3；




图 3.3 反弹图

Figure 3.3 Bounce chart

因为电源内阻的存在，电源的输入电压并不能全部传输到传输线上，传输线上的初始输入电压为：

$$V_{inc} = \frac{V_s Z_0}{Z_0 + Z_s} = \frac{1 \times 50}{50 + 10} V \approx 0.84V \quad (3-16)$$

然后信号在传输线上传输，到达传输线末端时，因为末端开路，信号将发生反射，反射系数为：

$$\rho = \frac{Z_l - Z_0}{Z_l + Z_0} = \frac{\infty - 50}{\infty + 50} = 1 \quad (3-17)$$

此时到达传输线末端的传输电压 V_{trans} 为：

$$V_{trans} = V_{inc} + V_{ref} = 0.84V + 0.84V = 1.68V \quad (3-18)$$

反射电压 V_{ref} 沿着传输线向电源端传输，在到达电源端时，因为电源内阻与传输线阻抗不相等，信号将再次发生反射，电源端的反射系数为：

$$\rho_r = \frac{Z_s - Z_0}{Z_s + Z_0} = \frac{10 - 50}{10 + 50} \approx -0.67 \quad (3-19)$$

反射电压为:

$$V_{ref} = \rho_r \times V_{trans} = -0.67 \times 0.84V = -0.56V \quad (3-20)$$

这个反射电压将继续沿着传输线向负载端传输，到达末端后因为阻抗不匹配再次发生反射，其反射系数 $\rho=1$ ，故而此时传输线末端的传输电压为:

$$V_{trans} = V_0 + V_{inc} + V_{ref} = 1.68V - 0.56V - 0.56V = 0.56V \quad (3-21)$$

按照这个规律计算下去，经过足够多次的反射，最终传输线末端的电压将无限接近 1V。用 ADS 仿真软件仿真的结果如图 3.4，证明反弹图计算结果无误。




图 3.4 ADS 反射仿真结果图
Figure 3.4 ADS reflection Simulation results

3.1.3 反射的抑制措施

根据反射的形成原因，我们可以针对性考虑以下方法来抑制反射问题:

(1) 缩短传输线的长度，调整布局，把信号接收端布置在靠近驱动端的地方，使反射在较短时间内达到稳定。此方法对于尺寸较大、元器件较少的 PCB 板适用，但随着高速电路的发展，PCB 板的尺寸越做越小，而其上布置的元器件却越来越多。要缩短传输线的长度就必须使用过孔换层，不仅会增加成本，过孔的存在也会导致新的电磁兼容问题。

(2) 降低传输线上的信号速率，给予信号足够的时间使其在传输线上达到稳态。但信号频率是由芯片的工作状态决定的，不可轻易更改。此法在理论上便不可行。

(3) 根据传输线的特征阻抗, 在发送端和接收端进行阻抗匹配, 反射的根本原因是传输线上阻抗不匹配, 从根本上解决问题才能一劳永逸。而且考虑到 PCB 板的实际情况, 这种方法是最切实可行的。常用的端接方法有: 源端串联端接、并联端接、戴维南端接、RC 端接。

下面将对四种端接方法进行理论分析, 比较各种方法的优劣, 为 PCB 板设计师提供合理的建议和指导。

(1) 源端串联端接: 如下图 3.5 所示, 即在靠近信号发送端的地方串联一个电阻 R , 使串联电阻和发送端内阻之和等于传输线阻抗 Z_0 。 R 阻值的选择由传输线阻抗和发送端内阻决定, 一般为 15Ω 到 75Ω 。采用源端串联端接, 可以使发送端的发射系数变为 0, 即信号只反射一次便趋于稳定。




图 3.5 源端串联端接图

Figure 3.5 Source-end series termination

源端串联端接使用方法简单, 只需要在源端串联一个电阻即可, 不需要附加直流电源, 也就不需要消耗额外的能量。同时端接负载具有有限流作用, 能够有效减小地弹噪声。但同样源端串联端接也有不可忽视的缺点: 第一, 串联电阻具有分压作用, 将其添加在走线中, 使得传输线得到的电压仅为发送端输出电压的一半, 不能驱动分布式负载。第二, 采用源端串联端接需要提前知道发送端内阻, 但在不同频率下发送端内阻会发生改变, 因此很难用一个串联电阻来匹配所有频段的发送端阻抗。

(2) 并联端接: 一般是在靠近接收端的地方并联一个电阻, 分为两种: 上拉电阻和下拉电阻, 如图 3.6 所示。无论是上拉电阻还是下拉电阻, 其阻值都是传输线的特征阻抗。




图 3.6 并联端接

Figure 3.6 Parallel termination

并联端接属于比较简单的端接方法, 下拉电阻端接只需要一个电阻, 上拉电阻端接需要一个电阻加一个电源。但需要注意的是: 下拉电阻并联端接可以保证信号在输出低电平时接收端接收到的为参考低电平; 但信号输出高电平时, 因为下拉电阻的分压作用, 会使接收端

接收到的信号幅值被拉低。同理，上拉电阻端接可以保证信号在输出高电平时接收端接收到的为参考高电平，但输出低电平时会使接收端信号被抬高。

(3) 戴维南端接：与并联端接类似，戴维南端接也是在靠近接收端的地方并联电阻进行阻抗端接，但戴维南端接是使用 2 个电阻来组成分压电路，即同时使用上拉电阻和下拉电阻，上拉电阻连接到直流电源 VCC，下拉电阻接参考地。如图 3.7 所示。



图 3.7 戴维南端接

Figure 3.7 Davenin Termination

戴维南端接的两个电阻除了可以匹配阻抗，还改善了并联端接的弊端，其中 R_1 接直流电源可以使接收端达到参考高电平， R_2 接地可以使接收端达到参考低电平。因此戴维南端接可以较好地改善信号反射问题，提高噪声裕度。两个电阻的并联阻值等于传输的特征阻抗，因此两个电阻阻值满足以下公式：

$$Z_0 = \frac{R_1 \times R_2}{R_1 + R_2} \quad (3-22)$$

同样戴维南端接也存在两个较为严重的问题：第一、直流功耗过大，如果需要端接的传输线很多将会造成较大的能量损失；第二、所需器件较多且占据空间较大。工程师需要谨慎选择这种端接方式。

(4) RC 端接：需要使用一个下拉电阻和一个电容串联，然后两者再并联到靠近接收端的地方，如下图 3.8 所示。因为电容具有隔绝直流通路的作用，可以很好地消除直流损耗；但对于高频信号，电容又具有通过交流电路的作用，当端接电阻与传输线阻抗匹配时，反射信号就会完全被吸收。RC 端接要求并联电阻阻值等于传输线特征阻抗，电容值的选择必须满足以下公式：

$$RC > 2T_d \quad (3-23)$$

其中 T_d 为传输线的传输时延。



图 3.8 RC 端接

Figure 3.8 RC termination

采用 RC 端接后高电平没有被降低，低电平也没有被抬高，而且因为没有添加直流电源，其直流损耗也是比较小的。但因为 RC 端接添加了一个电容，会增加信号的延时，引起信号边沿变缓，延时的大小与 RC 的选值有关。电容容值不能选择太大，容值过大会引起较大的寄生电感，对高频信号的阻碍作用变大，影响高速信号质量。同样电容容值也不能过小，容值过小会导致信号过冲和上升沿变化，削减阻抗匹配效果。

总之，以上几种端接方式基本都能有效改善信号反射问题，下表 3.1 总结了不同的端接方式各有优劣。除此之外，信号完整性设计还与电源完整性、电路复杂程度、电磁干扰、制板成本等多方面因素有关。在 PCB 设计时，设计师需要根据实际项目需要，合理选择最优端接方式。

表 3.1 端接方式对比

Table 3.1 Comparison of termination methods

	串联端接	并联端接	戴维南端接	RC 端接
终端电阻值 R	$Z_0 - R_s$	Z_0	$2Z_0$	Z_0
终端电容值 C	0	0	0	$RC > 2T_d$
直流功率消耗	最低	最高	最高	中等
负载驱动能力	增加	不变	不变	不变
传播延时	不变	不变	不变	增加
上升延时	不变	不变	不变	增加
改善类型	二次反射	一次反射	一次反射	一次反射

3.2 串扰的理论仿真分析

在 PCB 板上，如果两条传输线靠的比较近，因为电磁场耦合，一条传输线上的信号就会耦合到另一条传输线上，这种现象被称为串扰。其中，发出电磁噪声的传输线被称为攻击传输线或动态传输线，被电磁噪声影响的传输线被称为受害传输线或静态传输线。在空间上可以将串扰分为近端串扰和远端串扰，如下图 3.9，信号从攻击传输线的 A 端发出，在受害传输线上靠近信号发出端的 C 端即为近端串扰，而远离发出端的 D 端即为远端串扰。




图 3.9 串扰模型图

Figure 3.9 Crosstalk model diagram

3.2.1 串扰产生的原因

当信号在传输线上传播时，信号的瞬时变化会在传输线周围产生电磁场，其中一部分电磁场会向下穿过介质返回到参考平面，而另一部分则是散播到周围的空中进而耦合到相邻的其他传输线上，形成串扰。这部分散播到空间中的电磁场被称为边缘场，引起串扰的根本原因就是边缘场的耦合。其中电场耦合又叫作容性耦合，磁场耦合又叫作感性耦合。下面将分别从容性耦合和感性耦合两个角度来分析一下串扰的形成机理。

(1) 容性耦合

传输线上电压的变化会有电荷积累，进而形成电场，由于传输线之间的电场耦合，临近传输线上便会产生一定的电荷积累，这便是容性耦合。

在图 3.10 中，当传输线 AB 和传输线 CD 之间具有容性耦合时，可以把 AB 和 CD 看做电容的两个极板，用 C_M 表示两条传输线间形成的电容。当给动态传输线 AB 施加一个变化电压 V_A 时，相当于电容 C_M 两端电压发生变化，电容充电，产生的感应电流 I_M 为：

$$I_M = C_M \frac{dV_A}{dt} \quad (3-24)$$




图 3.10 容性耦合模型

Figure 3.10 Capacitive coupling model

由前文所知，传输线是一种分布式模型，其上的电容自然也是分布式电容。为了研究方便，把传输线分成若干小段，每一段上的电容用一个集总式电容来代替，假设传输线单位长度互容为 C_m ，在传输线上取任意一小段，长度为 Δx ，则这段的互容为 $C_m \Delta x$ ，当有信号流经

这一小段传输线时，电容两端的电压便会发生变化，相当于有电流流过该电容，流过电流的大小为：

$$I = C_m \times \Delta x \frac{dV}{dt} \quad (3-25)$$

耦合电流流到受害传输线后，因为受害传输线左右两侧的阻抗均相同，所以耦合电流会同时、同量地向左右两个方向传播。耦合电流产生耦合电压，设沿攻击电流方向传播的电流产生的耦合电压为前向电压 V_f ，同理与攻击电流反向的电流产生的耦合电压为后向电压 V_b ^[49]。总耦合电流为：

$$\frac{V_b}{Z_0} + \frac{V_f}{Z_0} = C_m \Delta x \frac{dV}{dt} \quad (3-26)$$

假设攻击信号电压为 V_0 ，信号上升时间为 T_r ，则电压变化率可以表示为：

$$\frac{dV}{dt} = \frac{V_0}{T_r} \quad (3-27)$$

所以上式（3-26）可以改写为：

$$\frac{V_b}{Z_0} + \frac{V_f}{Z_0} = C_m \Delta x \frac{V_0}{T_r} \quad (3-28)$$

又因为两个方向的电流大小相等，所以有：

$$V_b = V_f = \frac{1}{2} Z_0 C_m \Delta x \frac{V_0}{T_r} \quad (3-29)$$

在信号上升时间 T_r 内，攻击线上电压会持续变化，产生时间宽度为 T_r 的串扰电压，耦合到受害线上形成耦合电流。该电流沿着受害线向前后两个方向同时传播，大小和速度都相等，同时也等于攻击信号的传播速度。攻击信号不断向前传播，受害线上的前行耦合电流以同样的速度向前传播，如果耦合长度为 l ，则前向耦合电压 V_f 为：

$$V_f = \frac{1}{2} Z_0 C_m l \frac{V_0}{T_r} \quad (3-30)$$

后向耦合电流的传播稍微复杂一点，其传播速度与攻击信号传播速度大小相等，方向相反，因此攻击线的电流注入时间只有 $T_r/2$ ，因此后向串扰电压最大值为：

$$V_b = \frac{1}{2} Z_0 C_m \frac{V_0}{T_r} \frac{T_r}{2} V_P \quad (3-31)$$

其中， V_P 表示攻击信号的传播速度，用下式（3-32）求得：

$$V_P = \frac{1}{\sqrt{L_0(C_m + C_g)}} \quad (3-32)$$

$$Z_0 = \sqrt{\frac{L_0}{C_m + C_g}} \quad (3-33)$$

其中 C_g 表示传输线上的单位分布电容, L_0 表示传输线上的单位总分布电感,设 $C=C_g+C_m$,将上面式(3-32)和式(3-33)带入式(3-31),可得后向串扰电压的最大值为:

$$V_b = \frac{1}{4} \frac{C_m}{C} V_0 \quad (3-34)$$

其中, $K_{NECap} = \frac{V_b}{V_a} = \frac{1}{4} \frac{C_m}{C}$, 称为容性后向串扰系数。

(2) 感性耦合

与容性耦合类似,攻击线上的电流变化形成磁场,磁场会对周围其他传输线中的电荷移动产生影响,从而形成感性耦合。

在图 3.11 中,当传输线 AB 和传输线 CD 之间发生感性耦合时,用 L_M 表示传输线间的耦合电感,当给动态传输线 AB 施加一个变化电流 I_A 时,两条传输线之间产生的感应电压 V_M 为:

$$V_M = L_M \frac{dI_A}{dt} \quad (3-35)$$




图 3.11 感性耦合图

Figure 3.11 Inductive coupling diagram

与容性耦合的分析类似,在分析感性耦合时,先假定传输线耦合长度远大于信号前沿的传输长度,可得感性耦合引起的耦合电压为:

$$V_b = L_m \Delta x \frac{di}{dt} + V_f = L_m \Delta x \frac{I_0}{T_r} + V_f \quad (3-36)$$

其中, I_0 表示攻击信号电流的变化幅度,且有 $I_0 = V_0 / Z_0$ 。因为电流是同时两前后两个方向传输的,根据电流的连续性,可得 $V_b / Z_0 = -V_f / Z_0$,带入上式化简,得:

$$V_b = \frac{L_m \Delta x V_0}{2T_r Z_0} = -V_f \quad (3-37)$$

接下来的分析与容性耦合类似，当传输线耦合长度 l 远大于信号上升沿所占长度时，则有：

$$V_b = \frac{L_m V_0}{4L_0} \quad (3-38)$$

$$V_f = -\frac{L_m l V_0}{2T_r Z_0} \quad (3-39)$$

其中， $K_{NEInd} = \frac{1}{4} \frac{L_m}{L_0}$ ，称为感性后向串扰系数。

3.2.2 近端串扰和远端串扰

上文将容性耦合和感性耦合分开研究是为了更好理解串扰的产生机理，但实际中容性和感性耦合是同时发生的，受害线受到的串扰影响，既包含容性耦合也包含感性耦合。信号从攻击传输线的一端发出，在受害传输线上靠近信号发出端的一端即为近端，产生的串扰叫作近端串扰，记为 V_{NEXT} ；而远离发出端的一端为远端，产生的串扰叫作远端串扰，记为 V_{FEXT} ^[50]。下图 3.12 展示了两种耦合电流的流动方向与近端和远端串扰之间的关系。




图 3.12 两种耦合电流

Figure 3.12 Two Coupling Currents

根据图 3.13，很容易可以得出近端串扰幅值 $NEXT$ 和远端串扰幅值 $FEXT$ 遵循以下公式：

$$NEXT = \frac{V_b}{V_a} = k_b = \frac{1}{4} \left(\frac{C_{mL}}{C_L} + \frac{L_{mL}}{L_L} \right) \quad (3-40)$$

$$FEXT = \frac{V_f}{V_a} = \frac{Len}{T_r} \times k_f = \frac{Len}{T_r} \times \frac{1}{2v} \left(\frac{C_{mL}}{C_L} - \frac{L_{mL}}{L_L} \right) \quad (3-41)$$

其中 V_a 表示攻击线上的信号电压， V_b 表示受害线上的近端噪声电压， V_f 表示受害线上的远端噪声电压， C_{mL} 表示单位长度互容， C_L 表示传输线单位长度电容， L_{mL} 表示单位长度互感， L_L 表示传输线单位长度电感， T_r 表示信号上升时间， Len 表示传输线耦合长度， v 表示传输线上的信号传播速度。

本文在 ADS 仿真软件中仿真两条传输线的串扰情况，得到的串扰图像如下图 3.13。




图 3.13 ADS 仿真串扰结果图


Figure 3.13 ADS Simulation crosstalk results

3.2.3 串扰影响因素仿真分析

根据上文所述串扰的原因，本文利用 ADS 仿真软件对可能影响串扰的因素的几个因素进行了仿真分析，主要包括：两根传输线的间距 S 、耦合长度 L 、攻击线上的信号上升时间 T_r 、传输线与参考平面间的介质厚度 H 、微带线与带状线。

(1) 传输线的间距 S

单纯研究传输线间距对串扰的影响，需要保持其他参数不变，只改变间距 S ，设置扫描开始值为 5.4mil，终止值为 32.4mil，扫描步长为 5.4mil，共进行 6 次扫描。仿真结果图如下：



(a) 近端串扰波形图

(b) 远端串扰波形图

图 3.14 传输间距对串扰的影响图

Figure 3.14 Diagram of the effect of transmission spacing on crosstalk

从上图 3.14 分析可以得到, 在上升时间为 0.3ns, 激励源幅值为 1V, 传输线耦合长度为 6000mil 时, 不同传输线间距下近端串扰与远端串扰峰值如下:

表 3.2 不同传输线间距离时的串扰噪声

Table 3.2 Crosstalk noise at different transmission line distances

传输线间距 (mil)	近端串扰峰值 (mV)	远端串扰峰值 (mV)
5.4	70	153
10.8	32	95
16.2	19	63
21.6	13	44
27	10	32
32.4	9	25

可以看出, 随着传输线间距的不断增大, 无论是近端串扰还是远端串扰都有不同程度的减小, 可见增大传输线间距能有效减小串扰的影响。在布线空间足够时, 应尽量增大两传输线的间距。在 PCB 设计中有一条经验法则:3W 原则, 即两条传输线中心点之间的距离应为线宽的 3 倍。此时两条传输线之间的距离为线宽的两倍, 即图中间距为 10.8mil 时, 此时近端串扰噪声大约只有 3%, 即使这条受害线周围有很多攻击线, 其总的近端串扰也将小于 5%, 仍在很多典型噪声预算之内, 不会对信号传输产生太大影响。

(2) 耦合距离 L

单纯研究传输线耦合距离对串扰的影响, 需要保持其他参数不变, 只改变耦合长度 L, 设置扫描开始值为 800mil, 终止值为 1300mil, 扫描步长为 100mil, 共进行 6 次扫描。仿真结果图如下:




图 3.15 耦合长度对串扰的影响图

Figure 3.15 Diagram of the effect of coupling length on crosstalk

从上图 3.15 分析可以得到, 在上升时间为 0.3ns, 激励源幅值为 1V, 传输线间距为 5.4mil 时, 不同传输线耦合长度下近端串扰与远端串扰峰值如下:


表 3.3 不同工作频率的串扰噪声
Table 3.3 Crosstalk noise at different operating frequencies

耦合长度 (mil)	近端串扰峰值 (mV)	远端串扰峰值 (mV)
800	42	7
900	46	6
1000	51	15
1100	52	29
1200	52	32
1300	52	33

可以看出, 在其他条件不变时, 随着传输线耦合距离的不断增加, 串扰也在不断增加。其中, 近端串扰幅值在达到饱和长度后将保持稳定不再增加, 而远端串扰幅值依旧会随着耦合长度的增加而增加。因此在高速电路设计中, 应该将有信号传输的器件布置在一起, 减小传输线的耦合长度, 尽量把耦合长度控制在饱和长度之内。

(3) 信号上升时间 T_r

单纯研究信号上升时间对串扰的影响, 需要保持其他参数不变, 只改变上升时间 T_r , 设置扫描开始值为 0.3ns, 终止值为 0.8ns, 扫描步长为 0.1ns, 共进行 6 次扫描。仿真结果图如下:



(a) 近端串扰波形图

(b) 远端串扰波形图

图 3.16 信号上升时间对串扰的影响图

Figure 3.16 Diagram of the effect of Signal rise time on crosstalk

从上图 3.16 分析可以得到, 激励源幅值为 1V, 传输线间距为 5.4mil 时, 耦合长度为 500mil, 不同信号上升时间下近端串扰与远端串扰峰值如下:

表 3.4 不同信号上升时间的串扰噪声
Table 3.4 Crosstalk noise for different signal rise times

上升时间 (ns)	近端串扰峰值 (mV)	远端串扰峰值 (mV)
0.3	52	130
0.4	51	98
0.5	51	78
0.6	51	65
0.7	51	56
0.8	51	49

可以看出，随着信号上升时间的增加，近端串扰峰值基本保持不变，但波形的边沿变缓，而远端串扰峰值在不断减小。所以在电路设计时，在满足信号完整性要求的前提下，信号上升时间应尽量大一点。


(4) 介质厚度 H

研究介质厚度对串扰的影响，介质厚度一旦改变，传输线的阻抗也会随之改变，为保证传输线阻抗不变，传输线线宽需要随之一起变化。为保证传输线阻抗为 50Ω ，选取两组介质厚度和线宽分别为：

表 3.5 传输线阻抗 50Ω 线宽和介质厚度取值
Table 3.5 Transmission line impedance, 50Ω line width and dielectric thickness values

线宽 W (mil)	介质厚度 H (mil)
5.4	4
7.2	5

仿真结果图如下：



(a) 近端串扰波形图 (b) 远端串扰波形图

图 3.17 介质厚度对串扰的影响

Figure 3.17 Effect of medium thickness on crosstalk

从上图 3.17 分析可以得到,激励源幅值为 1V,传输线间距为 5.4mil 时,耦合长度为 500mil,不同介质厚度下近端串扰与远端串扰峰值如下:

表 3.6 不同介质厚度的串扰噪声
Table 3.6 Crosstalk noise by media thickness

介质厚度 (mil)	近端串扰峰值 (mV)	远端串扰峰值 (mV)
5.4mil	52	129
7.2mil	62	140

通过比较可以看出,介质厚度变大后,近端串扰和远端串扰的幅值都会随之变大。故而在 PCB 设计时,应尽量减小传输线到参考层之间的介质厚度。当然,在这次仿真中除了介质厚度,还改变了一个参数:线宽。线宽的改变也会影响串扰,因为单纯改变线宽,阻抗会跟着改变。如果传输线阻抗不匹配,不仅会影响反射,同样也会影响串扰。所以在调整介质厚度以改善串扰时,需要谨慎考虑。

(5) 微带线和带状线

在低速 PCB 板则传输线通常采用微带线,但随着信号频率的不断增加,PCB 的层数也在不断增多,带状线的使用变得越来越频繁。下面就来具体研究一下微带线和带状线对串扰的影响。之前的研究都是基于传输线是微带线,现在研究带状线,因为叠层结构不同,其线宽和线间距有所不同,其他参数均相同。仿真结果如下图 3.18:




图 3.18 微带线和带状线对串扰的影响图

Figure 3.18 Diagram of the effect of micro strip lines and strip lines on crosstalk

其中,红色线表示微带线,蓝色线表示带状线。从图 3.18 (a) 可以看出,无论是微带线还是带状线,其近端串扰幅值差不多,但带状线的远端串扰几乎为零。这是因为带状线上下介质相同,其容性耦合和感性耦合在远端的幅值大小相等,方向相反,累加在一起使得远端串扰为零。因此为减小远端串扰的影响,在满足其他性能要求的基础上建议传输线多使用带状线。

3.2.4 串扰的改善方法

通过分析串扰产生的原因可知，串扰不可能完全消除，只能尽力降低。根据上文对串扰影响因素的讨论，本文总结出以下几种降低串扰的方法：

- (1) 避免平行布线，在 PCB 板空间足够的条件下，尽量增大传输线间距；
- (2) 降低传输线到参考平面的距离，即介质厚度要小，同时尽量选用电源或地平面作为传输线的返回路径；
- (3) 在进行 PCB 叠层设计时，关键信号尽量选用带状线布线，减小远端串扰的影响；
- (4) 相邻层布线时，信号线彼此相互正交布置，减小容性耦合；
- (5) 在进行 PCB 布局时，关键信号的发送端和接收端尽量布置在一起，减小传输线的耦合长度；
- (6) 如果 PCB 布线空间足够，可以在发生串扰的传输线间增加一条接地走线，即防护布线来减小串扰；
- (7) 在满足 PCB 板设计要求的情况下，尽量选用信号上升时间缓慢的元器件；
- (8) 做好传输线的端接匹配，不仅可以改善反射问题，也能有效减小串扰。

3.3 实板信号完整性仿真

3.3.1 电控单元 PCB 板介绍

因为本次研究属于课题组横向课题的一部分，并且与企业进行合作，因此本次仿真所用的 PCB 板为项目甲方提供的原理图，再经由研究人员通过 Altium Designer 绘制而成，其原理图和 PCB 图如下：




图 3.19 原理图

Figure 3.20 Schematic




图 3.20 PCB 图

Figure 3.20 PCB Diagram

该 PCB 板板长 149.1mm,板宽 139.3mm,板厚 1.6mm,共有 4 层,表层走线厚度为 1.8 mil,内层走线厚度为 1.2 mil,介质层的介材料为 FR4,相对介电常数为 4.2,介质层厚度为 3 mil。其叠层结构如下图 3.21:

	Layer Name	Type	Material	Thickness (mil)	Dielectric Material	Dielectric Constant	Fullback (mil)	Orientation	Coverlay Expansion
	Top Solder	Solder M...	Surface ...	0.6	Solder R...	3.5			0
	Top Overlay	Overlay							
	Top Layer	Signal	Copper	1.8				Top	
	Dielectric1	Dielectric	Core	3	FR-4	4.2			
	Signal L...	Signal	Copper	1.2				Not Allowed	
	Dielectr...	Dielectric	Prepreg	50		4.2			
	Signal L...	Signal	Copper	1.2				Not Allowed	
	Dielectr...	Dielectric	Core	3		4.2			
	Bottom L...	Signal	Copper	1.8				Bottom	
	Bottom O...	Overlay							
	Bottom S...	Solder M...	Surface ...	0.6	Solder R...	3.5			0

图 3.21 PCB 板叠层结构

Figure 3.21 PCB stack up structure

3.3.2 仿真结果分析

把上述 PCB 文件导入到 SIwave 软件中,如下图 3.22,选取 TXD1 、RXD1 两条传输线进行反射和串扰仿真,仿真频率为 0-3 GHz:




图 3.22 导入 SIwave 的 PCB 板图

Figure 3.22 Importing a PCB diagram from SIwave

分别仿真 TXD 和 RXD 的插入损耗 S21、回波损耗 S11、TDR 阻抗曲线、眼图、近端串扰和远端串扰,其仿真仿真结果如下:





图 3.23 传输线插入损耗

Figure 3.23 Transmission line insertion loss



(a) RXD 回波损耗

(b) TXD 回波损耗

图 3.24 回波损耗传输线

Figure 3.24 Transmission line Return loss

由第二章第二节 S 参数的相关内容可知,插入损耗 S_{21} 为输出信号与输入信号的比值,换算成 dB 值后 S_{21} 值越接近 0dB 越好,而在图 3.23 中,随着仿真频率的增加 S_{21} 值不断减小,传输线 TXD 的 S_{21} 在 1 GHz 之后便低于 -10dB,传输线 RXD 的 S_{21} 值也一直在 -10dB 上下波动,意味着此时输出信号只有输入信号的 90%,有 10%的信号被反射回去了,这个结果与图 3.24 回波损耗 S_{11} 的仿真结果相对应。但这个测量结果远远不能满足要求,需要对 PCB 板进行修改优化。





图 3.25 TDR 阻抗曲线

Figure 3.25 TDR impedance curve



TXD 眼图

(b) RXD 眼图

图 3.26 仿真眼图

Figure 3.26 Simulated eye diagram

由图 3.25 的 TDR 阻抗曲线可以看出 TXD 和 RXD 的阻抗都具有很大的波动，传输线 TXD 的阻抗峰值甚至达到了 150Ω ，完全不能满足阻抗 50Ω 的要求。这样的阻抗曲线会引起很大的反射问题，严重影响信号传输。根据眼图的生成原理，因为存在噪声和抖动，眼图的空白区域会变小，信号畸变程度越大，眼图的张开程度就越小，传输线的信号完整性就越差。根据图 3.26，传输线 TXD 和 RXD 的眼图都严重闭合，可见其信号完整性问题较为严重，需要进行修改。




图 3.27 端口 RXD1 与端口 TXD1 的近端串扰

Figure 3.27 Near-end crosstalk between port RXD1 and port TXD1




图 3.28 端口 RXD1 与端口 TXD1-0 的远端串扰

Figure 3.28 Far-end crosstalk between port RXD1 and port TXD1-0

图 3.27 和图 3.28 为两条传输线 TXD 和 RXD 之间的近端串扰和远端串扰仿真结果图，从图中可以看出，无论是近端串扰还是远端串扰数值都在 -20dB 左右，峰值甚至能达到 -10dB 。这意味着此时受害线上的信号耦合噪声已经达到了攻击线信号幅值的 10%，而且受害线附近不止一条攻击线会对其产生串扰，多条攻击线的耦合噪声叠加起来将会严重影响受害线上原本的信号传输，因此传输线 TXD 和 RXD 都需要进行修改调整。

3.3.3 优化措施

根据前文所提及的信号完整性的基础理论，结合设计者的实际操作经验，现提出以下优化措施：

（1）如图 3.29，调整叠层和线宽，把介质层厚度由 3 mil 调整为 7.87 mil，优化插入损耗和回波损耗，加工时进行阻抗管控。

	Layer Name	Type	Material	Thickness (mil)	Dielectric Material	Dielectric Constant	Fullback (mil)	Orientation	Coverlay Expansion
	Top Solder	Solder M...	Surface ...	0.6	Solder R...	3.5			0
	Top Overlay	Overlay							
	Top Layer	Signal	Copper	1.8				Top	
	Dielectric1	Dielectric	Core	7.87	FR-4	4.2			
	Signal L...	Signal	Copper	1.2				Not Allowed	
	Dielectr...	Dielectric	Prepreg	40		4.2			
	Signal L...	Signal	Copper	1.2				Not Allowed	
	Dielectr...	Dielectric	Core	7.87		4.2			
	Bottom L...	Signal	Copper	1.8				Bottom	
	Bottom O...	Overlay							
	Bottom S...	Solder M...	Surface ...	0.6	Solder R...	3.5			0

图 3.29 调整后叠层结构

Figure 3.29 Adjusted stack structure

使用 SI9000 计算传输线阻抗，如图 3.30 所示，此时传输线的阻抗为 50.25 Ω，误差为 0.5%，满足要求。



图 3.30 SI 9000 计算阻抗结果

Figure 3.30 The SI 9000 calculates the impedance results

（2）如图 3.31，传输线 TXD 和 RXD 所选参考层不连续，走线应该尽量避开跨分割的位置，或者增加参考底地层。本次设计在布线时使两条传输线绕过了跨分割的位置。




图 3.31 参考地跨分割

Figure 3.31 Reference ground Span Segmentation

(3) 如图 3.32 所示, 在布线空间允许的情况下增大传输线 TXD 和 RXD 之间的间距, 避免相邻信号线中间因为无屏蔽而出现信号交叉, 可以有效改善串扰问题。




图 3.32 增大线间距


Figure 3.32 Increase the line space

3.3.4 优化后仿真结果分析

根据上述优化措施修改 PCB 图, 再次进行反射和串扰仿真, 其结果如下:




(a) RXD 插入损耗




(b) TXD 插入损耗

图 3.33 传输线插入损耗

Figure 3.33 Transmission line insertion loss



(a) RXD 回波损耗




(b) TXD 回波损耗


图 3.34 传输线回波损耗

Figure 3.34 Transmission line return loss

图 3.33 的 (a)、(b) 两图为传输线 TXD 和 RXD 优化前后的插入损耗对比图，其中黑色线表示优化前的插损情况，红色线表示优化后的插损情况。通过对比可以发现，两条传输线的插入损耗都有了很大的改善，均未低于 -10dB 。这一点从图 3.24 的回波损耗曲线中也可以看出，优化后的回波损耗基本保持在 -20dB 以下，虽然后期随着频率的升高回波损耗略有上升，但最高不超过 -10dB ，满足设计要求。




(a) 优化前 TDR




(b) 优化后 TDR

图 3.35 TDR 阻抗曲线


Figure 3.35 TDR impedance curve




(a) TXD 优化前



(b) TXD 优化后



(c) RXD 优化前



(d) RXD 优化后

图 3.36 眼图曲线

Figure 3.36 Eye diagram curve

由图 3.35 的 (a)、(b) 优化前后传输线 TXD 和 RXD 的 TDR 阻抗曲线对比可以发现，优化后的传输线阻抗基本保持在 $50\,\Omega$ 左右，趋于稳定。其中存在两个低谷是因为后期测试所安装的 SMA 接口有残桩，但在实际生产中是不添加 SMA 端口的，所以无需担心这个问题。由图 3.36 的眼图曲线可以看出，优化后的传输线眼图张开了很多，眼高、眼宽都有增加，噪声和抖动幅度减小，眼图的空白区域会大，信号畸变程度变小，信号完整性问题得到了极大

改善。




图 3.37 端口 RXD1 与端口 TXD1 的近端串扰

Figure 3.37 Near-end crosstalk between port RXD1 and port TXD1




图 3.38 端口 RXD1 与端口 TXD1-0 的远端串扰

Figure 3.38 Far-end crosstalk between port RXD1 and port TXD1-0

图 3.37 和图 3.38 分别为优化前后传输线 TXD 和 RXD 的近端串扰和远端串扰对比图，从中可以发现，无论是近端串扰还是远端串扰都有很明显的降低，且峰值不超过-30dB，意味着此时受害线噪声只有攻击线信号幅值的 0.1%，即使周围攻击线再多，也不会对受害线上的信号传输产生太大影响，完全满足设计需求。

3.4 本章小结

本章首先对两种最常见的信号完整性问题：反射和串扰的产生原因以及抑制措施做了理论理论分析和基于 ADS 软件的仿真验证。对于反射，分析了源端串联端接、并联端接、戴维南端接和 RC 端接四种端接方式的优缺点；对于串扰，分析了传输线间距、耦合长度、信号上升时间、介质厚度等因素对串扰的影响，在此基础上，总结除了几条改善串扰的措施。之后对于项目所用汽车电控单元 PCB 板在 SIwave 软件中进行了反射和串扰仿真，根据仿真发

现的问题，针对性地提出了三条优化措施：调整叠层和线宽进行阻抗匹配，加工时进行阻抗管控、针对参考层不连续问题布线时绕过跨分割的位置、增大传输线间距。并对优化后的 PCB 板再次进行仿真，经过对比，确定提出的优化建议确实可以有些改进信号完整性问题。

第四章 电控单元电源完整性仿真及优化分析

随着电子技术的快速发展,汽车电控单元 PCB 板上元器件的工作频率越来越快,工作电压越来越低,且板上元器件数量越来越多,而单板尺寸却越做越小,这些无形中对 PCB 板电源供应系统提出了更高的要求。电源完整性设计直接关系到整机可靠性、信号完整性、误码率、电磁干扰等多种重要指标^[51],需要 PCB 设计师重点关注。

4.1 去耦电容

电容具有隔直流通交流的作用,通常被布置在负载芯片附近,以保证负载芯片的正常供电,此类电容通常被称为去耦电容。去耦电容的工作原理通常可以从以下两个角度理解。

(1) 储能角度

一个 PDN 系统中利用电容去耦,可以简单等效为下图 4.1 所示的结构。将 PDN 模块分为三个部分:电源模块、去耦模块和负载芯片。图中的电容 C 就代表着 PDN 系统中所有去耦电容的简化,负载芯片工作时去耦电容与电源模块均可向负载芯片提供所需电源^[52]。




图 4.1 储能角度 PDN 模型图

Figure 4.1 PDN model diagram of energy storage angle

电源初始工作时,除了给负载芯片供电,还给去耦电容充了电。在负载芯片端电流 I 恒定时,去耦电容与负载芯片并联,二者端电压相同,此时,负载芯片所需电流完全由电源模块提供,即图中的 $I_0=I$,去耦电容不工作,呈现断开状态,流经去耦电容的电流 I_C 等于零,但此时去耦电容两端已经储存了大量电荷,其存储电荷量等于电容量 C 与端电压 U 的乘积。

但负载芯片的工作电流并不是一成不变的,随着负载工作频率的不断提高,其所需工作电流变化速度会越来越快,此时就需要电源模块快速反应,调整供给负载芯片的输出电流大

小,以保证负载正常工作。但电源模块很难对负载电流的快速变化及时作出响应, I_0 不再等于 I ,此时负载芯片端电压发生变化,不再等于去耦电容端电压,去耦电容开始工作,和电源模块一起给负载芯片供电, I_C 不再为0, I_C 的变化规律遵守以下公式:

$$I_C = C \frac{dV}{dt} \quad (4-1)$$

通过式(4-1)可以看出,负载芯片端电压变化量一定时,电容容值 C 越大,其电流变化量越小,即只要电容足够大,去耦电容只需要很小的电流变化就可以保证所有的负载芯片正常工作而不产生电源噪声。但这只是理想情况,无论是出于成本考虑还是布局布线考虑,去耦电容的容值、数量都不是无限制的。

从这个角度考虑,我们可以把去耦电容当做一个储能元件,如果负载端需要电能而电源模块无法及时供应时,去耦电容就开始工作,释放电能来给负载端供电。

从储能的角度学习去耦电容的工作原理较为简单易懂,适合初学者理解,但无法指导电路设计,因此我们还需要再从阻抗角度去学习去耦电容的工作原理。

(2) 阻抗角度

从阻抗的角度来学习去耦电容的工作原理,忽略掉负载芯片,只看电源模块和去耦电容,将他们看做一个整体供电系统,如下图4.3。我们对这个整体供电系统的要求是:无论AB两点间瞬态电流变化大小如何,AB端电压都要保持恒定,不能有太大的变化。




图 4.2 阻抗角度 PDN 模型图

Figure 4.2 Impedance angle PDN model diagram

根据上述思路,可以简化出如下图4.3的等效电路,通过分析我们可以得到如下公式:

$$\Delta V = Z \times \Delta I \quad (4-2)$$




图 4.3 等效电路

Figure 4.3 Equivalent circuit

对于一个 PDN 系统，我们对其的要求是：无论 AB 两点间瞬态电流 ΔI 变化大小如何，其 AB 端电压都要尽量保持恒定， ΔV 要很小。为了达成这一目标，就需要保证系统阻抗 Z 足够小。因为电容具有隔直流通交流的特性，面对瞬变电流，去耦电容呈现低阻抗性。把去耦电容与电源模块并联，去耦电容阻抗越小，二者组成的 PDN 系统的阻抗也就越小。

以阻抗的角度理解去耦电容，可以很好的指导我们设计 PDN 系统。后文中所提到的目标阻抗法也是从阻抗角度来思考问题的。

以往我们所学习的电容都是理想电容，具有完美的物理特性。但在实际生活中理想电容并不存在，实际电容可以用如图 4.4 所示的简化模型来表示。




图 4.4 实际电容 RCL 模型

Figure 4.4 Actual capacitance RCL model

将电容等效为 RCL 串联电路，其中 ESR 表示等效串联电阻，ESL 表示等效串联电感，C 为理想电容，故实际电阻的特征阻抗可以用以下公式来表示：

$$Z = ESR + j2\pi f ESL + \frac{1}{j2\pi f C} = ESR + j(2\pi f ESL - \frac{1}{2\pi f C}) \quad (4-3)$$




图 4.5 实际电容与理想电容阻抗曲线

Figure 4.5 Impedance curves of actual and ideal capacitance

上图为一个实际电容与理想电容的阻抗特性曲线对比，其中蓝线表示封装为 0402，容值为 100nF 的实际电容，红线表示容值同为 100nF 理想电容。

观察实际电容的阻抗曲线，当频率很小时， $2\pi f ESL$ 小于 $\frac{1}{2\pi f C}$ ，随着频率的增加，电容的阻抗由大变小，此时电容表现为电容特性；当频率很高时， $2\pi f ESL$ 大于 $\frac{1}{2\pi f C}$ ，随着频率的增加，电容的阻抗由小变大，此时电容表现为电感特性。在这当中存在一个阻抗最低的频率点，

此时容抗和感抗之差为零，电容表现为纯电阻特性。该频点即为这个电容的自谐振频率。自谐振频率可以用以下公式求得：

$$2\pi f ESL = \frac{1}{2\pi f C} \quad (4-4)$$

$$f_0 = \frac{1}{2\pi \sqrt{ESL \times C}} \quad (4-5)$$

自谐振频率 f_0 是电容呈现容性还是感性的分界点，当频率高于电容的自谐振频率时，电容呈现的是电感特性。因此实际电容都有一定的工作频率范围，只有在工作频率范围内才能发挥退耦作用，超出范围，退耦效果将逐渐失效。并且随着频率的提高，退耦效果越来越差。因此，在实际使用电容来去耦时要特别注意电容的自谐振频率，只有在该电容的自谐振频率点附近，电容的去耦作用才能发挥到最大。

对于频率在 100 MHz 以下的情况，减小 PDN 系统阻抗峰值的措施有以下 5 种：

- (1) 大幅度地加大接在平面上的电容值，但会导致成本增加。
- (2) 减小平面电容，使并联谐振频率高于 100 MHz。
- (3) 减小去耦电容器的电感。
- (4) 由于并联谐振阻抗峰值与 ESR 成反比，因此可适当增大电容器的等效串联电阻。

此方法相当于增大谐振阻尼，从而达到降低谐振峰值的目的。

- (5) 添加或调整某个电容器的容值使其自谐振频率接近并联谐振频率。

4.2 直流压降仿真

4.2.1 直流压降基本原理

下图 4.6 为一个 PDN 系统的简化模型，主要包括 VRM(电源模块)、电源平面、地平面和 IC 芯片四部分，其中电源模块等效为一个直流电源和一个内阻串联，电源平面和地平面等效为一个小电阻，IC 芯片等效为一个直流源和大电阻并联。




图 4.6 PDN 简化原理图

Figure 4.6 Simplified Schematic diagram of PDN

电流从 VRM 模块发出，经过电源平面到达 IC 芯片，之后又经过地平面返回 VRM 模块，构成一个完整的电源回路。在考虑电源直流压降问题时，既要考虑电源路径上的压降，也要考虑地路径上的压降，两者的压降之和为总的 IC 的压降。由此可以得出 IC 芯片上获得的电压为：

$$V_{IC} = V_{CC} - V_{drop1} - V_{drop2} \quad (4-6)$$

在这里，设计师经常犯的一种错误就是只考虑电源平面的压降而不考虑地平面上的压降，从而导致设计结果与预期不符。在以后的设计中应竭力避免这种错误，要把两个平面的直流压降都考虑到。

例如：假设 $V_{CC}=1V$ ，IC 芯片允许的波动范围 *Ripple* 为 $\pm 3\%$ ，那么芯片上的电压所能容忍的最小值为 $V_{IC0} = V_{CC} \times \text{Ripple} = 1V \times (\pm 3\%) = 0.97V$ 。

如果电源路径上有 22mV 的压降，地路径上有 10mV 的压降，那么到达芯片 pin 脚的电压为 $V_{IC} = V_{CC} - V_{drop1} - V_{drop2} = 1V - 22mV - 10mV = 0.968V$ ，这就超过了 0.97V 的最小容忍值，芯片就可能工作不稳定。

根据前文所知，无论是电源平面还是地平面都是有电阻的，其大小与电流流过的面积有关。当平面流经直流电流时，电流在导体内均匀分布，流过的面积即为导体的横截面积，此时直流电阻可以用以下公式求得：

$$R_{DC} = \frac{d}{\sigma A} \quad (4-7)$$

其中， σ 为电导率， d 为导线长度， A 为导体横截面积，也是直流电流流过的面积。PCB 常用导线材料为铜，其电导率为 $5.8 \times 10^7 \text{ s/m}$ ，铜厚一般为 0.5 盎司。对于长 1 英寸，宽 1 英寸的正方形铜平面，其直流电阻大约为 $1 \text{ m}\Omega$ 。虽然看起来平面直流电阻不大，但当电流非常大时，还是会在平面形成不小的直流压降，影响负载芯片的正常工作。

除此之外，还要特别注意平面是过孔密集的区域，此处因平面不连贯，影响电流流过，会产生很大的直流压降，不可轻易忽视。

4.2.2 直流压降仿真分析

依旧使用第三章进行信号完整性仿真的 PCB 文件，首先导入到 SIwave 软件中，选择电源平面和地平面，进行压降分析设置，最后进行直流压降仿真，如下图 3.23，其中 U117 作为稳压模块向负载 U13 供电，供电电压 12V，SINK 电流 20A，噪声容限为 3%。




图 4.7 电源平面图

Figure 4.7 Power Supply plan




图 4.8 电流云图

Figure 4.8 Current contour diagram

图 4.8 显示的是电源网络的电流云图，从中可以清楚的看出 PCB 板电流走向情况，并且展示了该电源网络的所有电流密度。可以发现其中最大的电流密度已经到了 $2.09\text{E}+08\text{A}/\text{m}^2$ 。按照经验，在 PCB 板局部电流密度超过 $5\text{E}+07\text{A}/\text{m}^2$ 时就需要特别注意，根据该区域的重要

程度考虑是否需要进行修改,如果局部电流密度超过 $1\text{E}+08\text{A}/\text{m}^2$ 时,无论重要程度如何都必须进行调整修改。而本次仿真的最大电流密度为 $2.09\text{E}+08\text{A}/\text{m}^2$,早已超过需要修改的限值,所以需要对该电源网络进行优化改进。




图 4.9 电压云图

Figure 4.9 Voltage contour diagram



图 4.10 压降结果图

Figure 4.10 Pressure drop result plot

图 4.9 为电源网络的压降分布,可以看出最低处电压为 11.571V,经过简单计算可得最大压降为 0.429V,压降为 3.6%,计算结果与图 4.10 显示的压降结果图一致,不满足噪声容值 3%的要求,需要进行修改调整。

4.2.3 直流压降优化仿真分析

针对上一节出现的问题,可以通过加宽铜皮面积、增大走线宽度或增加过孔数量等方式降低电流密度,改善直流压降问题。本次研究采用的是加宽铜皮面积,如下图 4.11 所示。




图 4.11 加宽铜皮面积

Figure 4.11 Widening the copper area




图 4.12 优化后电流云图

Figure 4.12 Current contour after optimization

图 4.12 所示为加宽铜皮面积后的局部电流密度仿真结果，可以看出最大电流密度从 $2.09\text{E}+08\text{A}/\text{m}^2$ 减小为 $8.46\text{E}+07\text{A}/\text{m}^2$ ，虽然还是高于 $5\text{E}+07\text{A}/\text{m}^2$ ，但已经满足了设计要求。




图 4.13 优化后电压云图

Figure 4.13 Optimized voltage contour




图 4.14 优化压降结果图

Figure 4.14 Optimization pressure drop result plot

图 4.13 为优化后电源网络的压降分布图，可以看出最低处电压为 11.875V，压降由原来的 0.429V 降低为 0.125V，此时的直流压降仅为 1%，计算结果与图 4.14 显示的压降结果图一致，已满足设计要求。

4.3 PDN 阻抗仿真

4.3.1 目标阻抗法

PDN 仿真主要是仿真 PDN 系统的阻抗曲线，观察其是否低于系统所要求的最低阻抗，通常这种方法被称为“目标阻抗（Target Impedance）”设计法。将 PDN 系统简化为如下图 4.15 模型，其核心思想是利用阻抗 Z 、电流变化量 ΔI 、电压变化量 ΔV 的关系 $\Delta V = Z\Delta I$ ，在已知电流变化量 ΔI 的情况下，只要保证 PDN 系统的阻抗值 Z 小于 $\frac{\Delta V}{\Delta I}$ ，就能确保将 ΔV 控制在一定范围内，满足系统的正常工作需求。




图 4.15 PDN 系统简化模型

Figure 4.15 Simplified model of PDN system

在已知 PDN 系统的最大允许电压波动的情况下，根据以下公式，可以计算出目标阻抗的最大值，即系统可接受的最大阻抗 Z_{target} ，

$$Z_{target} = \frac{v_{cc} \times Ripple}{\Delta I_{max}} = \frac{\Delta v_{cc}}{\Delta I_{max}} \quad (4-8)$$

其中, v_{cc} 表示 PDN 系统所提供的电源电压; *Ripple* 表示系统允许最大电压波动, 通常为 5% 或 3%; $\Delta I_{\max}$ 为负载芯片的最大允许瞬态电流变化量^[52]。如下图 4.16 所示, 如果 Z 的最大值都小于目标阻抗, 那么就可以满足对负载芯片的瞬时压降要求。




图 4.16 目标阻抗法

Figure 4.16 Target impedance method

4.3.2 去耦电容并联

在实际使用电容来去耦时一个电容往往无法满足要求, 这时就需要用多个电容并联。关于多个电容容值的选取, 最常用的方法有两种 Big-V 法和 MP (Multi-Pole) 法。

Big-V 法: 分别使用 1 个、5 个、20 个容值为 0.1μF 的电容并联时, 得到的 PDN 阻抗曲线如下图 4.17 所示。由于这种方法所得到的 PDN 阻抗曲线宛如一个大大的 V 字, 故把这种多个相同容值电容并联的方法称为 Big-V 法。




图 4.17 Big-V 法阻抗曲线图

Figure 4.17 Impedance curve of the Big-V method

单个电容的阻抗可以用上面 (4-3) 式表示, 当 N 个相同容值的电容并联时, 不考虑寄生参数的影响, 其并联阻抗为:

$$Z_p = \frac{Z_{one}}{N} = \frac{ESR}{N} + j(2\pi f \frac{ESL}{N} - \frac{1}{2\pi f(NC)}) \quad (4-9)$$

由此可知, N 个相同容值的电容并联后其等效串联电阻 ESR 和等效串联电感都变为原来的 $1/N$, 电容值变为原来的 N 倍。并联后的谐振频率为;

$$f_{p0} = \frac{1}{2\pi\sqrt{\frac{ESR}{N} \times (NC)}} = \frac{1}{2\pi\sqrt{ESR \times C}} = f_0 \quad (4-10)$$

可见其自谐振频率不会改变，改变的是谐振阻抗的峰值。并联电容的数量越多，发生谐振时其谐振阻抗就会越小，电容的总阻抗在整个频段内也会越小。




图 4.18 Big-V 法仿真阻抗图

Figure 4.18 Impedance diagram of the BIG-V method

上图为在 ADS 软件中使用 1 个和 63 个电容为 31.6 nF 电容并联的仿真结果对比，其中红线为单个电容的阻抗值，蓝线为 63 个电容并联的阻抗值。63 个 31.6 nF 的小电容并联的效果相当于一个具有 1.99μF 电容。由此可知，使用很多相同容值的电容并联确实可以有效地减小阻抗。

采用多个相同容值的电容并联也具有一定的弊端，其阻抗效果相当于把原来单个的阻抗曲线往下平移，仍然保持原来的形状。但如果频率要求很高，那将要非常多数量的电容，不仅 PCB 板上空间将不允许，成本也不允许，这是就需要我们考虑其他方法。

MP (Multi-Pole) 法：即采用不同容值的电容并联，其容值的选择也分为两种：**One per decade**法和**Three per decade**法。**One per decade**法：在每十倍容值范围内选择一种容值的电容，比如在 0.1μF-10μF 的范围内选择三个电容，可以选择 0.1μF、1μF、10μF 三种。**Three per decade**法：在每十倍容值范围内选择三种容值的电容，比如在 1μF-10μF 的范围内选择三个电容，可以选择 2.2μF、4.7μF、10μF 三种。




图 4.19 MP 法仿真曲线图

Figure 4.19 MP method Simulation curve

两种 MP 法的不同之处在于其得到的 PDN 阻抗曲线的平坦程度不同，Three per decade 法所得的 PDN 阻抗曲线如 4.19 (b) 图所示，其阻抗曲线要平滑得多，更加容易控制阻抗，但缺点是所用电容种类多^[53]。而 One per decade 法所得的 PDN 阻抗曲线如 4.19 (a) 图所示，虽然谐振峰值较高，但只要能满足要求，便可以接受，而且 One per decade 法所用电容种类少，易于加工和维修。两个方法各有优劣，具体选择哪种方法要视具体情况而定。




图 4.20 2 个电容并联阻抗曲线图

Figure 4.20 Impedance curves of two capacitors in parallel

将容值为 $0.47\mu\text{F}$ 和 $0.01\mu\text{F}$ 的电容并联，所得的 PDN 阻抗曲线如上图 4.20 所示，其中 $0.47\mu\text{F}$ 电容的自谐振频率为 f_1 ， $0.01\mu\text{F}$ 电容的自谐振频率为 f_2 ，二者并联谐振峰值为 f_0 。

当频率低于 f_1 时，两个电容均呈现容性，阻抗值随频率的升高而降低；当频率高于 f_2 时，两个电容均呈现感性，阻抗值随频率的升高而升高。当频率在 f_1 和 f_2 之间的区间时， $0.47\mu\text{F}$ 的电容已经超过其自谐振频率，故而呈现感性，而 $0.01\mu\text{F}$ 的电容还未到达其自谐振频率点，仍呈现容性，此时的电路就像是一个电感 L 和一个电容 C 并联，发生 LC 谐振。在谐振频点上，LC 并联谐振的阻抗非常高，并联谐振频点位于两条阻抗曲线的交叉点附近。




图 4.21 3 个电容并联阻抗曲线图

Figure 4.21 Impedance curves of three capacitors in parallel

当两个不同容值的电容并联，其阻抗特性曲线的底部要比相同容值并联的底部平坦得多，因而能更有效地在很宽的频率范围内减小阻抗。但当不同容值电容发生并联谐振时，在并联谐振频点处的阻抗峰值比较高，高于两个电容任何一个单独作用时的阻抗，如果不加以抑制的话可能会超过目标阻抗，同时也会产生过量的 EMI 辐射。并联谐振现象是使用并联去耦方法的不足之处。

为了抑制并联谐振阻抗峰值，可以增加一个自谐振频率在 f_0 附近的电容。上图 4.21 中增加的 $0.1\mu\text{F}$ 电容其自谐振频率大约在 f_0 附近，增加后原来并联谐振阻抗峰值就会被拉低，整体上降低了阻抗数值。

4.3.3 实板 PDN 阻抗仿真分析

依旧使用第三章进行信号完整性仿真的 PCB 文件，首先导入到 SIwave 软件中，经过直流压降仿真优化后的 PCB 板如下图 4.22 所示，选择仿真用电器位号 U13 的 PDN 阻抗，其目标阻抗为 $0.02\ \Omega$ ，仿真网络电压为 12V ，仿真频率为 10KHz - 100MHz 。低于 10KHz ，PDN 系统阻抗由稳压模块 VRM 起作用；高于 100MHz 时，PDN 系统阻抗由芯片自身决定，去耦电容起作用的频段便是 10KHz - 100MHz 。




图 4.22 PDN 系统电源网络图

Figure 4.22 PDN system power supply network diagram




图 4.23 U13 的 PDN 阻抗

Figure 4.23 PDN impedance of U13

从图 4.23 可以很明显地看出，在频率为 10MHz 时，U13 的 PDN 阻抗已经超过了 0.1Ω ，已超出目标阻抗 0.02Ω ，需要对其进行修改。根据 4.3.2 小节关于去耦电容的低阻抗特性，为了解决电源平面的阻抗过大问题，可以尝试性地在电源网络附近选择合适容值的去耦电容并联。先选择两个容值为 $100\mu\text{F}$ 的去耦电容布置在电源平面上，原理图如图 4.24 所示，经过计算其自谐振频率大约为 1MHz。




图 4.24 2 个电容并联原理图

Figure 4.24 Schematic diagram of two capacitors in parallel




图 4.25 2 个电容并联阻抗曲线

Figure 4.25 Impedance curves of two capacitors in parallel

图 4.25 为并联 2 个 $100\mu\text{F}$ 的去耦电容后的 PDN 阻抗曲线，可以发现并联 2 个电容后其电源平面阻抗有了很大的降低，其低谷为电容自谐振频率点。但频率超过 40MHz 后，其阻抗仍超过了 0.02Ω ，无法满足设计要求，还需要继续修改。选择再次并联 2 个容值为 $22\mu\text{F}$ 的去耦电容，其原理图如下图 4.26 所示，电容自谐振频率为 5MHz 。




图 4.26 4 个电容并联原理图

Figure 4.26 Schematic diagram of four capacitors in parallel




图 4.27 4 个电容并联阻抗曲线

Figure 4.27 Impedance curves of four capacitors in parallel

图 4.27 为并联 4 个去耦电容后的 PDN 阻抗曲线，可以发现其阻抗曲线有 2 个谷点，分别对应 2 种不同容值去耦电容的自谐振频率点，其阻抗较之前有了明显降低，但在 100MHz，附近，阻抗值仍然很高，还需要进一步改进。于是选择增添 2 个容值为 $0.15\mu\text{F}$ 的去耦电容，原理图如下图 4.28 所示，去耦电容的自谐振频率为 15MHz。




图 4.28 6 个电容并联原理图

Figure 4.28 Schematic diagram of 6 capacitors in parallel




图 4.29 6 个电容并联阻抗曲线

Figure 4.29 Parallel impedance curves of six capacitors

图 4.29 为并联 6 个去耦电容后的 PDN 阻抗曲线，可以发现其阻抗曲线较 4 个去耦电容并联时有所降低，波形图中的三个低谷分别对应三种不同容值的去耦电容的自谐振频率点。通过观察，此时的 PDN 阻抗已大致满足阻抗要求，只有在 100MHz 时略有超出。保险起见，再次增添 2 个容值为 $0.015\mu\text{F}$ 的去耦电容，其原理图如下图 4.30，电容的自谐振频率点为 75MHz。




图 4.30 8 个电容并联原理图

Figure 4.30 Schematic diagram of 8 capacitors in parallel




图 4.31 8 个电容并联阻抗曲线

Figure 4.31 Parallel impedance curves of 8 capacitors

图 4.31 为并联 8 个去耦电容后的 PDN 阻抗曲线，此时在仿真频率范围内，PDN 阻抗值均小于目标阻抗 0.02Ω ，满足设计要求。




图 4.32 不同电容并联阻抗曲线对比

Figure 4.32 Comparison of parallel impedance curves of different capacitors

图 4.32 为几组不同容值电容并联的 PDN 阻抗曲线对比，可以很清楚的发现，采用不同容值的电容并联，可以有效降低 PDN 阻抗。

4.4 本章小结

本章首先介绍了电源完整性的相关基础知识，包括 PDN 系统结构、电源完整性仿真的内容、去耦电容的应用等，之后又对直流压降和交流 PDN 阻抗分析法进行了简单的理论介绍，最后针对实际 PCB 板进行了直流压降仿真和交流 PDN 阻抗仿真分析，针对发现的问题，提出相应的优化措施；通过增大电源平面面积把直流压降从 3.6%降到了 1%；通过采用不同容值的电容并联，把 PDN 阻抗降低到 0.02Ω 左右，基本满足项目对于电源完整性要求。

第五章 实验验证

5.1 实验仪器介绍

矢量网络分析仪是用于测量元器件在微波和射频频段 S 参数的精密仪器,包括插入损耗、回波损耗、反射系数、串扰系数等,其测量频段可以达到几十个 GHz,且测量结果仍极为精确,对研究高速信号的信号完整性和电源完整性具有重要作用^[54]。

下图 5.1 为矢量网络分析仪的内部硬件结构框图,从中可以看出矢量网络分析仪主要是由以下四部分组成:激励信号源、信号分离装置、接收机以及数据处理显示装置^[55]。每个部分的原理介绍如下:




图 5.1 矢量网络分析仪内部结构图

Figure 5.1 Internal structure of a vector network analyzer

(1) 激励信号源: 发送激励信号给被测件,用以模拟被测件正常工作的工况。因为 S 参数测试是对离散频点进行的,所以激励信号源是以扫频方式进行工作的^[55]。

(2) 信号分离装置: 包括定向耦合器和功分器,激励信号产生的激励信号到达功分器后被均匀分成两部分:一部分沿着测试线正常进入接收机中,即正常传输信号;而另一部分则因为开关的影响而被反射回端口,位于端口处的定向耦合器便能捕捉到反射信号,并将其送回到相应的接收机中^[56]。

(3) 接收机: 负责接收待测件的输入信号,包括反射信号、传输信号等。不同接收机接收的信号各不相同,一台矢量网络分析仪一般内设多台接收机以满足接收不同输入信号的需求。

求。主要有调谐接收机和二极管检波接收机两种类型，其中调谐接收机能同时检测到幅度和相位两种信息，而二极管检波接收机主要检测幅度信息^[57]。

(4) 数据处理显示装置：负责处理并显示数据。随着科技的不断发展，很多实验仪器的操作面板逐渐朝着智能化、简便化的方向发展，矢量网络分析仪也是如此^[58]。

5.2 实板验证

5.2.1 信号完整性试验

本次实验选用的网络分析仪为 Agilent Technologies 公司旗下的 E5061B ENA，其测量频段为 5Hz 到 3GHz，实物如下图 5.2 所示：



图 5.2 矢量网络分析仪实物图

Figure 5.2 Physical diagram of vector network analyzer

把优化前后的两块 PCB 板制作出来，如下图 5.3，其中左侧为优化前 PCB 板，右侧为优化后 PCB 板。




图 5.3 实物 PCB 板

Figure 5.3 Physical PCB board

本文利用矢量网络分析仪搭建信号完整性试验验证平台，对优化前后的两块 PCB 板进行反射和串扰的信号完整性试验验证分析。

首先,进行基本参数设定,将扫频范围设置为 5 Hz 到 3 GHz,扫描频点设置为 201,阻抗选择 $50\ \Omega$,中频带宽设置为 1KHz;其次,利用仪器配备的校准件进行 SLOT 校准,目的是消除矢量网络分析仪及配套测试线缆的误差,把测试实验的参考点设定在线缆的 SMA 接口处;最后,将实验所用 PCB 板通过 SMA 母头接口与矢量网络分析仪的测试线缆的 SMA 公头连接器相连,组装完成完整的测试连接,如下图 5.4 所示。





图 5.4 实验连接图


Figure 5.4 Experimental connection diagram

5.2.2 试验结果对比分析

对优化前后两块 PCB 板中的 RXD 和 TXD 两条传输线分别进行反射和串扰的信号完整性试验验证,得到的插入损耗、回波损耗、近端串扰和远端串扰测试结果对比图如下:




(a) RXD 插入损耗




(b) TXD 插入损耗

图 5.5 传输线插入损耗

Figure 5.5 Transmission line insertion loss



(a) RXD 回波损耗



(b) TXD 回波损耗

图 5.6 传输线回波损耗

Figure 5.6 Transmission line return loss




图 5.7 端口 RXD1 与端口 TXD1 近端串扰曲线

Figure 5.7 Near-end crosstalk curves between port RXD1 and port TXD1





图 5.8 端口 RXD1 与端口 TXD1-0 远端串扰曲线


Figure 5.8 Far-end crosstalk curves between port RXD1 and port TXD1-0

图 5.5 到图 5.8 为优化前后两块 PCB 板的信号完整性试验结果曲线，其中黑色线代表优化前 PCB 板的各项数据，红色线代表优化后的数据，从中可以很清楚地发现优化后的 PCB 板的各项数据均优于优化前，证明第三章中提出的优化措施确实改善了该 PCB 板的信号完整性问题，验证了仿真结果的有效性。

5.2.3 试验结果与仿真结果对比分析




(a) RXD 插入损耗




(b) TXD 插入损耗

图 5.9 优化后传输线插入损耗曲线

Figure 5.9 Insertion loss curve of the optimized transmission line



(a) RXD 回波损耗



(b) TXD 回波损耗

图 5.10 优化后传输线回波损耗曲线

Figure 5.10 Optimized transmission line return loss curve




图 5.11 优化后端口 RXD1 与端口 TXD1 近端串扰曲线

Figure 5.11 Optimized near-end crosstalk curves between port RXD1 and port TXD1




图 5.12 优化后端口 RXD1 与端口 TXD1-0 的远端串扰曲线

Figure 5.12 The far-end crosstalk curves of port RXD1 and port TXD1-0 after optimization

图 5.9-图 5.12 为比优化后 PCB 板仿真结果与试验结果对比图,其中红色线代表试验结果,黑色线代表仿真结果。通过对比可以发现其图像走向基本是一致的,均值误差不超过 5dB,在可控范围内,证明了仿真结果确实可信。

此外，还可以发现在图 5.10 中传输线回波损耗的试验结果大于仿真结果，这是因为在试验中测试的是实物 PCB 板，因为制版工艺的限制，信号遇到的阻抗不连续点更多，因此反射的信号也就更多；图 5.9 中，传输线插入损耗的试验结果低于仿真结果，这说明在试验过程中，受试验环境影响，信号衰减更为严重。

图 5.11 和 5.12 中，近端串扰和远端串扰的试验结果也高于仿真结果，这是因为除了受试传输线，还有更多的信号耦合到其他传输线上，因此使实际传输线之间的串扰高于仿真结果，但是试验测得的串扰噪声幅值仍然低于-30dB，基本上满足要求。

此外，通过对比可以发现无论是优化前还是优化后，其试验曲线总是比仿真曲线波动更大，这主要测量误差有关，包括因电源噪声而产生的随机误差、因环境温度不同而导致元器件和 PCB 板出现温度漂移。另外，测试线缆与 SMA 接口连接处的不稳定性也会导致测试结果曲线的波动。

试验测试结果与 SIwave 软件仿真结果存在一定差异，主要原因可能是：

(1) 仿真是在完全理想状态下进行的，但试验是在现实环境中测得的，可能会受到周围环境的影响，比如温度变化、周围电磁干扰等，造成试验结果不准确，与仿真结果存在波动。

(2) PCB 板实际加工制作时其传输线走线宽度、介质厚度、尺寸大小等参数存在一定的制造误差，与设计值相比有偏差，进而影响到传输线的阻抗，使试验结果与仿真结果存在一定误差。

(3) PCB 板上的 SMA 接口实验员手动焊接，可能会导致阻抗发生突变，影响试验结果。

通过实验结果对比发现，仿真结果与实验结果存在一定的偏差，但偏差不超过 5 dB，且波形变化趋势基本一致，进一步验证了仿真结果的有效性，及上文提出的改善 PCB 板电源完整性的措施切实可行。

5.3 本章小结

首先本章对试验仪器矢量网络分析仪的内部构造进行了简单介绍，之后又用矢量网络分析仪分布对优化前后的 PCB 板进行了信号完整性验证试验，并对比分析了测试结果与仿真结果，发现测试结果与仿真结果虽然存在一定的偏差，但大致变化趋势相同，证明了仿真结果的有效性。最后，分析了测试结果与仿真结果之间产生偏差的原因，主要包括环境干扰、PCB 板的制造误差或以及 SMA 接口焊接误差等。

第六章 总结与展望

6.1 总结

本文基于课题组研究项目中的汽车电控单元 PCB 板, 对其进行信号完整性和电源完整性的仿真分析和优化处理, 总结了相关设计经验, 为后续研究提供了指导建议。总结本文的研究内容, 主要有:

(1) 高速电路设计理论研究: 重点介绍了传输线理论和 S 参数的相关知识, 包括传输线方程、特征阻抗、传输时延、各类 S 参数的意义等。之后又简单介绍了目前主流的几款电磁仿真软件例如 CST、ADS、SIwave, 以及高速电路的传统设计方法和 EDA 设计方法的优劣对比, 为后续的信号完整性和电源完整性仿真提供了扎实的理论基础。

(2) 信号完整性仿真: 首先对典型的信号完整性问题中反射和串扰进行了产生机理的理论分析和利用 ADS 电磁软件进行仿真研究。之后利用 SIwave 软件对于项目中所用 ECU 的 PCB 板进行了反射和串扰仿真, 利用绘图软件对数据进行整理绘图, 针对发现的问题提出优化措施: 调整线宽进行阻抗匹配、布线绕过平面跨分割的位置, 增大传输线间间距。并对优化后的 PCB 板再次进行仿真, 经过对比发现优化后的 PCB 板各项数据均优于优化前, 证明提出优化建议的有效性。

(3) 电源完整性仿真: 首先对电源完整性的基础知识做了简单介绍, 之后又对项目所用 PCB 板进行了直流压降仿真和 PDN 阻抗仿真, 发现其直流压降达到了 3.6%, 高于项目所要求的 3%, 而 PDN 系统阻抗在 10KHz 时就已超过 0.1Ω , 后续更是达到了 1Ω 以上, 不能满足项目对于 PND 系统阻抗低于 0.02Ω 的要求。本文通过增大电源平面面积使直流压降从 3.6% 降低为 1%、添加不同容值的去耦电容降低 PDN 系统阻抗, 改善 PCB 板的电源完整性, 使之满足设计要求。

(4) 试验验证: 利用矢量网络分析仪对优化前后的两块 PCB 板实板进行信号完整性试验验证, 通过对比试验结果和仿真结果, 以及优化后的 PCB 板的仿真与试验结果, 进一步证明优化建议的可行性。再次基础上, 分析了仿真结果与试验结果产生偏差的原因, 对后续研究提供可靠建议。

6.2 展望

本文针对项目所用 ECU 的 PCB 板进行了具体信号完整性和电源完整性项目仿真，经过修改优化使之满足了项目设计要求，但由于自己知识储备和研究能力有限，本次研究仍然存在很多不足之处，后续将从以下这三方面继续展开研究：

（1）可以进一步对板上其他传输线进行仿真分析：因时间和精力所限，本次研究只针对 PCB 板中较为重要的模块进行了仿真分析，剩余部分还需要继续进行研究。

（2）进一步对电源完整性进行试验测试：受测试仪器和试验条件限制，本文只对信号完整性进行了试验验证，而电源完整性项目的测试未内进行，下一步工作内容便是继续完成电源完整性试验测试。

（3）研究 PCB 板对外电磁干扰情况：本文重点研究了电控单元 PCB 板内部电磁干扰情况，而其对周围其他用电设备的电磁干扰情况未进行细致研究。下一步工作需重点关注 PCB 板对外电磁干扰情况。

随着高速电路的发展，信号完整性和电源完整性问题变得越来越不可忽略，未来相关方面的理论研究、仿真实践都有巨大的发展空间。

参考文献

- [1] 国家标准化管理委员会.电工术语电磁兼容:GB/T4365-2003[S].北京:中国标准出版社,2003.
- [2] 操明.新能源汽车电驱动系统电磁兼容性研究[D]. 北京: 北京交通大学, 2022.
- [3] 王莹, 王燕, 曹子剑. 高速数字信号测试完整性分析与研究[J]. 计算机测量与控制, 2022, 30(04): 45-49.
- [4] 蒋毅. 高速数字电路的信号完整性分析 [D]. 成都: 电子科技大学, 2009.
- [5] Bogatin E. Signal and Power Integrity - Simplified [M]. Signal Integrity - Simplified, 2017, 128-164.
- [6] Fan J, Ye X, Kim J, et al. Signal integrity design for high-Speed digital circuits: Progress and directions[J]. IEEE Transactions on Electromagnetic Compatibility, 2010, 52(2): 392-400.
- [7] Zhang J, Zhao J, Bo C. Signal Reflection suppression Method in High-Speed Data Acquisition and Processing system [C]. International Conference on Intelligent Human-machine systems & Cybernetics, 2009.
- [8] Mudavath R, Naik R, Gugulothu B. Analysis of Crosstalk Noise for Coupled Micro strip Interconnect Models in High-Speed PCB Design [C]. 2019 International Conference on Electronics, Information, and Communication (ICEIC), 2019.
- [9] Song K, Kim J, Kim H, et al. Modeling, Verification, and Signal Integrity Analysis of High-Speed Signaling Channel with Tabbed Routing in High Performance Computing Server Board[J]. Electronics, 2021, 10(13): 1590.
- [10] Mbairi F D, Siebert W P, Hesselbom H. High-Frequency Transmission Lines Crosstalk Reduction Using spacing Rules [J]. IEEE Transactions on Components and Packaging Technologies, 2008, 31(3):601- 610.
- [11] Rimolo-Donadio R, Gu X, Kwark Y H, et al. Physics-based via and trace models for efficient link simulation on multilayer structures up to 40 GHz[J]. IEEE Transactions on Microwave Theory and Techniques, 2009, 57(8): 2072-2083.
- [12] Ahn S.Modeling,Verificaton,and Signal Integrity Analysis of High-Speed Signaling Channel with Tabbed Routing in High Performance Computing Server Board [J].Electronics,2021,10.

- [13] Achar R, Nakhla M S. Simulation of high-speed interconnects[J]. Proceedings of the IEEE, 2001, 89(5): 693-728.
- [14] Benjamin Dannan. Signal Integrity Characterization of Via stubs on High-Speed DDR4 Channels[OL]. <https://www.signalintegrityjournal.com/articles/1731-signal-integrity-characterization-of-via-stubs-on-high-speed-ddr4-channels>, 2020-06-02.
- [15] 王国冕. LPDDR4X 相关信号完整性和电源完整性研究[D]. 西安: 西安电子科技大学, 2018.
- [16] 刘波. DDR4 高速并行总线的信号完整性仿真分析[D]. 呼和浩特: 内蒙古大学, 2018.
- [17] 赵建凯. DDR3 高速并行总线的信号与电源完整性分析 [D]. 呼和浩特: 内蒙古大学, 2013.
- [18] 陈杨杨. 基于 LVDS 的高速串行互连结构信号完整性研究[D]. 重庆: 重庆邮电大学, 2019.
- [19] Zhang L, Cai QM, Yu XB, et al. Far-end crosstalk mitigation for microstrip lines in high-speed PCBs[C]. 2019 Cross Strait Quad-Regional Radio Science and Wireless Technology Conference (CSQRWC). 2019. (EI)
- [20] 陈仁义. 高速 PCB 传输路径信号完整性分析及优化[D]. 赣州: 江西理工大学, 2020.
- [21] 陈路. 基于 PCIe Gen4 协议的高速串行链路信号完整性分析与优化设计技术研究[D]. 苏州: 苏州大学, 2019.
- [22] 李川, 王彦辉, 郑浩. DDR4 并行互连传输串扰特性仿真与分析[J]. 计算机工程与科学, 2019, 41(4): 612-617.
- [23] Krishna K S, Bhat M S. Impedance matching for the reduction of via induced Signal reflection in on chip high Speed interconnect lines[C]//2010 INTERNATIONAL CONFERENCE ON COMMUNICATION CONTROL AND COMPUTING TECHNOLOGIES. IEEE, 2010: 120-125.
- [24] Sjiariel R, Enjiu R, Costa J, et al. Power integrity Simulation of power delivery network system [C]. Microwave & Optoelectronics Conference, 2016.
- [25] Mingmin Z, Donglin S, Fei D, et al. The effect of impedance matching to high-Speed connector's signal integrity[C]//2006 7th International symposium on Antennas, Propagation & EM Theory. IEEE, 2006: 1-4.

- [26] Shahparnia S, Ramahi O M. Electromagnetic interference (EMI) reduction from printed circuit boards (PCB) using electromagnetic band gap structures [J]. IEEE Transactions on Electromagnetic Compatibility, 2004, 46(4): 580-587.
- [27] 鲁莹. 高速电路 PCB 的信号完整性和电源完整性仿真分析 [D]. 西安:西安电子科技大学, 2015.
- [28] Dongzhe Yu. Impact of Worst-case Excitation for DDR interface Signal and Power Integrity Co-simulation. [C].Journal of Electronic Testing Theory and Applications.IEEE, 2020: 12-16.
- [29] 李钰峰. 高速 PCB 电源完整性研究 [D]. 北京:北京邮电大学, 2012.
- [30] 曾浪芸. 基于板级设计的高速信号传输模型研究[D]. 北京: 中国科学院大学, 2020.
- [31] Jiao He, Liangqi Gui, Tao Jiang, et al. Analysis on Scattering Parameters for Coupled Microstrip Lines with Bend Discontinuities [C]. Proc. of Wireless Communications & Signal Processing, Hefei, China, 2014.
- [32] 沈费钦. 基于 IBIS 模型的 DDR SDRAM 信号完整性仿真方法研究[D]. 上海: 上海交通大学, 2019.
- [33] 杨程,李钦. 微带线拐角射频性能仿真分析[J]. 现代信息科技, 2019(15):21-24.
- [34] 胡玉生,熊祥. 过孔转换信号完整性分析的区域分解有限元法[J]. 电波科学学报, 2019, 34(4):467-472.
- [35] 张木水. 高速电路电源分配网络设计与电源完整性分析 [D].西安:西安电子科技大学, 2009.
- [36] 于争. 信号完整性揭秘:于博士 SI 设计手记 [M]. 中国科技信息, 2013(24): 238-256.
- [37] 何彭. 基于 HFSS 的高速 PCB 信号完整性研究[D]. 成都:电子科技大学, 2015.
- [38] 高斌, 朱兴华. PCB 信号完整性影响因素探讨[J].印制电路信息, 2010, Z1: 512-523
- [39] 陈常浩. 面向物联网 SOC 应用 I3C 接口的信号完整性分析[D]. 西安:西安电子科技大学, 2019.
- [40] 胡红梅. 无线电能传输中面向轴向移动负载的动态调谐技术 [D]. 成都:电子科技大学, 2020.
- [41] 房丽丽. ANSYS 信号完整性分析与仿真实例[M].中国水利水电出版社, 2013: 27-30
- [42] P G Huray. Impact of Copper Surface Texture on Loss: A Model that Works[C]. Design Con 2010, California, 2010: 462-483

- [43] 邢蕾, 孔祥鲲. 理论分析与电磁仿真结合的微波器件设计教学[J]. 实验技术与管理, 2019, 36(3):140-145.
- [44] Gerardo Romo Luevano, Jaemin Shin. Practical Investigations of Fiber Weave Effects on High-Speed Interfaces[C]. Electronic Components & Technology Conference, 2013, 2041-2045
- [45] Lee S, Lim, Oh S, et al. Differential-to-common-mode conversion suppression using mushroom structure on bent differential transmission on lines[J]. IEEE Transactions on Components packaging & Manufacturing Technology, 2019:702-711.
- [46] 徐孺. 基于 HDMI 2.1 高速电路的信号完整性设计和仿真分析 [D]. 南京:东南大学, 2021.
- [47] 尹治宇. Mini SAS 连接器的信号完整性分析 [D]. 成都:电子科技大学, 2016.
- [48] 段红玉. 四同轴高速连接器信号完整性分析[D]. 天津:河北工业大学, 2022.
- [49] 张少博. 基于 Zynq 的吊舱稳定跟踪平台电路设计及信号完整性问题分析与仿真[D]. 西安:西安电子科技大学, 2020.
- [50] 姚鑫凯. 基于 AM3359 高速互连电路信号完整性与电源完整性分析及优化 [D]. 太原:中北大学, 2023.
- [51] Allred R J, Furse C M. Reflection budgeting methodology for high-speed serial link signal integrity design[J]. Progress in Electromagnetics Research B, 2021, 91(01): 59-77.
- [52] 曹世伟. 高速电路中的信号完整性和电源完整性研究 [D]. 西安:西安电子科技大学, 2015.
- [53] 阮琼. 基于 ARM 平台的智能物流终端硬件系统设计与实现 [D]. 成都:电子科技大学, 2012.
- [54] Hoffmann K, Randus M. A procedure for measurement of S-parameters and eye-diagram of backplane using two-port VNA[M]. 2012.
- [55] 涂佳瑶. 基于矢量网络分析仪的信号完整性分析技术研究 [D]. 西安:西安电子科技大学, 2018.
- [56] 孙灯亮. 信号完整性测量技术[M]. 上海交通大学出版社, 2013.156-182.
- [57] 是德科技. 使用矢量网络分析仪进行时域分[OL]. <http://cp.literature.agilent.com/litweb/pdf/5989-5723CHCN.pdf>.
- [58] Li Q, Gao J, Flowers G T, et al. Modeling and analysis of radio frequency connector degradation using time domain reflectometry technique[J]. International Journal of RF and Microwave Computer-Aided Engineering, 2020, 30(08): 22-27.