计算机系统结构实验2

FPGA 基础实验: 4-bit Adder

胡晨志 521021910107

摘要

在 lab02 中, 我继续学习 Verilog 语言并实现了 4-bit adder 功能, 对 Verilog 的基本语法更加地熟悉, 并对 Vivado 的编程环境、项目流程、调试方合仿真手段有了更深入的了解。

关键字: Vivado, Verilog

目录

1	实验		1
2	原理分析		
	2.1	Vivado 工程的基本组成	1
	2.2	4-bit adder 原理	1
3	功能	实现	1
4	结果验证		2
	4.1	测试用激励文件	2
	4.2	仿真测试	3
5	工程	E 2 式用激励文件 2 真测试 3 L 4 层源文件 4	
	5.1	顶层源文件	
	5.2	管脚约束	5
6	肖结	与反思	6

实验目的 1

1 实验目的

- 掌握 Xilinx 逻辑设计工具 Vivado 的基本操作
- 掌握使用 Verilog HDL 进行简单的逻辑设计
- 掌握仿真功能
- 约束文件的使用和直接写法
- 生成 Bitstream 文件
- 上板验证

2 原理分析

2.1 Vivado 工程的基本组成

Vivado 工程的基本组成如下:

- design source .v 文件: adder_1bit.v, adder_4bits.v, Top.v
- simulation source .v 文件: adder_4bits_tb.v
- constrain .xdc 文件(上板验证所需的管脚约束文件): lab02_xdc.xdc

2.2 4-bit adder 原理

4-bit adder 要求输入两个 4 bits 整数,并输出它们的和。可以先实现 1-bit adder,再经过 4 次 迭代得到 4-bit adder。

对于 1-bit adder,若两个加数分别为 a 和 b,上一位的进位为 c_i ,则和为 $s=a\oplus b\oplus c_i$,进位为 $c_0=(a\wedge b)\vee(a\wedge c_i)\vee(b\wedge c_i)$ 。根据上述算式即可得到 1-bit adder。

3 功能实现

基于上述即可完成 4-bit adder 的功能。adder_1bit.v 如 </>CODE 1 所示, adder_4bits.v 如 </>>CODE 3 所示。

</> CODE 1: adder_1bit.v

```
`timescale 1ns / 1ps

module adder_1bit(
   input a,
   input b,
   input ci,
   output s,
   output co
```

结果验证 2

</> CODE 2: adder_4bits.v

```
`timescale 1ns / 1ps
module adder 4bits(
    input [3:0] a,
    input [3:0] b,
    input ci,
    output [3:0] s,
    output co
   );
    wire [2:0] ct;
   adder 1bit a1(.a(a[0]), .b(b[0]), .ci(ci), .s(s[0]), .co(ct[0])
   ),
                a2(.a(a[1]), .b(b[1]), .ci(ct[0]), .s(s[1]), .co(ct
   [1])),
                a3(.a(a[2]), .b(b[2]), .ci(ct[1]), .s(s[2]), .co(ct
   [2])),
                a4(.a(a[3]), .b(b[3]), .ci(ct[2]), .s(s[3]), .co(co)
   );
endmodule
```

实现上述后,生成 adder_4bits_tb.v 的激励文件用以仿真测试,生成 lab02_xdc.xdc 的管脚约束用以练习。

4 结果验证

4.1 测试用激励文件

按照实验指导书的要求编写 adder_4bits_tb.v 文件,代码如 </>CODE 4 所示。

</> CODE 3: adder_4bits_tb.v

仿真测试 3

```
`timescale 1ns / 1ps
module adder_4bits_tb(
    );
    reg [3:0] a;
    reg [3:0] b;
    reg ci;
   wire [3:0] s;
    wire co;
    adder 4bits u0 (
        .a(a),
        .b(b),
        .ci(ci),
        .s(s),
        .co(co)
        );
    initial begin
        a = 0;
        b = 0;
        ci = 0;
        #100;
        a = 4'b0001;
        b = 4'b0010;
        #100;
        a = 4'b0010;
        b = 4'b0100;
        #100;
        a = 4'b1111;
        b = 4'b0001;
        #100;
        ci = 1'b1;
    end
endmodule
```

4.2 仿真测试

获得的仿真结果如图1所示。从图中可以看到 s 和 c0 输出结果正常。

工程实现 4




图 1: 实验结果 1

5 工程实现

5.1 顶层源文件

将 4 位加法器的输出赋予 LED 和七段数码管显示,需要一个顶层源文件,命名为 Top,代码如 </>CODE 5 所示。

</bd> ⟨⟨> CODE 4: Top.v

```
`timescale 1ns / 1ps
module Top(
    input clk_p,
    input clk n,
    input [3:0] a,
    input [3:0] b,
    input reset,
    output led clk,
    output led do,
    output led_en,
    output wire seg clk,
    output wire seg_en,
    output wire seg do
    );
    wire CLK i;
    wire Clk 25M;
```

管脚约束 5

```
IBUFGDS IBUFGDS inst (
        .O(CLK_i),
        .I(clk_p),
        .IB(clk_n)
    );
    wire [3:0] s;
    wire co;
    wire [4:0] sum;
    assign sum = \{co, s\};
    adder 4bits U1 (
    .a(a),
    .b(b),
    .ci(1'b0),
    .s(s),
    .co(co)
    );
    reg [1:0] clkdiv;
    always@(posedge CLK_i)
        clkdiv<=clkdiv+1;
    assign Clk_25M=clkdiv[1];
    display DISPLAY (
    .clk(Clk 25M),
    .rst(1'b0),
    .en(8'b00000011),
    .data({27'b0, sum}),
    .dot(8'b00000000),
    .led(~{11'b0, sum}),
    .led clk(led clk),
    .led_en(led_en),
    .led_do(led_do),
    .seg_clk(seg_clk),
    .seg_en(seg_en),
    .seg_do(seg_do)
    );
endmodule
```

Top.v 中用到了一个 display IP 核,需要添加该核,此处不赘述。

5.2 管脚约束

管脚约束文件为 lab02_xdc.xdc, 代码如 </>CODE ?? 所示。添加完管脚约束后即可下载验证。

</> CODE 5: lab02_xdc.xdc

总结与反思 6

```
set property PACKAGE PIN W23 [get ports {led[7]}]
set property PACKAGE PIN AB26 [get ports {led[6]}]
set property PACKAGE PIN Y25 [get ports {led[5]}]
set_property PACKAGE_PIN AA23 [get_ports {led[4]}]
set property PACKAGE PIN Y23 [get ports {led[3]}]
set property PACKAGE PIN Y22 [get ports {led[2]}]
set property PACKAGE PIN AE21 [get ports {led[1]}]
set property PACKAGE PIN AF24 [get ports {led[0]}]
set_property PACKAGE_PIN AC18 [get_ports clock_p]
set property PACKAGE PIN W13 [get ports reset]
set property IOSTANDARD LVCMOS33 [get ports {led[7]}]
set property IOSTANDARD LVCMOS33 [get ports {led[6]}]
set property IOSTANDARD LVCMOS33 [get ports {led[5]}]
set property IOSTANDARD LVCMOS33 [get ports {led[4]}]
set property IOSTANDARD LVCMOS33 [get ports {led[3]}]
set property IOSTANDARD LVCMOS33 [get ports {led[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
set property IOSTANDARD LVCMOS33 [get ports {led[0]}]
set property IOSTANDARD LVDS [get ports clock p]
set_property IOSTANDARD LVCMOS18 [get_ports reset]
```

6 总结与反思

经历过 lab01 的拷打后 lab02 做起来就轻松很多了。总的来说本次实验相当顺利,没有遇到什么困难。感谢老师和助教的指导!