

VHDL and Logisim-evolution Simulation Report

과제명: NOT Gate VHDL Simulation


이름: 은지형

학번: 2023061549

1. VHDL source code

```
1  library ieee;  
2  use ieee.std_logic_1164.all;  
3  
4  entity not_gate is  
5      port (  
6          a : in std_logic;  
7          y : out std_logic  
8      );  
9  end entity not_gate;  
10  
11  architecture behavioral of not_gate is  
12  begin  
13      y <= not a;  
14  end architecture behavioral;  
15
```

2. Logisim simulation



3. Results

회로 구동 후 입력값을 변경해가며 테스트한 결과, 다음과 같이 NOT 게이트의 논리 반전 진리표가 정확하게 만족됨을 확인했습니다.

- $a = 0 \rightarrow y = 1$: 입력 핀 a에 논리값 0을 인가했을 때, 출력 핀 y에서 논리값 1이 정상적으로 출력되었습니다.

- $a = 1 \rightarrow y = 0$: 입력 핀 a 의 값을 1로 변경했을 때, 출력 핀 y 의 값이 즉각적으로 0으로 반전되어 출력되었습니다.

결과적으로 VHDL 코드가 시스템에 성공적으로 컴파일되었으며, 요구된 하드웨어의 논리 동작이 시뮬레이터 상에서 완벽하게 구현 및 검증되었음을 확인하였습니다.