VHDL과제

2023061549 은지형

디지털논리회로설계 | 2026.10.29

VHDL_1 마지막 장의 1~5번을 VHDL과 Logisim으로 구현했다. 수업 예제 코드를 바탕으로 입력 수와 표시 기능을 확장하고, 각 회로에 같은 시험 입력을 적용해 결과를 확인했다.

문제	내용	시험 수	Logisim	Questa
1	4입력 AND / OR	16	통과	통과
2	8:1 멀티플렉서	2,048	통과	통과
3	a,b,c,d,f,g 표시	8	통과	통과
4	25인 다수결 투표	569	통과	통과
5	13비트의 1 개수 표시	16,384	통과	통과
추가	0~F 디코더 / enable	32	통과	통과
합계		19,057	실패 0	실패 0

검증 환경: Logisim-evolution 5.0.0 / Questa Altera Starter FPGA Edition 2025.2

VHDL-2008 컴파일: 오류 0, 경고 0. 시뮬레이션: 오류 0.


Questa의 +acc 최적화 경고 1건은 신호 관찰 설정에 따른 안내이며, 시험 실패는 없었다.

참고: VHDL_1, p.22 / https://github.com/lizhuoh9/VHDL_code

1. 4입력 AND / OR

a,b,c,d: 각 1비트 입력 / out1,out2: 각 1비트 출력

AND는 네 입력이 모두 1일 때만 1을 출력한다. OR는 하나라도 1이면 1을 출력한다. 가능한 16개 입력 조합을 모두 검사했다.



회로도: Logisim 내보내기. 단자 안의 xN은 비트 수이며, 실제 결과는 아래 시험표에 정리했다.


a b c d	기대 out1 / out2	실제 out1 / out2	판정
0 0 0 0	0 / 0	0 / 0	일치
0 0 0 1	0 / 1	0 / 1	일치
0 1 1 1	0 / 1	0 / 1	일치
1 1 1 1	1 / 1	1 / 1	일치

16개 입력에서 AND와 OR 출력이 진리표와 모두 일치했다.

2. 8:1 멀티플렉서

din[7:0]: 데이터 입력 / sel[2:0]: 선택 입력 / data: 선택된 1비트

sel=000이면 din(0), sel=111이면 din(7)을 출력한다. 256개 데이터 패턴과 8개 선택값의 조합 2,048개를 모두 검사했다.



회로도: Logisim 내보내기. 단자 안의 xN은 비트 수이며, 실제 결과는 아래 시험표에 정리했다.


din[7:0]	sel	기대 data / 실제 data	판정
10100101	000	1 / 1	일치
10100101	001	0 / 0	일치
10100101	101	1 / 1	일치
10100101	111	1 / 1	일치

선택값 0~7에 해당하는 입력 비트가 그대로 출력되었다.

3. 문자 a,b,c,d,f,g 표시

code[2:0]: 문자 선택 / display[7:0]: a,b,c,d,e,f,g,dp 순서

선택값 0~5를 a,b,c,d,f,g에 대응시켰다. 7세그먼트의 모양에 맞춰 A,b,C,d,F,g로 표시하며, 6과 7은 전체 소등한다.



회로도: Logisim 내보내기. 단자 안의 xN은 비트 수이며, 실제 결과는 아래 시험표에 정리했다.


code	표시 문자	기대 / 실제 display (16진수)	판정
000	a (A)	EE / EE	일치
001	b	3E / 3E	일치
010	c (C)	9C / 9C	일치
011	d	7A / 7A	일치
100	f (F)	8E / 8E	일치
101	g	F6 / F6	일치

6개 문자와 소등 코드 2개의 출력이 모두 일치했다. dp는 항상 0이다.

4. 25인 다수결 투표

vt[24:0]: 투표 입력 / count[4:0]: 찬성 수 / result: 가결 여부

25비트에서 1의 개수를 센 뒤 13 이상이면 result=1을 출력한다. 0~25표의 경계값, 비트 위치를 바꾼 입력, 난수 입력과 0으로 돌아오는 경우를 합쳐 569건 검사했다.



회로도: Logisim 내보내기. 단자 안의 xN은 비트 수이며, 실제 결과는 아래 시험표에 정리했다.


1인 비트 수	기대 count / result	실제 count / result	판정
0	0 / 0	0 / 0	일치
12	12 / 0	12 / 0	일치
13	13 / 1	13 / 1	일치
25	25 / 1	25 / 1	일치
13개에서 0개로 변경	0 / 0	0 / 0	일치

12표는 부결, 13표는 가결이며, 모든 입력이 0으로 돌아오면 출력도 0이 되었다.

5. 13비트의 1 개수 표시

vt[12:0], en: 입력 / count[3:0], display[7:0]: 출력

13비트의 1 개수를 4비트로 만든 뒤 16진수 표시기로 보냈다. en=0이면 모든 세그먼트를 0으로 만들었다. 8,192개 입력과 en=0/1을 조합한 16,384건을 전부 검사했다.



회로도: Logisim 내보내기. 단자 안의 xN은 비트 수이며, 실제 결과는 아래 시험표에 정리했다.

vt (16진수)	en / 1의 개수	기대 표시 / 실제 표시	판정
0000	1 / 0	0 / 0	일치
0001	1 / 1	1 / 1	일치
01FF	1 / 9	9 / 9	일치
03FF	1 / 10	A / A	일치
1FFF	1 / 13	d / d	일치
1FFF	0 / 13	소등 / 소등	일치

표시와 enable 소등이 일치했다. 13비트이므로 E/F는 공통 디코더에서 별도로 검사했다.