
VHDL과제

2023061549 은지형

1. Four-Input AND/OR Gates




시뮬레이션 결과

a b c d	out1 AND	out2 OR
0 0 0 0	0	0
0 0 0 1	0	1
0 1 1 1	0	1
1 1 1 1	1	1

입력값을 바꿔가며 확인한 결과, AND 출력은 네 입력이 모두 1일 때만 1이 되었다. OR 출력은 입력 중 하나라도 1이면 1이 되었으며, 두 출력 모두 예상한 논리 동작과 일치했다.

2. 8-to-1 Multiplexer




시뮬레이션 결과

din[7:0]	sel[2:0]	data
10100101	000	1
10100101	001	0
10100101	101	1
10100101	111	1

데이터 입력을 10100101로 고정하고 선택 신호를 바꾸어 보았다. sel이 000일 때는 din(0)의 값인 1이, 001일 때는 din(1)의 값인 0이 출력되었다. 이를 통해 선택 신호에 따라 해당 위치의 입력이 출력으로 전달되는 것을 확인할 수 있었다.

3. Letters on a 7-Segment Display




시뮬레이션 결과

code[2:0]	표시 문자	display 16진수
000	a (A)	EE
001	b	3E
010	c (C)	9C
011	d	7A
100	f (F)	8E
101	g	F6
110 / 111	소등	00

선택 입력을 0부터 5까지 바꾸었을 때 A, b, C, d, F, g가 순서대로 표시되었다. 7세그먼트에서 문자를 구분할 수 있도록 대문자와 소문자 형태를 함께 사용했다. 입력이 6과 7인 경우에는 모든 세그먼트가 꺼지는 것도 확인했다.

4. 25-Person Voting Machine




시뮬레이션 결과

vt에서 1인 비트 수	count	result
0	0	0 부결
12	12	0 부결
13	13	1 가결
25	25	1 가결
13개에서 0개로 변경	0	0 부결

찬성표가 12표일 때 result는 0이었고, 13표가 되자 1로 바뀌었다. 25명 중 절반을 넘는 13명부터 가결되는 조건에 맞는 결과였다. 이후 입력을 모두 0으로 바꾸었을 때도 이전 결과가 남지 않고 부결 상태로 돌아왔다.

5. Count Ones in a 13-Bit Vector



시뮬레이션 결과

vt 16진수	en	count	표시
0000	1	0	0
0001	1	1	1
01FF	1	9	9
03FF	1	10	A
1FFF	1	13	d
1FFF	0	13	소등

입력에서 1인 비트의 개수를 늘리면 9까지는 숫자로 표시되고, 10부터는 A와 같은 문자로 표시되었다. en을 0으로 바꾸면 개수 값은 그대로 유지되면서 표시만 꺼졌다. 13비트 입력에서는 14와 15가 나올 수 없으므로 E와 F의 표시 패턴은 같은 파일에 포함된 디코더에서 따로 확인했다.