UART + Sensor + WATCH/STOPWATCH

하만세미콘아카데미 2기

4조 김은성 000 000 000

목차

1 Intro 2 UART

3 WATCH / STOPWATCH 4 SR04

5 DHT11 6 TOP

7 TROUBLE SHOOTING 8 동작 영상

Intro

- 목적


FPGA 보드를 이용한 Watch/Stopwatch, DHT11, HC-SR04 시스템 설계 및 구현 PC와 FPGA 보드 간의 UART 통신 시스템 설계 및 구현

- 주요 기능

- 1. Watch / Stopwatch
- 2. HC-SR04 센서를 이용한 거리 측정
- 3. DHT11 센서를 이용한 온도/습도 측정
- 4. 7 segment display에 시간 정보를 시각화
- 5. UART 및 모든 기능 통합

Intro






Vivado 2020.2

AMD-Xilinx의 FPGA 통합 설계 환경(IDE) Basys 3

FPGA (Field-Programmable Gate Array): AMD Artix-7 XC7A35T 칩을 사용



COMPORTMASTER

PC의 시리얼 포트(COM) 통신을 위한 터미널 프로그램


Sensor

1. HC-SR04




● Trig에서 초음파를 발사하고, 물체에 맞고 되돌아온 초음파를 Echo로 수신. 걸린 시간으로 거리 계산.

계산식: 걸린 시간(us) / 58 = 거리(cm)



Sensor

2. DHT11




● 공기 중의 온도와 상대 습도를 측정하는 디지털 센서

- 온도 측정 범위 : 0 ~ 50°C (정확도: ±2°C)


- 습도 측정 범위 : 20 ~ 90% (정확도: ±5%)

- 샘플링 주기 : 1Hz



- 감지한 아날로그 값을 내부 칩에서 40비트의 디지털 데이터 패킷으로 변환.
- 단일 데이터 핀을 통해 측정된 값(습도 정수/소수, 온도 정수/소수)과 오류 검증을 위한 Checksum을 출력

UART



Sender

```
module sender uart (
        input
                       clk,
                       rst,
         input
                       start send,
 6
        input
               [13:0] i_send_data,
        input
                       full,
 8
        input
        output
                       push,
 9
10
        output
                       tx_done,
11
        output [ 7:0] send data
12
13
        wire [31:0] w send data;
14
15
        reg [1:0] state, next;
16
        reg [2:0] send_cnt_reg, send_cnt_next;
17
18
        reg push_reg, push_next;
19
20
        reg tx_done_reg, tx_done_next;
        reg [7:0] send_data_reg, send_data_next;
21
22
         assign push = push reg;
23
         assign tx_done = tx_done_reg;
24
        assign send_data = send_data_reg;
25
26
        localparam IDLE = 2'b00, SEND = 2'b01;
27
```

• 입력 (Inputs)

start_send : 데이터 전송 시작 펄스 신호

i_send_data[13:0]: 전송할 원본 숫자 데이터

full : 후행 모듈인 TX_FIFO가 찼는지 알려주는 상태 신호

• 출력 (Outputs)

push : 변환된 ASCII 문자 데이터(send_data)를 TX_FIFO에 저장하라는 제어

신호

tx_done: 4개의 문자 전송이 모두 완료되었음을 알리는 신호

send_data[7:0] : TX_FIFO로 전달될 8비트 ASCII 문자 데이터

Sender

endmodule

```
always @(*) begin
52
             next
                            = state;
             send cnt next = send cnt reg;
53
             send data next = send data reg;
54
             tx done next = tx done reg;
55
56
                            = push reg;
             push next
57
             case (state)
58
                 IDLE: begin
59
                     tx done next = 0;
                     send cnt next = 0;
60
                     push next = 0;
61
                     if (start send) begin
62
63
                         next = SEND;
64
                     end
65
                 end
                 SEND: begin
66
                     if (~full) begin
67
                         push next = 1;
68
                         if (send cnt reg < 4) begin
69
                             case (send_cnt_reg)
70
                                 2'b00: send data next = w send data[31:24];
71
                                 2'b01: send data next = w send data[23:16];
72
                                 2'b10: send_data_next = w_send_data[15:8];
73
                                 2'b11: send data next = w send data[7:0];
74
75
                             endcase
                             if (send cnt reg < 3) begin
76
                                 send cnt next = send cnt reg + 1;
77
78
                             end else begin
79
                                 next = IDLE;
80
                                 tx done next = 1'b1;
81
                             end
82
                         end
                     end else next = state;
83
84
                 end
85
             endcase
86
         end
```

•IDLE:

start_send 입력이 1이 되는 것을 감지하면 SEND 상태로 전환.

• SEND :

send_cnt_reg 카운터를 0부터 3까지 1씩 증가시키며 4번 반복.

각 카운트 값에 맞춰 case 문이 32비트 w_send_data에서 보낼 8비트 ASCII 문자를 하나 선택하여 send_data_next에 할당.

TX_FIFO가 꽉 차지 않았다면, push_next를 1로 만들어 선택된 문자를 FIFO에 저장.

send_cnt_reg가 마지막 값인 3에 도달하면, tx_done_next를 1로 설정하여 전송 완료를 알리고 다음 상태(next)를 IDLE로 복귀


Sender

```
module datatoascii (
         input [13:0] i_data,
91
         output [31:0] o_data
92
93
     );
94
         assign o_data[7:0] = i_data % 10 + 8'h30;
95
         assign o_data[15:8] = (i_data / 10) % 10 + 8'h30;
96
         assign o_data[23:16] = (i_data / 100) % 10 + 8'h30;
97
         assign o_data[31:24] = (i_data / 1000) % 10 + 8'h30;
98
99
     endmodule
100
```


SR04

SR04 + FND Controller


SR04 Schematic



SR04 Diagram




SR04 FSM



```
always @(*) begin
   case (state)
        IDLE: begin
            start send next = 0;
            tick cnt next = 0;
            if (start) begin
                next = START;
        START: begin
            trig next = 1'b1;
           if (i_tick) begin
               tick_cnt_next = tick_cnt_reg + 1;
                if (tick cnt reg == 10) begin
                    next = WAIT;
                    tick cnt next = 0;
                end
            end
        end
        WAIT: begin
           trig_next = 1'b0;
           if (i tick) begin
                if (echo) begin
                    next = DIST;
                end
            end
        end
        DIST: begin
           if (i tick) begin
                if (echo) begin
                    tick cnt next = tick cnt reg + 1;
                end
                if (!echo) begin
                    dist next = tick_cnt_reg;
                    start send next = 1'b1;
                    next = IDLE;
                end
            end
        end
    endcase
end
```

Start_send_next = 0 -> sender 정지상태


Tick_cnt_next = 0 -> tick_cnt 초기화



```
always @(*) begin
   case (state)
       IDLE: begin
            start send next = 0;
           tick cnt next = 0;
           if (start) begin
                next = START;
           end
       START: begin
           trig next = 1'b1;
           if (i_tick) begin
               tick_cnt_next = tick_cnt_reg + 1;
               if (tick_cnt_reg == 10) begin
                    next = WAIT;
                    tick cnt next = 0;
                end
           end
       end
       WAIT: begin
           trig next = 1'b0;
           if (i_tick) begin
                if (echo) begin
                    next = DIST;
                end
            end
        end
       DIST: begin
           if (i tick) begin
                if (echo) begin
                   tick cnt next = tick cnt reg + 1;
                end
                if (!echo) begin
                   dist_next = tick_cnt_reg;
                    start send next = 1'b1;
                    next = IDLE;
                end
            end
        end
    endcase
```


end

Trig_next = 1 -> SR_04로 Trig전송




end


```
always @(*) begin
   case (state)
                                                 Trig_next = 0
       IDLE: begin
          start send next = 0;
          tick cnt next = 0;
                                                 -> SR04로 보내는 Trig 중지
          if (start) begin
              next = START;
          end
       end
       START: begin
          trig next = 1'b1;
          if (i_tick) begin
              tick_cnt_next = tick_cnt_reg + 1;
              if (tick cnt reg == 10) begin
                 next = WAIT;
                 tick cnt next = 0;
              end
          end
       end
       WAIT: begin
          trig next = 1'b0;
                                                         echo돌아오면 DIST로
          if (i tick) begin
              if (echo) begin
                 next = DIST;
              end
          end
       DIST: begin
          if (i tick) begin
              if (echo) begin
                 tick cnt next = tick cnt reg + 1;
              end
              if (!echo) begin
                 dist_next = tick_cnt_reg;
                 start send next = 1'b1;
                 next = IDLE;
              end
          end
       end
   endcase
```



```
always @(*) begin
   case (state)
       IDLE: begin
            start send next = 0;
           tick cnt next = 0;
           if (start) begin
                next = START;
           end
        end
       START: begin
           trig next = 1'b1;
           if (i_tick) begin
               tick_cnt_next = tick_cnt_reg + 1;
               if (tick_cnt_reg == 10) begin
                    next = WAIT;
                    tick cnt next = 0;
                end
           end
       end
       WAIT: begin
           trig next = 1'b0;
           if (i_tick) begin
                if (echo) begin
                    next = DIST;
                end
           end
       DIST: begin
           if (i tick) begin
               if (echo) begin
                   tick cnt next = tick cnt reg + 1;
                end
                if (!echo) begin
                   dist_next = tick_cnt_reg;
                    start send next = 1'b1;
                    next = IDLE;
                end
           end
```

Start_send_next = 1 -> Sender활성화





Segment 에 출력된 값을 Comport master출력


각 자릿수의 해당하는 수를 ASCII로

총 32비트 전송

```
module datatoascii (
    input [13:0] i_data,
    output [31:0] o_data
);

assign o_data[7:0] = i_data % 10 + 8'h30;
    assign o_data[15:8] = (i_data / 10) % 10 + 8'h30;
    assign o_data[23:16] = (i_data / 100) % 10 + 8'h30;
    assign o_data[31:24] = (i_data / 1000) % 10 + 8'h30;
endmodule
```

O_dist에서 보낸 데이터를 4개의 ASCII코드로 분리




```
always @(*) begin
    next
                   = state;
   send cnt next = send cnt reg;
   send data next = send data reg;
   tx done next = tx done reg;
    push next
                   = push reg;
    case (state)
       IDLE: begin
           tx done next = 0;
            send cnt next = 0;
           push next = 0;
            if (start_send) begin
                next = SEND;
            end
        end
           if (~full) begin
                push_next = 1;
                if (send_cnt_reg < 4) begin</pre>
                    case (send cnt reg)
                       2'b00: send_data_next = w_send_data[31:24];
                       2'b01: send data next = w send data[23:16];
                       2'b10: send data next = w send data[15:8];
                       2'b11: send data next = w send data[7:0];
                    endcase
                   if (send cnt reg < 3) begin
                        send_cnt_next = send_cnt_reg + 1;
                    end else begin
                        next = IDLE;
                        tx done next = 1'b1;
                    end
                end
            end else next = state;
        end
    endcase
end
```

tx_done_next -> 전송완료 신호


Push_next -> 푸쉬 신호

Start_send -> 전송 시작 트리거 (ASM의 start_send에서 받음)


```
always @(*) begin
                   = state;
    next
    send cnt next = send cnt reg;
    send_data_next = send_data_reg;
   tx done next = tx done reg;
   push next
                  = push reg;
   case (state)
        IDLE: begin
           tx_done_next = 0;
            send cnt next = 0;
           push next = 0;
            if (start_send) begin
                next = SEND;
            end
       SEND: begin
           if (~full) begin
                push next = 1;
                if (send_cnt_reg < 4) begin</pre>
                    case (send cnt reg)
                       2'b00: send data next = w send data[31:24];
                       2'b01: send data next = w send data[23:16];
                       2'b10: send data next = w send data[15:8];
                       2'b11: send_data_next = w_send_data[7:0];
                    endcase
                    if (send cnt reg < 3) begin
                        send_cnt_next = send_cnt_reg + 1;
                    end else begin
                        next = IDLE;
                       tx_done_next = 1'b1;
                    end
                end
            end else next = state;
    endcase
end
```




Sender Testbench



Top Testbench




Top Testbench




DHT-11

DHT-11 + FND Controller


DHT-11 BLOCK DIAGRAM



DHT-11 Communication Process




DHT-11 IDLE




- 보드와 센서 간의 통신이 없는 대기 상태
- 보드는 dht_io를 HIGH 상태로 유지하며, 사용자의 시작 신호(버튼 입력)를 기다림

DHT-11 START




- 보드가 DHT-11 센서에 통신 시작을 알리는 상태
- 보드가 dht_io를 약 18ms 동안 LOW로 만들어 센서 깨우기 (설계 시 20ms)

DHT-11 WAIT




- 보드가 dht_io를 HIGH로 전환한 후, 센서의 응답을 기다리는 상태
- 이때 보드는 dht_io 의 제어권을 센서가 가져갈 수 있도록 dht_io를 z로 만들기

DHT-11 SYNC LOW




• 센서가 응답의 시작으로 dht_io 을 약 80µs 동안 LOW로 만드는 구간을 감지하는 상태

DHT-11 SYNC HIGH



• 센서가 데이터 전송 시작을 알리기 위해 dht_io 를 약 80μs 동안 HIGH로 만드는 구간을 감지하는 상태


DHT-11 DATA SYNC



• 본격적인 데이터 수신에 앞서, 각 데이터 비트의 시작을 알리는 50µs의 LOW 신호를 확인하는 동기화 단계


DHT-11 DATA DETECT

'0'(약 26-28µs)




- dht_io가 HIGH로 유지되는 시간의 길이를 측정하여 '0'(약 26-28µs) 또는 '1'(약 70µs)을 판별하고, 40비트의 데이터를 순차적으로 수신
- 설계 시 50µs 기준으로 데이터 판별

DHT-11 DATA DETECT



- dht_io가 HIGH로 유지되는 시간의 길이를 측정하여 '0'(약 26-28µs) 또는 '1'(약 70µs)을 판별하고, 40비트의 데이터를 순차적으로 수신
- 설계 시 50µs 기준으로 데이터 판별


DHT-11 STOP



- 40비트(습도 16비트, 온도 16비트, Checksum 8비트) 데이터 수신을 모두 완료한 상태
- 수신된 데이터의 Checksum을 계산하여 데이터 유효성을 검증하고,

통신을 종료한 뒤 다시 IDLE 상태로 돌아감

DHT-11 ASM



```
case (c_state)
    IDLE: begin
        dht_io_enable_next = 1'b1;
       dht out next = 1'b1;
       if (i_start) begin
            valid_next = 0;
           tick_cnt_next = 0;
           n_state = START;
        end
    START: begin
       dht out next = 1'b0;
        if (i tick) begin
            if (tick_cnt_reg == 20000) begin
                tick_cnt_next = 0;
                dht out next = 1'b1;
                n state = WAIT;
            end else begin
                tick_cnt_next = tick_cnt_reg + 1;
            end
        end
    end
```


IDLE

i_start 들어오면 Valid 초기화 / tick_count 초기화

1us tick generate 모듈 존재 -> 타이밍 제어

START

tick_count = 20000되면 dht_out : high



```
assign dht_io = (dht_io_enable_reg) ? dht_out_reg : 1'bz;
```

```
WAIT: begin
    if (i_tick) begin
       if (tick cnt reg >= 30) begin
            dht_io_enable_next = 1'b0;
            tick cnt next = 0;
            n state = SYNCL;
        end else begin
            tick_cnt_next = tick_cnt_reg + 1;
        end
    end
end
SYNCL: begin
    if (i_tick) begin
       tick_cnt_next = tick_cnt_reg + 1;
       if (dht io) begin
            tick cnt next = 0;
            n state = SYNCH;
    end
end
SYNCH: begin
    if (i tick) begin
       if (dht_io) begin
           tick_cnt_next = tick_cnt_reg + 1;
        end else begin
            n_state = DATASYNC;
            tick cnt next = 0;
            bit_cnt_next = 0;
            bit data next = 0;
    end
end
```

WAIT


Tick count 30 이상일 경우 dht_io 제어권 전환 : 보드 -> 센서

SYNC LOW

dht_io : 1 이 되면 다음 state

SYNC HIGH

dht_io : 0 이 되면 다음 state



```
DATASYNC: begin
   if (i tick) begin
       if (dht_io) begin
            n state = DATADETECT;
            tick_cnt_next = 0;
    end
DATADETECT: begin
    if (i_tick) begin
       if (dht_io) begin
            tick cnt next = tick cnt reg + 1;
        end <u>else begin</u>
            if (tick_cnt_reg <= 50) begin</pre>
                bit_data_next[39-bit_cnt_reg] = 0;
            end else begin
                bit data next[39-bit cnt reg] = 1;
            if (bit_cnt_reg == 39) begin
                tick cnt next = 0;
                n state = STOP;
            end else begin
                tick_cnt_next = 0;
                bit_cnt_next = bit_cnt_reg + 1;
                n state = DATASYNC;
        end
    end
end
```


DATA SYNC

dht_io : 1 되면 다음 state

DATA DETECT

dht_io: 0 일 때

- tick count > 50 : bit_data = 1
- tick count <= 50 : bit_data = 0
 - bit count == 39 : STOP state
- bit count < 39 : DATASYNC state
- 40비트 데이터 순차적으로 수신




```
assign dht_io = (dht_io_enable_reg) ? dht_out_reg : 1'bz;
STOP: begin
   if (i tick) begin
       if (tick_cnt_reg == 50) begin
           check_sum_cal = bit_data_reg[39:32]+bit_data_reg[31:24]+bit_data_reg[23:16]+bit_data_reg[15:8];
           if (check sum cal[7:0] == bit data reg[7:0]) begin
               valid next = 1'b1;
           end else begin
               valid_next = 1'b0;
           dht io enable next = 1'b1;
           n state = IDLE;
        end else begin
           tick cnt next = tick cnt reg + 1;
        end
    end
end
                                                   • tick count == 50
```


STOP

- Check_sum_cal : 습도 정수부 8bit + 습도 소수부 8bit + 온도 정수부 8bit + 온도 소수부 8bit
 - 유효성 검사 : Check_sum_cal == bit_data_reg[7:0]

dht_io 제어권 전환: 센서 -> 보드




DHT-11 Schematic




Dht11 전체 simulation



dht_io 제어권 변화 / 센서 값 수신 (humidity – temperature)



humidity




temp



DHT-11 state 변화 : DATA SYNC -> DATA DETECT 반복

Valid (Check_sum)




DHT-11 state 변화 : DATA SYNC -> DATA DETECT -> STOP -> IDLE


Top

Watch / Stopwatch + SR04 + DHT-11 + UART

블록다이어그램



SCHEMATIC



Control Unit

```
module fpga_cu (
   input [4:0] sw,
   output reg start_watch,
   output reg start_sr,
   output reg start_dht
   always @(*) begin
       start watch = 0;
       start_sr = 0;
       start dht = 0;
       if (sw[4]) begin
           start_dht = 1;
       end else if (sw[3]) begin
                                             동작 시작 신호
           start_sr = 1;
       end else if (sw[2]) begin
           start_watch = 1;
       end
   end
endmodule
```

```
dht11_top U_DHT11 (
     .clk(clk),
    .rst(rst),
     .enable(start_dht),
sr04_top U_SR04 (
    .clk(clk),
    .rst(rst),
    .enable(start_sr),
watch stopwatch top U WATCH (
    .clk(clk),
    .rst(rst),
    .enable(start_watch),
```

우선순위: sw[4] > sw[3] > sw[2]

enable port로 start 신호 입력

Control Unit


```
assign start_cmd = enable && (w_start || w_uart_start);
sr04_controller u_sr04_controller (
    .clk(clk),
    .rst(rst | ~enable),
    .i_tick(w_tick_1us),
    .start(start_cmd),
    .echo(echo),
    .o_trig(trig),
    .start_send(w_start_send),
    .o_dist(w_o_dist)
);
```

```
clock top u clock top (
    .clk
                (clk),
                (rst | ~enable),
    .rst
                (enable ? sw[0] : 1'b0),
    .sw0
                (enable ? sw[1] : 1'b0),
    .sw1
    .Btn_L_watch(enable ? watch_h_up : 1'b0),
               (enable ? Btn L sw : 1'b0),
    .Btn L sw
                (enable ? watch_m_up : 1'b0),
    .Btn U
                (enable ? watch s up : 1'b0),
    .Btn D
                (enable ? Btn R sw : 1'b0),
    .Btn R
               (enable ? (cmd_mode | sw[1]) : 1'b0),
    .uart mode
    .fnd com
                (fnd com),
    .fnd
                (fnd)
```

enable 와 start 신호를 AND Gate 처리


enable 신호가 1일 때만 값 출력

Mux_out



```
odule mux_out (
                start sr,
   input
                start_dht,
   input
                start_watch,
   input
   input [3:0] sr04 fnd com,
         [7:0] sr04 fnd,
   input
   input
                sr04_tx,
         [3:0] dht11 fnd com,
   input
         [7:0] dht11 fnd,
         [4:0] dht11_led,
         [3:0] watch fnd com,
   input [7:0] watch_fnd,
                watch_tx,
   input
   output [3:0] fnd com,
   output [7:0] fnd,
   output [4:0] led,
   output
                tx
   assign fnd_com = start_sr
                                ? sr04 fnd com :
                    start dht ? dht11 fnd com :
                    start watch ? watch fnd com :
                                  4'b1111;
   assign fnd
                  = start sr
                                ? sr04 fnd
                    start dht ? dht11 fnd
                    start watch ? watch fnd
                                  8'b11111111;
   assign led
                  = start sr
                                ? 5'b01000
                    start dht ? dht11 led
                    start_watch ? 5'b00100
                                  5'b00000;
   assign tx = start sr ? sr04 tx : start watch ? watch tx : 1'b1;
endmodule
```


WATCH_STOPWATCH SIMULATION



SW[2]==1 상태에서 Btn_R을 눌러 실행 -> Stopwatch 작동


SW[2]==1 상태에서 Btn_R을 다시 눌러 STOP 후 Btn_L로 Clear

SR04 SIMULATION



SW[3]== && Right_Button : 초음파센서 작동 -> 거리값 출력

DHT11 SIMULATION



SW[4]==1 && Left_Button : 온도/습도 센서(DHT11) 작동

Trouble Shooting

문제점

 MUX로 FND 출력을 제어해 모드가 변경된 후에도 기존 값이 저장되어있는 현상

solution

● Reset과 ~enable 신호를 OR 게이트를 통해 모드가 바뀔 때마다 값을 리셋

Trouble Shooting

문제점

```
    ✓ implementation (1 critical warning)
    ✓ image: Route Design (1 critical warning)
    ① [Timing 38-282] The design failed to meet the timing requirements. Please see the timing summary report for details on the timing violations.
```

```
state <= next;
    trig_reg <= trig_next;
    dist_reg <= dist_next / 58;
    tick_cnt_reg <= tick_cnt_next;
    start_send_reg <= start_send_next;
end
end
assign o_dist = dist_reg;</pre>
```

Worst Negative Slack (WNS): -1.627 ns

Total Negative Slack (TNS): -18.340 ns

Number of Failing Endpoints: 12

Total Number of Endpoints: 885

나눗셈 연산을 한 클럭에서 처리해 타이밍 지연 발생

Solution

```
state <= next;
    trig_reg <= trig_next;
    dist_reg <= dist_next;
    dist_div_reg <= dist_reg / 58;
    tick_cnt_reg <= tick_cnt_next;
    start_send_reg <= start_send_next;
end
end
assign o_dist = dist_div_reg;</pre>
```

Worst Negative Slack (WNS): 3.866 ns

Total Negative Slack (TNS): 0.000 ns

Number of Failing Endpoints: 0

Total Number of Endpoints: 646

두 단계 파이프라인으로 나눠서 레지스터에 저장하여 한 클럭 늦게 처리

동작 영상

