浙江大学 2017 - 2018 学年 春夏 学期《数字系统设计》课程期末考试试卷

课程号: 671C0050, 开课学院: 信息与电子工程学院

考试试卷: √A卷、B卷(请在选定项上打√)

考试形式: \闭、开卷(请在选定项上打\),允许带_计算器_入场

考试日期: _2018 年 7 月 7 日, 考试时间: _120 分钟

诚信考试,沉着应考,杜绝违纪。

题序	-	=	四	五	六	七	八	总分
得分								
评卷人								

一、判断题(共12分,得分

)在下方的表格中对应题号填入√(正确)或×(错误)

1	2	3	4	5	6	7	8	9	10	11	12
X	X	X	-	X	4	X	V	X	X	X	X


- 1. 十进制数(65)10的余3码编码是0111 0100。
- 2. 实现两个一位二进制数相加的电路叫全加器。
- 3. 一个标准 TTL 反向器的输入通过 5k Ω 电阻接到地,则其输出为高电平。
- 4. 当时序逻辑电路存在无效循环时,该电路不能自启动。
- 5. 如果要把一宽脉冲信号变换为窄脉冲,应采用施密特触发器。
- 6. 莫尔(Moore)状态机的输出与电路的当前状态和输入均相关。
- 7. 6个触发器组成的计数器,最多可以组成128进制的计数器。
- 8. 微程序控制器中,若微指令长度为2°位,则微地址寄存器的长度为n位。
- 9. 存储容量为256K×4位的RAM存储器,其地址线为8条、数据线为4条。
- 10. 对于 m 个待处理数据的数据流,每个数据运算有 L 段,每段用时 t 的流水线操作结构,理想情况下共需运算时间 T= m*t+(L-1)*t。
- 11. 在一个时序逻辑电路中,消除了其中的组合逻辑电路因竞争冒险而产生的尖峰脉冲,就不会产生竞争冒险现象。
- 12. 在测试电路中,边界扫描电路用于测试电路板的好坏,而内建自测试电路用于测试芯片内部的好坏。

二、组合逻辑(15分,得分

设计一多数表决电路,要求 A、B、C、D 四人中只要多数同意,则决议就通过;如果是二人同意二人反对时,则 A 有决定权。假设同意用"1"表示,不同意用"0"

表示;通过用"1"表示,不通过用"0"表示,输出结果用变量F表示。试求: (1)列出真值表,并写出输出的"最小项和"的标准逻辑函数表达式;

(2) 化简输出逻辑函数,用与非门实现设计,并画出电路图;




下图为某一控制器的算法流程图,请设计一个多路选择器(MUX)型控制器,其中,X、Y 为输入信号, P 为输出控制信号。


(1) 请写出状态转移表;

(2) 写出各 MUX 端的输入端表达式,以及输出表达式;

画出该控制婴的由败图

it.	いりなりる	的电路图。		对性到		
	क्रिकेट संदर्भ	13 A	せる	(362)		
	a	0 0	ab			
	016	10	C	7 (1)		
	100	00	a			
	1 0	0 1	6			





英子工及教育學士(語文教育)-

姓名: _____学号: _____

四、Verilog HDL (共15分,得分_____)

(1) 仔细阅读下列 Verilog 代码描述的模块,指出这段代码存在的错误,并进行改正。

(注: 假设所描述的行为是正确的。) (5分)

module divide2 (clk, clk_o, reset)
input clk, reset;
output clk_o;
wire in;
wire out;
always (posedge clk or posedge reset)
if (reset)
out <= 0;
else

out <= in;

assign in <= ~out;

assign clk o = out;

の第5月 "Wine" は "Yeg" 3 第6月 always 72 か 'G'

(1) 第11月 "=" なか="
(1) 第1213 74 第131月かい endmodule

部一步。建

(2)以下是 Verilog 描述的一个电路,请使用适当的门电路和 D 触发器,画出对应的逻辑电路图,要求电路最简化。并画出该电路的状态转换图。(10分)

module nonblocking(in, c, out);
input in, c;
output out;
reg q1, q2, out;
always @ (posedge c)
begin
q1 <= in;
q2 <= q1;
out <= q2;
end
endmodule

vuf = q1


利人工智能)

测试与验证(10分,得分____

的测试向量。输入测试信号为W1,W2,W3,试求:

(1) 写出能检测 E 节点处的 SAO 故障的所有测试向量,并简要说明理由; (2) 写出能检测 B 节点处的 SA1 故障的所有测试向量,并简要说明理由。 24(1) E节兰SAU双阵,刘渊汽气区

広治 正常 → €=1 : E = A . BEC = A + BEC = 1.




(2) 13节点到5月17日7年,到12月11日,今至安全12日11日,12日11日日本到8年1日。 · 讨信证例如如了一个

脉冲电路(15分,得分___) 己知 555 定时器可作为波形发生器,现希望得到一个周期群脉冲发生器,具体波 形如下图所示: 其群周期为 20ms, 脉冲周期为 1ms (脉冲占空比没有严格要求), 群 内脉冲数 N=13。(利用 NE555 定时器以及必要的电阻、电容设计)


(1) 首先,请设计产生脉冲周期为 1ms 的振荡器电路,并给出主要参数的设计 \$\\ 步骤;


(2) 其次, 请设计周期为 20ms, 占空比为 0.65 的矩形波产生电路, 分析并给出土 主要参数的设计步骤;

(3)最后,在不增加任何电路器件的情况下,利用上述设计的单元电路,画出 该周期群脉冲发生器的电路图。



11) 多1%格芬兰 电影





12) 也是多证格局里 下=(k++2kc)C, 612

ITTITI 7 R1,122.12C1 海往上进二丁村 水湖山(11) 4/6

13)抱着一个别的 三海鬼四北 程有一了智信场间 三年4月(下的)

2 modu