

2019 级《数字系统设计》测验(2021年6月1日)

专业—————— 学号————姓名————得分————

一、(30分)分析下图所示的电路,说明哪些能正常工作,能工作的写出输出信号的表达式或值;不能工作的说明为什么。其中(A)、(B)为 TTL 逻辑门, (C)为 CMOS 逻辑门。



- 解: (A) 能正常工作。对TTL门电路,输入端接大电阻相当输入为高电平,所以不管输入信号A为0还是1,其异或门的输出对后级的门电路输入没有影响,故上方的0C门的输出为 $\overline{B\cdot 1}=\overline{B}$,下方的0C门输出为 \overline{CD} 。0C门有线与功能,则输出 $Y_1=\overline{B}\cdot\overline{CD}$ 。
- (B) 当B和D不同时为高电平时电路可以正常工作,此时的电路输出 $Y_2 = \overline{AB} + \overline{CD} + Z$ 。
- (C)能正常工作。对CMOS门电路来说,不管输入端接多大多小的电阻,其输入电压都取决于电阻另一端所接电压。当C为低电平时TG门截止,电路输出 $Y_3=V_{DD}\oplus 0=1$;当C为高电平时TG门导通, $Y_3=A\oplus B\oplus 0=A\oplus B$ 。整个电路的输出 $Y_3=\overline{C}+A\oplus B$ 。
- 二、(30 分) 用两个 8 选 1 数据选择器 74LS151 及适当组合电路设计一个数值比较器,比较两个二进制数 $A(a_1a_0)$ 和 $B(b_1b_0)$,能分别给出 $A-B \ge 2$, $B-A \ge 2$ 和 $|A-B| \le 2$ 的输出信号,要求写出真值表和输出函数表达式。并画出逻辑图。



三、(40分) 试用题图提供的逻辑器件 1 个 16 进制同步计数器 74LS161 和 1 或 2 个 4-1MUX,设计一个具有控制端 M 的序列信号发生器,当 M 分别为 0 和 1 时,在时钟脉冲 CLK 的作用下,电路的输出 Y 能分别周期性地输出 01111101 和 10010101 的脉冲序列(序列信号左边先行)。允许使用适当的门电路。1)写出设计过程;2)画出电路图。

题表 74LS161 功能表

CLK	R'_D	LD'	EP	ET	工作状态
X	0	Х	Х	Χ	置0(异步)
L	1	0	Х	Χ	预置数(同步)
X	1	1	0	1	保持(包括C)
X	1	1	Х	0	保持(C=0)
£	1	1	1	1	计数

