浙江大学 20<u>15</u> - 20<u>16</u> 学年 <u>春夏</u> 学期 《 数字系统设计 》课程期末考试试卷


课程号: _111C0120__, 开课学院: __信息与电子工程学院__

考试试卷: √A卷、B卷(请在选定项上打√)

		式: √ id 期:2							<u>器</u> 入场	
			诚信	[考试,	沉着应为	考, 杜绝	违纪。			
	考生姓名:		学	号:		所	属院系 (专业):		
题	序一		=	四	五.	六	七	八	九	总
得	分									
评	卷人									
7	判断题	卜码只有一 反码均可器 、触发器 去器采用。 时序电路,	一种形式 将减法线 :、边前进位 的设不需	式。 JK 触分 立,目的 中,如毒 等整检查。	为加法;	运算。 引步 JK 简化电路 表中的 表中的 目启动性	触发器! {}。 {}。 ** ** ** ** ** ** ** ** ** ** ** ** **	,而	(火 (メ (又 采用))
	6)流水线挡7)摩尔型时8)所有的当	寸序逻辑	电路的轴	俞出与 轴	俞入和电	」路当前;) ())
	9) 在电路测 10) 冯诺依 构具有更	曼结构相	比于哈						(X)
<u> </u>	<i>填空题</i> 1、二进制数	(牧 110101	<i>(10 分)</i> . 1 .011 转	i换为 <u>84</u>	<u>21</u> BCD	码为 ⁰	סט טט	00 0[[].	. poll ol	0/0] _°


- 2、实现模值为 13 的计数器至少需要 4 个触发器。
- 4、TTL 或非门中,多余输入端的处理办法是______。
- 5、假设有一个三级<mark>扭环形计数器</mark>, 其初始状态为 000, 那么, 经过 4 个时钟周期, 其状态为______。
- 6、一个二—十进制译码器规定为输出<mark>低电平</mark>有效,则当输入 **84**21BCD 码为 0110 时,其输出 Y₉ Y₈ Y₇ Y₆ Y₅ Y₄ Y₃ Y₂ Y₁ Y₀ = **[[] D [[]] [**]
- 7、已知逻辑函数 $F(A,B,C,D) = \Sigma m(1,3,4,5,6,8,9,12,14)$, 当变量 ABCD 由 0110→ 1100 时, _______ 充_(有/无)_竞争-冒险现象;
- 8、一个容量为 256×4 位的静态 RAM,它的地址线为_____8 条。
- 9、时序电路的可测性设计方法划分为3类:专门测试、13描 测试和自测试。
- 10、函数 $F = [(A \cdot \overline{B} + C)D + \overline{E}]B$ 的反函数 $\overline{F} = (\overline{A+B} \cdot \overline{C} + \overline{D}) \cdot \overline{E+B}$ 。

用两个 8 选 1 数据选择器 74LS151 及适当门电路设计一个数值比较器,比较两个二进制数 $A(a_1a_0)$ 和 $B(b_1b_0)$,能分别给出 $A-B\geq 2$, $B-A\geq 2$ 和 |A-B|< 2 的输出信号,要求: 1) 写出真值表; 2) 输出函数表达式: 3) 并画出逻辑图。



四. 时序逻辑电路_____(16分)


试用题 4 图提供的逻辑器件 1 个 74LS161 和 1 或 2 个 4-1MUX,设计一个具有 控制端 M 的序列信号发生器, 当 M 分别为 0 和 1 时, 在时钟脉冲 CLK 的作用下, 电路的输出 Y 能分别周期性地输出 01111101 和 10010101 的脉冲序列(序列信号左 边先行)。允许使用适当的门电路。1)写出设计过程;2)画出电路图。4分




(2/-	赵	4 7	ζ /4	L3101	
CLK	R_D'	LD'	EP	ET	工作状态
X	0	Х	X	Χ	置 0 (异步)
JL	1	0	X	Χ	预置数(同步)
X	1	1	0	1	保持(包括C)
X	1	1	X	0	保持(C=0)
J	1	1	1	1	计数

水中序的均是8个物图射,的以74LS161 成3位二进计数; 2个4-1 MMX 2000 8-1 MMX,由8个状态指数。







五、控制器设计_____(16分)

一个简单的 ADC 控制算法分为以下四步: (1) 启动 AD 设备; (2) 触发 AD 数 据;(3)获取 AD 的状态,若未结束则继续转换;(4)停止 AD 设备。 请设计该控制器,要求采用微程序型。

- 1) 画出 ASM 流程图; (6/分),
- 2) 请设计微指令格式,并加以说明;4分
- 3)请写出对应这种微指令格式的控制器微程序代码。 6'分


假设度的AD设备证控制信息的A=的停止对A=0; 独成AD数据事件上控制信息的B,

1) ASM属图.

S3_1

共4个状态,2信编码

2)级指令卷式



3)线程序代码

译码

微命令操作

歌季才	星翻信	至3个
//V ¬	#U 81)	15 25
	the the	
	芡	6 bit.

		_				
被此此	A	B	C	PCD	uAı	MAO
00	1	D	0	0	0	
01	1	1	0	0	-	
10	1/	0	1	1	1	<u>U</u>
11	0	0	0	0	1	
	1					

SzH, 缺省下一地址 uA1, Ma=10, 熔改地址 uA。= PCO· Q· TZ

被地址学改在指令周期的石碑


六、测试_____(10分) 刘

题 6 图为全加器的示意图, 对于图中的五个可能出现固定型 sa0-sa1 故障的故障点 a-e, 需要找出测试向量对其进行测试。W1、W2、W3 为三输入测试向量。

(1) 若电路中仅有 a 点存在 sal 故障,写出在该全测试集下的 d、e 点的测试输出。2分解处于

(2) 写出能够测试 e 点 sa0 故障的全部测试向量。





题 6 图 全加器示意图

(2) 湖水色至岛的城市、城市是南部地区=1山湖水

七、Verilog HDL____(12分) 刻

以下是 Verilog 描述的二个电路,请使用反相器、2 输入与门、或门、异或门或 D 触发器分别画出它们对应的最简逻辑电路图。


(i) **module** F1(a, b, c, f);

input a, b, c;


output f;

assign f = c? (a & b): ($\sim a + \sim b$);

endmodule; $f = c \cdot (ab) + \overline{c} \cdot (\overline{a} + \overline{b})$ $g = c \cdot (ab) + \overline{c} \cdot (\overline{ab})$ $g = c \cdot (ab) + \overline{c} \cdot (\overline{ab})$ $g = c \cdot (ab) + \overline{c} \cdot (\overline{ab})$ $g = c \cdot (ab) + \overline{c} \cdot (\overline{ab})$



(ii) module F2(input R1, R2, E, Do_it, output reg Z1, Z2);




B 八、脉冲电路 (12 /1)

心脏病人的心跳频率容易出现波动。题 8图(a)所示的是由 555 定时器构成的心 率失常报警电路,经放大后的心电信号 ν_{n} 如题 8图(b)所示,其中 ν_{n} 的峰值 $\nu_{m}=4V$, v,最小值=0 V。


(1) 分别说出 555 定时器 I 和 555 定时器 II 所构成的单元电路的名称;

(2) 对应于v,分别画出 A,B,D三点波形; 6 3/ 8





(a)



正常 失常 (b) 题 8 图 被政教电、 被工团效电 D

绍。(1) I为海密传统发生; IL海绵东约发光。

(2) $V_{th} = \frac{2}{3} V_{cc} = \frac{2}{3} \times 5V = 3.33V$ $V_{\text{rh}} = \frac{1}{3}V_{\text{cc}} = \frac{1}{3}x5V = 1.67V$


A发为浴客传反和转出;

B至被I的分脚的出放电到 a.1 V.

(3) 原程、当17年正年时,四批的李年初, 10地间部中于 II号的中国的大型,10地间的部分。 10地间部中于 II号的中国的一直是高电子, 10地间部中,10地战功,出现时间间隔大手 当10年来等时,10地战功,出现时间间隔大手 RC文电时间 tw=1.11中心时,整生自生现代电平 RC文电时间 tw=1.11中心时,整生自生现代电平

九、附加题_____(10分)(注: 计入试卷总分,但总分最多不超过100分)

堆栈机是一种特殊类型的 CPU, 其所有的指令都是从堆栈 (Stack, 一组特殊的数据寄存器)中取出数据,并且将操作结果放入栈顶。而堆栈有一种"后进先出"规则: 即最后进入堆栈的数据最先出来。该堆栈机的结构如题 9 图所示:



题9图 堆栈机的数据通路

其相应的指令集如下:

指令	指令描述
add	弹出两个数,然后对它们求和,再把结果压入堆栈中
sub	弹出两个数,然后将第一个弹出的数减去第二个,再把结果压入堆栈中
dup	复制栈顶的数据
swap	交换堆栈中前两个数据
load	堆栈弹出地址,根据此地址从存储器中读出数据,将数据压入堆栈中
store	将栈顶的数据存到数据存储器中,其地址是第二个数据
const	将来自指令的立即数压入堆栈中

数据存储器 DMem 具有异步读和同步写,堆栈(stack)有一个输入端和一个输出端,以及两个控制信号(即使能信号 EN,和压栈信号 PUSH)。在时钟的上升沿时刻,如果 PUSH=1 且 EN=1,则数据从数据输入端 Din 被压入堆栈中;如果 PUSH=0 且 EN=1,则栈顶数据从数据输出端被弹出;如果 EN=0,则堆栈不变。

据此回答下列问题:

- (1) 什么是指令周期和机器周期?
- (2)题9图中给出了控制每一个模块的控制信号,通过分析请写出题9表中所列指

(考及) — 令对应的控制信号的值。其中每一个控制操作在一个时钟周期完成,完成一条指令需要**多**个时钟周期,表中可用"X"表示取任意值,即"无关项"。(失不管顺序). (

2.

题 9 表 部分指令的控制信号 (不管) [] .

	Push	en	enA	enB	sel	we	src
add	1	1	1		00	0	10
store	0	1	X	1	XX	1	XX
dup		1	X	×	ХX	0	01
const	1	1	X	X	XX	0	00

第、(1)指令周朝: 完成一条指合附需的时间,这是多个时种周期。 机器周期: 完成一个基本操作所需要的时间, 这是军产时钟周期。

(2) Xh 3/2

(3)

	Push	en	en A	enB	Sel	we	Src	明春
	0	1	1	000	XX	0	XX	TI
0. 2010	0	1	0	/	XX	0	XX	Tz
Swap	1	/	0	0	10	0	10	T3_
	1	1	0(x)	0	11	0	10	14