## 浙江大学 20<u>10</u> - 20<u>11</u> 学年 <u>春夏</u>学期 《数字系统设计 I》课程期末考试试卷

课程号: \_\_111C0120\_\_, 开课学院: \_信息与电子工程学系\_

考试试卷: √A卷、B卷(请在选定项上打√)

考试形式: √闭、开卷(请在选定项上打√),允许带直尺、计算器入场

考试日期: \_\_2011\_年\_06\_月\_23\_日,考试时间: \_\_120\_分钟

## 诚信考试,沉着应考,杜绝违纪。

考生姓名	፭፡		学号:			_所属院	系:				
题序	1	<u> </u>	=	四	五	六	七	八	九	总	分
得分											
评卷人											
一、判断	一、判断题(正确打√,错误的打×,每题1分,共8分)。										
1、正"4	与非"门も	也就是负	"或非"门	7.						(	)
2、已知	X+Y=X	+Z 成立	, 那么]	<b>Y=Z</b> .						(	)
3、ROI	M 可作	为数据	存储器も	也可作为	<b>为函数发</b>	生器。				(	)
4、逻辑	门电路车	俞出只有	0、1=	<b>一种可能</b>	值。					(	)
5、对组合逻辑电路的竞争冒险可以通过电路重新进行逻辑设计来消除。 (								(	)		
6、连续	:"同或"2	011 个"	1"的结果	是"1"	0					(	)
7、可测	引试性设	计是指	设计用-	于测试的	的电路。					(	)
8、边界	扫描测	试设计;	是指为测	川试边界	电路的	设计。				(	)
二、用十	卡诺图法	化简下	列逻辑区	数,要	<b>杉都写出</b>	最简"与	-或"式。	(毎题	5分,共	<del>-</del> 10	分)
1. <b>F</b> (A			•								
2 F(A	RCI	)) – III	1(1 2 3 4	5 7 11 1 <sup>2</sup>	2) <b>•</b> Π <i>d</i> (	0 4 6 10	))	中山表示	- 任音项		


- 三、设计一个一位余 3 码数  $A_3A_2A_1A_0$  乘以 5 的电路,要求写出设计过程,画出电路,在电路中表明输入、输出。(本题共 12 分,每小题 4 分)
- 1. 只用门电路设计此电路,要求电路尽量简单,输出也为余 3 码(二位余 3 码  $Y_{13}Y_{12}Y_{11}Y_{10}$   $Y_{03}Y_{02}Y_{01}Y_{00}$ )。
- 2. 用 4 线-16 线译码器及尽量少的门电路实现此电路,要求输出也为余 3 码 (二位余 3 码  $Y_{13}Y_{12}Y_{11}Y_{10}$   $Y_{03}Y_{02}Y_{01}Y_{00}$ )
- 3. 只用四位全加器实现此电路,结果用自然二进制表示,如余 3 码的 4 乘以 5 后为 20,结果用自然二进制码表示 20。

- 四、(12分)试用 T 触发器及少量与非门设计一个具有异步清零功能的采用自然二进制码的十三进制同步计数器,要求:
- (1) 写出次态卡诺图、求出驱动方程;
- (2) 画出逻辑电路图;
- (3) 画出完整的状态图,检查电路能否自启动。

五、序列信号产生电路由三位二进制加法计数器、ROM 和 8 选 1 数据选择器组成,如下图所示。已知 ROM 的内容如下表所示,在计数器异步清 0 信号  $\overline{R_D}$  和 CP 信号的作用下,画出对应的数据选择器输出端 F的波形。(8 分)


题五表 ROM的内容

real Roll With												
	地 址		内容									
$A_2$	$A_1$	$A_0$	$D_7$	$D_6$	$D_5$	$\mathrm{D}_4$	$D_3$	$D_2$	$D_1$	$D_0$		
0	0	0	1	0	0	0	0	0	0	1		
0	0	1	0	0	0	0	0	0	1	1		
0	1	0	0	0	0	1	0	0	0	0		
0	1	1	1	0	0	0	1	1	0	0		
1	0	0	0	1	1	0	1	1	1	0		
1	0	1	0	1	1	1	0	1	1	1		
1	1	0	0	1	0	1	0	1	1	0		
1	1	1	0	0	1	0	1	0	0	1		



六、请用 2 片 16 进制同步加法计数器 74161 和一个上升沿 **D** 触发器组成的同步计数器,要求使用进位输出端实现对时钟信号的 48 分频功能,画出逻辑电路图。(10 分)

4位同步二进制计数器 74161 的功能表




CLK	$R'_D$	LD'	EP	ET	工作状态
X	0	X	X	X	清零
<b>^</b>	1	0	X	X	预置数
X	1	1	0	1	保持
X	1	1	X	0	保持 (但 C=0)
<b>A</b>	1	1	1	1	计数
<u> </u>	1	1	1	1	<b>丁</b>

七、根据下面时序电路图得到状态机图。(10分)

题七表 状态转换表

	DE L	1	1/2/100-1	14177	_	
Qx	Qy	$\boldsymbol{A}$	В	Dx	Dy	Z
0	0	0	0			
0	0	0	1			
0	0	1	0			
0	0	1	1			
0	1	0	0			
0	1	0	1			
0	1	1	0			
0	1	1	1			
1	0	0	0			
1	0	0	1			
1	0	1	0			
1	0	1	1			
1	1	0	0			
1	1	0	1			
1	1	1	0			
1	1	1	1			
. \			- 11	1- 1		_



- 1) 这是 Melay 状态机还是 Moore 状态机?
- 2) 写出下面三个电路节点的布尔方程。


$$Z(A, B, Qx, Qy) =$$

$$Dx(A, B, Qx, Qy) =$$

$$Dy(A, B, Qx, Qy) =$$

3) 完成该电路的状态转换表(题七表)。

4) 根据状态转换表,只完成从状态 11 开始的状态图。



## 八、Verilog HDL 语言(10分)

分析下面 Verilog 模块描述的功能.

```
module X (EN, I, A, E0);
input
               EN;
input
       [3:0] I;
output [1:0] A;
              E0:
output
 always @ (EN or I or A or E0)
  begin
     if (EN = 0) begin E0 = 0; A = 0; end
     else
     begin
        E0 = 1; A = 0;
        if (I[0] = 1) begin E0 = 0; A = 0; end
        if (I[1] = 1) begin E0 = 0; A = 1; end
        if (I[2] = 1) begin E0 = 0; A = 2; end
        if (I[3] = 1) begin E0 = 0; A = 3; end
      end
   end
```


endmodule

(1) 首先读懂上面的 Verilog 代码所描述的功能, 然后完成下面的真值表。 注意: 此真值表不是完整的真值表。

$I_3$	$I_2$	$\boldsymbol{I}_1$	$I_0$	EN	$A_1$	$A_0$	<b>E</b> 0
0	0	0	0	0			
0	0	0	0	1			
0	0	0	1	0			
0	0	0	1	1			
0	0	1	0	0			
0	0	1	0	1			
1	0	0	0	0			
1	0	0	0	1			
1	0	0	1	0			
1	0	0	1	1			

(2) 指出上面代码所实现的功能。

九、有一控制器状态图如下。(本题共20分,其中第1、2小题各6分,第3、4小题各4分)



- 1、请画出此状态图的 ASM 图。
- 2、用 MUX 型控制器实现此系统。
- 3、用微控制器实现此系统,写出微指令格式,并加以说明。
- 4、写出微控制器控制存储器 E<sup>2</sup>PROM 中存放的微程序。