浙江大学 20<u>15</u> - 20<u>16</u> 学年 <u>春夏</u> 学期 《 数字系统设计 》课程期末考试试卷


课程号: _111C0120__, 开课学院: __信息与电子工程学院__

	得分 P卷人 (10 分)(正确打 √, 或错误打×) 1)"0"的补码只有一种形式。 (✓) 2)原码和反码均可将减法运算转化为加法运算。 3)主从 JK 触发器、边缘 JK 触发器和同步 JK 触发器的逻辑功能完全相同。 (✓)									
	考试形	式: √	刃、开卷	(请在)	选定项上	:打√),	允许带	计算器	星_入场	
	考试日	期:2	2016_年	<u>_7_</u> 月_1	日,考i	式时间:	120_	_分钟		
			诚信	考试,	沉着应为	芳 ,杜绝	违纪。		- 九	
考生	主姓名:	试形式: √闭、开卷(请在选定项上打√),允许带								
题序		=	三	四	五.	六	七	八	九	总 分
得分										
评卷人										
Med (Nort Etz:			·		. II. N. I				
一. 判	断题		(10分)	(止确打	√,或	错误打×	()		4	
1)	"0"的补	卜码只有	一种形式	t.					$\langle V \rangle$)
2)	原码和质	反码均可	将减法过	运算转化	为加法证	运算。			$($ \forall)
3)	主从 JK	(触发器	导、边缘	JK 触ź	发器和同	步 JK	触发器的			
4)	并行加法	去器采用	超前进位	立,目的	是为了简		' •			•
								2 ^N ,	又采用	N 个触)
6)	流水线搏	操作算法	结构一员	定比并行	·算法结构	勾所需要	的运算	时间少。)
7)	摩尔型时	寸序逻辑	电路的输	命出与 菊	俞 入和电	路当前	伏态均有	万 关。		()
8)	所有的当	半导体存	储器在运	运行时都	具有读写	写功能。)
9)	在电路测	则试中 S	A0 和 S	A1 故障	賃模型可□	以覆盖 集	 長成电路	中的所有		
	冯诺依。 构具有更			佛体系结	吉构具有	更好的。	 浸活性和	稳定性,	/ <	
二. 填	空题		(10分)							
1,	二进制数	发 11010:	11.011 转	· 换为 <u>84</u>	21BCD	码为D	00/ 00	po oill.	ooll o	' 0 0 °

2、实现模值为13的计数器至少需要__4_个触发器。 3、组合逻辑电路是指任何时刻电路的输出仅由当时的 轮入 5、假设有一个三级扭环形计数器, 其初始状态为000, 那么, 经过4个时钟周期, 其状态为 011 6、一个二—十进制译码器规定为输出低电平有效,则当输入 8421BCD 码为 0110 时, 其输出 Y₉ Y₈ Y₇ Y₆ Y₅ Y₄ Y₃ Y₂ Y₁ Y₀ = ___[[] D [[]] [[] 7、已知逻辑函数 $F(A, B, C, D) = \Sigma m(1,3,4,5,6,8,9,12,14)$, 当变量 ABCD 由 0110→ 8、一个容量为 256×4 位的静态 RAM,它的地址线为_______条。 9、时序电路的可测性设计方法划分为3类:专门测试、13描 测试和自测试。 10、函数 $F = [(A \cdot \overline{B} + C)D + \overline{E}]B$ 的反函数 $\overline{F} = (\overline{A} + B) \cdot \overline{C} + \overline{D} \cdot \overline{C} + \overline{D}$ 真质表 6份人锅-11~一分。 三. 组合电路____(14分) 用两个8选1数据选择器74LS151及适当门电路设计一个数值比较器,比较两 个二进制数 $A(a_1a_0)$ 和 $B(b_1b_0)$,能分别给出 A-B≥2, B-A≥2 和|A-B|<2 的输出信号, 要求: 1) 写出真值表: 2) 输出函数表达式: 3) 并画出逻辑图。 爾. 1). 液 Yi=(A-B>2), Yz=(B-A>2), Yz=(IA-B|<2) $D_0 \overline{A_0}$ A_1 2. 能出到数 +6,600 (A-B) <2 Y2 = b1 a1 a0 + b1 b0 a1 = b1 a1 a0 + b1 a1 17-137


四. 时序逻辑电路_____(16分)

试用题 4 图提供的逻辑器件 1 个 74LS161 和 1 或 2 个 4-1MUX,设计一个具有 控制端 M 的序列信号发生器, 当 M 分别为 0 和 1 时, 在时钟脉冲 CLK 的作用下, 电路的输出 Y 能分别周期性地输出 01111101 和 10010101 的脉冲序列(序列信号左 边先行)。允许使用适当的门电路。1)写出设计过程;2)画出电路图。4分




127					LS161 切能表		
CLK	R'_{D}	LD'	EP	ET	工作状态		
X	0	Χ	X	X	置0(异步)		
£	1	0	X	X	预置数(同步)		
X	1	1	0	1	保持(包括C)		
X	1	1	X	0	保持(C=0)		
J	1	1	1	1	计数		

脉冲序列均是8个物图期,的此74LS161 成3位二进计数; 2个4-1 MMX 测成8-1 MMX,由8个状态增制,



MUX in野入与州有关。



五、控制器设计_____(16分)

一个简单的 ADC 控制算法分为以下四步: (1) 启动 AD 设备; (2) 触发 AD 数 据;(3)获取 AD 的状态,若未结束则继续转换;(4)停止 AD 设备。 请设计该控制器,要求采用微程序型。

- 1) 画出 ASM 流程图; (6分),
- 2) 请设计微指令格式,并加以说明;4分
- 3)请写出对应这种微指令格式的控制器微程序代码。 6'分

假设度的AD设备证控制信息的A=的停止对A=0; 独发AD数据和企业控制信息的B, 被取的状态。上控制1993为C, 约10~10, 大线束

1) 45M属图.

S₃ V

共4个状态,2位流码

2)张栋今春式

1	A	B	C	Pcis	иАı	nA.
1	一个	致命	经一	判别	KTO	CAR >

3) 钱农序代码

茶要指	刘俊等多个
W C	别 1寸
the -	' /
——————————————————————————————————————	6bit.

	松	杨文	
被此红	ABC	PCD	uA, uAo
00	100	0	0/
01	110	0	10
10	101	1/_	10
10	200	0	1 1
	1000		

独地世界改在指令周期的石碑

endmodule; $\cdot Z2$

0

(i)

(ii)


M 八、脉冲电路 (12 /1)

心脏病人的心跳频率容易出现波动。题 8图(a)所示的是由 555 定时器构成的心 率失常报警电路,经放大后的心电信号 ν_{n} 如题 8图(b)所示,其中 ν_{n} 的峰值 $\nu_{m}=4V$, v,最小值=0 V。


(1) 分别说出 555 定时器 I 和 555 定时器 II 所构成的单元电路的名称;

6 3/g (2) 对应于v,分别画出 A,B,D 三点波形;


(3) 说明心率失常报警原理。



(a)



NE555 内部电路框图



绍。(1) I为海密传统发生; IL海绵东约发光。


(2) $V_{th} = \frac{2}{3} V_{cc} = \frac{2}{3} \times 5 V = 3.33 V$ $V_{\text{rh}} = \frac{1}{3}V_{\text{cc}} = \frac{1}{3}x5V = 1.67V$ A发为浴客传反和转出;

B重被I的团脚的出放电到 a.1 V.

(3) 原理(当17年正常村,四批的李平稳), 一种间部分于正常的空时盖山水C文电到至Voca时间, 一世间部分于正常的空时盖山水C文电到至Voca时间, 七w= RC 的3=11RC,这时,特出D-五色高电平, 当17年4年时,四种设动,出现时间间隔大于 RC文电时间。 tw=1.1RC时,整出D生现很电平 RC文电时间 tw=1.1RC时,整出D生现很电平 RC文电时间 tw=1.1RC时,整出D生现很电平

九、附加题_____(10分)(注: 计入试卷总分,但总分最多不超过100分)

堆栈机是一种特殊类型的 CPU, 其所有的指令都是从堆栈 (Stack, 一组特殊的数据寄存器)中取出数据,并且将操作结果放入栈顶。而堆栈有一种"后进先出"规则: 即最后进入堆栈的数据最先出来。该堆栈机的结构如题 9 图所示:



题9图 堆栈机的数据通路

其相应的指令集如下:

指令	指令描述
add	弹出两个数,然后对它们求和,再把结果压入堆栈中
sub	弹出两个数,然后将第一个弹出的数减去第二个,再把结果压入堆栈中
dup	复制栈顶的数据
swap	交换堆栈中前两个数据
load	堆栈弹出地址,根据此地址从存储器中读出数据,将数据压入堆栈中
store	将栈顶的数据存到数据存储器中,其地址是第二个数据
const	将来自指令的立即数压入堆栈中

数据存储器 DMem 具有异步读和同步写,堆栈(stack)有一个输入端和一个输出端,以及两个控制信号(即使能信号 EN,和压栈信号 PUSH)。在时钟的上升沿时刻,如果 PUSH=1 且 EN=1,则数据从数据输入端 Din 被压入堆栈中;如果 PUSH=0 且 EN=1,则栈顶数据从数据输出端被弹出;如果 EN=0,则堆栈不变。

据此回答下列问题:

- (1) 什么是指令周期和机器周期?
- (2)题9图中给出了控制每一个模块的控制信号,通过分析请写出题9表中所列指

(考及) — 令对应的控制信号的值。其中每一个控制操作在一个时钟周期完成,完成一条指令需要**多**个时钟周期,表中可用"X"表示取任意值,即"无关项"。(失不管顺序). (

2.

(2)

题 9表部分指令的控制信号(不管证序).

	Push	en	enA	enB	sel	we	src
add	1	1	1		00	0	10
store	0	1	X	1	XX	1	XX
dup		1	X	×	ХX	0	01
const	1	1	X	X	XX	0	00

第、1)指令国朝:完成一条指众所需的时间,这是多个时种周期。 机器周期:完成一条挥合所需要的时间,这是多个时种周期。

(2) Xh \$ 12

(3) Push en en A en B Sel we src Mars

0 1 1 000 xx 0 xx T1

5 wap 1 1 0 0 10 0 10 T3

1 1 0(x) 0 11 0 10 T4