
# PLL鎖相迴路實作

嚴茂旭 副教授 ymh@mail.ntou.edu.tw




## PLL鎖相迴路

• 一個設計用於同步板子時脈與外部的時脈訊號的電路。




## PLL實作

- 在IP Catalog搜尋PLL
- 開啟後選擇檔案類型 並取名存檔





# PLL實作



#### 結果

· 以Signal Tap觀察:





locked為1後穩定




#### 結果

#### 以modelsim模擬:

- 模擬IP時要在sim.do加入會用到的library

vsim -t 1ps -L altera\_ver -L lpm\_ver -L sgate\_ver -L altera\_mf\_ver -L altera\_lnsim\_ver -L cyclonev\_ver -L cyclonev\_hssi\_ver -L cyclonev\_pcie\_hip\_ver -L rtl\_work -L work -voptargs="+acc" testbench



Lock為1以後才穩定,只取用lock==1之後的訊號