



Trabalho 3: Geração de Dados Imediatos no RISC-V

Universidade de Brasília
Departamento de Ciência da Computação
Organização e Arquitetura de Computadores
Evelyn Soares Pereira
17/0102785
soares.evelynp@gmail.com

1. DESCRIÇÃO DO TRABALHO

Este trabalho consiste na implementação de um módulo em VHDL para gerar dados imediatos usados nas instruções do processador RISC-V. A arquitetura do RISC-V utiliza diversos formatos de instrução, como R, I, S, SB, U e UJ, cada um com diferentes campos que influenciam na geração dos dados imediatos. O objetivo deste trabalho é criar um componente capaz de identificar o formato da instrução de entrada e gerar o dado imediato correspondente.

O código em VHDL consiste na declaração da entidade `genImm32` com uma entrada `instr` de 32 bits e uma saída `imm32` de 32 bits representando a instrução, de entrada, e o dado imediato, de saída, respectivamente. É dado início a arquitetura com o processo sensível a mudança da entrada, então é definida uma identificação do formato da instrução com "case" com base nos bits 6 a 0 da entrada. Para instruções do tipo I o dado imediato é gerado a partir dos bits 31 a 20, com extensão de sinal. Para o tipo S, o dado imediato é formado pelos bits 31 a 25 e 11 a 7 da instrução, com extensão de sinal. Para o formato SB-type, o dado imediato é composto pelos bits específicos da instrução, com extensão de sinal, como mostra a figura 1. Para o formato U-type, o dado imediato é formado pelos bits 31 a 12 da instrução, com extensão de sinal. Para outros formatos não mencionados, considera-se o formato I type*, gerando o dado imediato de acordo com as regras específicas. O código utiliza operadores VHDL como para agregação de bits e a função `resize` para realizar a extensão de sinal quando necessário. A lógica do código está estruturada para lidar com os diferentes formatos de instrução definidos pela arquitetura RISC-V.

2. TESTES REALIZADOS

Para verificar o funcionamento do módulo, foram realizados testes utilizando instruções representativas do conjunto de instruções RISC-V, as instruções usadas foram as disponíveis na especificação do trabalho, como está na figura 3. Cada teste envolve uma instrução específica com um formato correspondente. Os imediatos gerados foram comparados com os valores esperados, considerando as regras definidas para cada formato de instrução.

3. PERGUNTAS DO RELATÓRIO

Embaralhamento dos bits do imediato no RISC-V: O embaralhamento dos bits no imediato em instruções RISC-V ocorre para simplificar a decodificação das instruções e melhorar a eficiência do hardware. Os bits são agrupados de maneira específica para facilitar a extração de campos importantes, como opcode, registradores, e imediatos, durante a fase de decodificação.

Exclusão do bit 0 em alguns imediatos: A exclusão do bit 0 em alguns imediatos pode ocorrer devido à natureza das instruções e ao formato dos campos imediatos. Em algumas instruções, o bit 0 pode ser predefinido como zero ou não ser relevante para a operação em questão. A exclusão desse bit pode economizar espaço e simplificar a implementação do hardware.

Extensão de sinal em imediatos de operações lógicas: Em geral, os imediatos de operações lógicas no RISC-V seguem a extensão de sinal. Isso significa que o bit mais significativo (MSB) do imediato é replicado para os bits mais significativos adicionados durante a extensão. Isso garante que a operação lógica seja aplicada corretamente, mantendo a semântica da instrução.

Implementação da instrução NOT no RISC-V: A arquitetura RISC-V não possui uma instrução NOT dedicada. Em vez disso, a negação lógica (NOT) pode ser realizada usando uma instrução XOR com um operando imediato contendo todos os bits definidos como 1. A lógica é que XORing cada bit com 1 inverte o valor do bit. Por exemplo, para inverter o valor de um registrador `x`, você pode usar:

```
XORI x, x, -1
```

Dado um registrador `x`, nesta instrução, o imediato -1 terá todos os bits definidos como 1, efetivamente invertendo todos os bits do registrador `x`.

Format	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
R-type	funct7							rs2					rs1				funct3			rd			opcode									
I-type	11	10	9	8	7	6	5	4	3	2	1	0	rs1				funct3			rd			opcode									
I-type*		1						4	3	2	1	0	rs1				funct3			rd			opcode									
S-type	11	10	9	8	7	6	5	rs2					rs1				funct3			4	3	2	1	0	opcode							
SB-type	12	10	9	8	7	6	5	rs2					rs1				funct3			4	3	2	1	11	opcode							
UJ-type	20	10	9	8	7	6	5	4	3	2	1	11	19	18	17	16	15	14	13	12	rd			opcode								
U-type	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	rd			opcode								

Figure 1. Tabela de formatos de instruções do RISC-V.

```

9   imm32 : out signed(31 downto 0)
10  );
11  end genImm32;
12
13  architecture Behavioral of genImm32 is
14  begin
15      process(instr)
16      begin
17          -- Identificação do formato
18          case instr(6 downto 0) is
19              when "0110011" =>
20                  -- R-type
21                  imm32 <= (others => '0');
22              when "0000011" =>
23                  -- I-type
24                  imm32 <= signed(resize(unsigned(instr(31 downto 20)), 32));
25              when "0100011" =>
26                  -- S-type
27                  imm32 <= signed(resize(unsigned(instr(31 downto 25) & instr(11 downto 7)), 32));
28              when "1100011" =>
29                  -- SB-type
30                  imm32 <= signed(resize(unsigned(instr(31) & instr(7) & instr(30 downto 25) & instr(11 downto 8)), 32));
31              when "1101111" =>
32                  -- UJ-type
33                  imm32 <= signed(resize(unsigned(instr(31) & instr(19 downto 12) & instr(20) & instr(30 downto 21)), 32));
34              when "0110111" =>
35                  -- U-type
36                  imm32 <= signed(resize(unsigned(instr(31 downto 12)), 32));
37              when others =>
38                  -- I-type*
39                  imm32 <= signed(resize(unsigned(instr(11 downto 7) & "00000" & instr(31 downto 5)), 32));
40          end case;
41      end process;
42  end Behavioral;
43

```

Figure 2. Código em VHDL.

Figure 4. Código do testbench.