# 同济大学计算机系 计算机组成原理 54条指令单周期CPU设计 实验报告



学	号_	2252552
姓	名_	胡译文
专	业_	信息安全
授课	— 老师_	张冬冬

# 目录

一、实验内容	
1、实验介绍	3
2、实验目标	3
3、实验原理	3
二、数据通路图	6
1、单独数据通路图	6
2、总体数据通路图	23
三、模块建模	24
1、sccomp_dataflow 模块	24
2、cpu 模块	25
3、IMEM 模块	28
4、DMEM 模块	28
5、Regfile 模块	29
6、ALU 模块	29
7、Decoder 模块	30
8、Controler 模块	33
9、PC 模块	36
10、HI_LO 寄存器模块	36
11、MUL 模块	36
12、DIV 模块	37
13、MUX 模块	37
14、CLZ 模块	38
15、CPO 模块	38
10、测试模块	39
12、Divider 模块	40
四、测试结果	40
1、综合指令测试	40
2、下板结果	40
五、心得体会及建议	41
1、心得体会及总结	41

# 一、实验内容

# 1. 实验介绍

在本次实验中,我们将使用Verilog HDL语言实现 54 条 MIPS 指令的单周期 CPU 的设计和仿真。

# 2. 实验目标

- 深入了解 CPU 的原理。
- 画出实现 54 条指令的 CPU 的通路图。
- 学习使用 Verilog HDL 语言设计实现 54 条指令的 CPU。

# 3. 实验原理

实现54条MIPS指令CPU,在31条指令CPU基础上,需要添加的指令如下图,其中中断相关指令需要用到CPO协处理器。

1) 已经实现的 31 条MIPS 指令,见图

						MI	PS 指令集(非	共31条)	
助记符			指令	格式			示例	示例含义	操作及其解释
Bit #	3126	2521	2016	1511	106	50			
R-type	ор	rs	rt	rd	shamt	func			
add	000000	rs	rt	rd	00000	100000	add \$1,\$2,\$3	\$1=\$2+\$3	rd <- rs + rt ; 其中 rs=\$2, rt=\$3, rd=\$
addu	000000	rs	rt	rd	00000	100001	addu \$1,\$2,\$3	\$1=\$2+\$3	rd <- rs + rt ; 其中 rs=\$2,rt=\$3, rd=\$ 无符号数
sub	000000	rs	rt	rd	00000	100010	sub \$1,\$2,\$3	\$1=\$2-\$3	rd <- rs - rt ; 其中 rs=\$2, rt=\$3, rd=\$
subu	000000	rs	rt	rd	00000	100011	subu \$1,\$2,\$3	\$1=\$2-\$3	rd <- rs - rt ; 其中 rs=\$2,rt=\$3, rd=\$ 无符号数
and	000000	rs	rt	rd	00000	100100	and \$1,\$2,\$3	\$1=\$2 <b>&amp;</b> \$3	rd <- rs & rt ; 其中 rs=\$2, rt=\$3, rd=\$
ог	000000	rs	rt	rd	00000	100101	or \$1,\$2,\$3	\$1=\$2   \$3	rd <- rs   rt ; 其中 rs=\$2, rt=\$3, rd=\$
хог	000000	rs	rt	rd	00000	100110	xor \$1,\$2,\$3	\$1=\$2 ^ \$3	rd <- rs xor rt ; 其中 rs=\$2,rt=\$3, rd=\$1(异或)
nor	000000	rs	rt	rd	00000	100111	nor \$1,\$2,\$3	\$1=~(\$2   \$3)	rd <- not(rs   rt) ; 其中 rs=\$2, rt=\$3, rd=\$1(或非)
slt	000000	rs	rt	rd	00000	101010	slt \$1,\$2,\$3	if(\$2<\$3) \$1=1 else \$1=0	if (rs < rt) rd=1 else rd=0 ; 其中 rs=\$2, rt=\$3, rd=\$1
sltu	000000	rs	rt	rd	00000	101011	situ \$1,\$2,\$3	if(\$2<\$3) \$1=1 else \$1=0	if (rs < rt) rd=1 else rd=0; 其中 rs=\$2, rt=\$3, rd=\$1 (无符号数)
sll	000000	00000	rt	rd	shamt	000000	sll \$1,\$2,10	\$1=\$2<<10	rd <- rt << shamt ; shamt 存放移位的位数, 也就是指令中的立即数,其中 rt=\$2, rd=\$
srl	000000	00000	rt	rd	shamt	000010	srl \$1,\$2,10	\$1=\$2>>10	rd <- rt >> shamt ;(logical) ,其中 rt=\$2 rd=\$1
sra	000000	00000	rt	rd	shamt	000011	sra \$1,\$2,10	\$1=\$2>>10	rd <- rt >> shamt ; (arithmetic) 注意符码 位保留 其中 rt=\$2, rd=\$1
sllv	000000	rs	rt	rd	00000	000100	sllv \$1,\$2,\$3	\$1=\$2<<\$3	rd <- rt << rs ; 其中 rs=\$3, rt=\$2, rd=\$
srlv	000000	rs	rt	rd	00000	000110	srlv \$1,\$2,\$3	\$1=\$2>>\$3	rd <- rt >> rs ;(logical)其中 rs=\$3, rt=\$2 rd=\$1
srav	000000	rs	rt	rd	00000	000111	srav \$1,\$2,\$3	\$1=\$2>>\$3	rd <- rt >> rs ; (arithmetic) 注意符号位例 留 其中 rs=\$3,rt=\$2, rd=\$1

jr	000000	rs	00000	00000 00000 001000	jr \$31	goto \$31	PC <- rs
I-type	ор	rs	rt	immediate			
addi	001000	rs	rt	immediate	addi \$1,\$2,100	\$1=\$2+100	$rt \le rs + (sign-extend)$ immediate; 其中 $rt = \$1, rs = \$2$
addiu	001001	rs	rt	immediate	addiu \$1,\$2,100	\$1=\$2+100	rt <- rs + (sign-extend)immediate; 其中 rt=\$1,rs=\$2
andi	001100	rs	rt	immediate	andi \$1,\$2,10	\$1=\$2 & 10	rt < rs & (zero-extend)immediate; 其中 $rt = $1, rs = $2$
ori	001101	rs	rt	immediate	andi \$1,\$2,10	\$1=\$2   10	rt <- rs   (zero-extend)immediate; 其中 $rt = \$1, rs = \$2$
xori	001110	rs	rt	immediate	andi \$1,\$2,10	\$1=\$2 ^ 10	rt <- rs xor (zero-extend)immediate; 其中 rt=\$1,rs=\$2
lui	001111	00000	rt	immediate	lui \$1,100	\$1=100*65536	rt <- immediate*65536;将 16 位立即数放 到目标寄存器高 16 位,目标寄存器的低 16 位填 0
lw	100011	rs	rt	immediate	lw \$1,10(\$2)	\$1=memory[\$2 +10]	rt <- memory[rs + (sign-extend)immediate]: rt=\$1,rs=\$2
sw	101011	rs	rt	immediate	sw \$1,10(\$2)	memory[\$2+10] =\$1	memory[rs + (sign-extend)immediate] <- rt : rt=\$1,rs=\$2
beq	000100	rs	rt	immediate	beq \$1,\$2,10	if(\$1==\$2) goto PC+4+40	if (rs == rt) PC <- PC+4 + (sign-extend)immediate<<2
bne	000101	rs	rt	immediate	bne \$1,\$2,10	if(\$1!=\$2) goto PC+4+40	if (rs I= rt) PC <- PC+4 + (sign-extend)immediate<<2
slti	001010	rs	rt	immediate	slti \$1,\$2,10	if(\$2<10) \$1=1 else \$1=0	if (rs <(sign-extend)immediate) rt=1 else rt=0 ; 其中 rs=\$2,rt=\$1
sltiu	001011	rs	rt	immediate	sltiu \$1,\$2,10	if(\$2<10) \$1=1 else \$1=0	if (rs <(sign-extend)immediate) rt=1 else rt=0; 其中 rs=\$2,rt=\$1
J-type	ор			address			
j	000010	address			j 10000	goto 10000	PC <- (PC+4)[3128],address,0,0 : address=10000/4
jal	000011	address			jal 10000	\$31<-PC+4; goto 10000	\$31<-PC+4; PC <- (PC+4)[3128],address,0,0 ; address=10000/4

### 2) 需要添加的23条指令

			Mips #	8令集(共2	(3条)			
指令	指令说 明	指令格式	OP31-26	RS25-21	RT20-16	RD15-11	SA10-6	FUNCT5-0
div	除	DIV rs, rt	000000			00000	00000	011010
divu	除(无符号)	DIVU rs, rt	000000			00000		011011
mult	乘	MULT rs, rt	000000			00000		011000
multu	乗 (无 符号)	MULTU rs, rt	000000			00000		011001
bgez	大于等 于 0 时 分支	BGEZ rs, offset	000001		00001			
jalr	跳转至 寄存器 所指地 址,返 回地址 保存	JALR rs	000000		00000			001001
lbu	取字节 (无符 号)	LBU rt, offset(base)	100100					

lhu	取半字 (无符	LHU rt, offset(base)	100101					
	号)							
lb	取字节	LBU rt, offset(base)	100000					
lh	取半字	LHU rt, offset(base)	100001					
sb	存字节	SB rt, offset(base)	101000					
sh	存半字	SH rt, offset(base)	101001					
break	断点	BREAK	000000					001101
syscall	系统调 用	SYSCALL	000000					001100
eret	异常返 回	ERET	010000	10000	00000	00000	00000	011000
mfhi	读 Hi 寄 存器	MFHI rd	000000	00000	00000		00000	010000
mflo	读 Lo 寄存器	MFLO rd	000000	00000	00000		00000	010010
mthi	写Hi寄 存器	MTHI rd	000000		00000	00000	00000	010001
mtlo	写 Lo 寄存器	MTLO rd	000000		00000	00000	00000	010011
mfc0	读 CP0 寄存器	MFC0 rt, rd	010000	00000			00000	00000
mtc0	写 CP0 寄存器	MTC0 rt, rd	010000	00100			00000	00000
clz	前导零计数	CLZ rd, rs	011100				00000	100000
teq	相等异常	TEQ rs, rt	000000					110100


- 3) 单周期数据通路设计的一般性方法
- 阅读每条指令,对每条指令所需执行的功能与过程都有充分的了解
- 确定每条指令在执行过程中所用到的部件
- 使用表格列出指令所用部件,并在表格中填入每个部件的数据输入来源
- 根据表格所涉及部件和部件的数据输入来源,画出整个数据通路

# 二、数据通路图

# 1. 单指令数据通路图

\*为了节省篇幅,我将类似的指令数据通路图都合并在一起

#### 1.1 8条计算指令



格式: ADD(ADDU/SUB/SUBU/AND/OR/NOR/XOR) rd, rs, rt 操作:


```
PC -> IMEM
PC + 4 -> NPC
NPC -> PC

Rs -> A , Rt -> B

//ALU内部操作, 8条指令只有这一步不同
//(A + B -> RES) (A - B -> RES)
//(A & B -> RES) (A | B -> RES)
//(A ⊕ B -> RES) (A ⊙ B -> RES)
RES -> Rd
```

所用部件: PC 寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),ALU

### 1.2 SLT\SLTU



格式: SLT(SLTU) rd, rs, rt

操作:


PC -> IMEM

```
PC + 4 -> NPC
NPC -> PC

Rs -> A , Rt -> B
// ALU内部操作,相减判断,负数则为Rs中数小
//(A - B -> RES)
SF -> EXT1
EXT1_OUT -> Rd
```

所用部件: PC寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),ALU, EXT1

#### 1.3 SLL\SRL\SRA



格式: SLL(SRL\SRA) rd, rt, sa


操作:

```
PC -> IMEM
PC + 4 -> NPC
NPC > PC

IMEM[10:6] -> EXT5
EXT5_OUT -> A
Rt -> B
// ALU内部操作
//(B << A -> RES)
//(B >> A -> RES)
RES -> Rd
```

所用部件: PC 寄存器 (PC、NPC), 指令存储器 (IMEM), 寄存器文件 (RegFile), ALU, EXT5 (零扩展)

### 1.4 SLLV\SRLV\SRAV



格式: SLLV(SRLV\SRAV) rd, rt, rs


#### 操作:

```
PC -> IMEM
PC + 4 -> NPC
NPC -> PC

Rs[4:0] -> EXT5
EXT5_OUT -> A
Rt -> B
//(B << A -> RES)
//(B >> A -> RES)
RES -> Rd
```

所用部件: PC 寄存器 (PC、NPC), 指令存储器 (IMEM), 寄存器文件 (RegFile), ALU, EXT5 (零扩展)

#### 1.5 JR



格式: JR rs


操作:

PC -> IMEM
PC + 4 -> NPC //其他指令

Rs -> MUX
MUX\_OUT -> PC
NPC -> MUX //其他指令

所用部件: PC 寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),数据选择器(MUX)

#### 1.6 5条立即数计算指令




格式: ADDI(ADDIU/ANDI/ORI/XORI) rt, rs, immediate 操作:

```
PC -> IMEM
PC + 4 -> NPC
NPC > PC

IMEM[15:0] -> EXT16
EXT16_OUT -> B
Rs -> A

//ALU内部操作, 5条指令只有这一步不同
//(A + B -> RES) (A ⊕ B -> RES)
//(A & B -> RES) (A | B -> RES)
RES -> Rd
```

所用部件:PC寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),ALU,EXT16(符号扩展)




格式: LW rt, offset(base)

操作:

```
PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
EXT16_OUT -> B
Rs -> A
//(A + B -> RES)
RES -> DMEM_ADDR
DMEM_OUT -> Rd
```

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),寄存器文件 (RegFile), ALU, EXT16(符号扩展),数据存储器 (DMEM)

#### 1.8 SW



格式: SW rt, offset(base)


#### 操作:

```
PC -> IMEM
PC + 4 -> NPC
NPC -> PC

IMEM[15:0] -> EXT16
EXT16_OUT -> B
Rs -> A
//(A + B -> RES)
Rt -> DMEM
RES -> DMEM_ADDR
```

所用部件: PC 寄存器 (PC、NPC), 指令存储器 (IMEM), 寄存器文件 (RegFile), ALU, EXT16 (符号扩展), 数据存储器 (DMEM)

#### 1.9 BEQ/BNE



格式: BEQ(BNE) rs, rt, offset

#### 操作:


```
PC -> IMEM
PC + 4 -> NPC
NPC -> MUX

IMEM[15:0] | 00 -> EXT18
EXT18_OUT -> ADD_A
NPC -> ADD_B
// (ADD_A + ADD_B -> ADD_OUT)
ADD_OUT -> MUX

Rs -> A
Rt -> B
// (A + B -> RES)
Z -> MUX
MUX -> PC
```

所用部件: PC 寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),ALU,EXT18(符号扩展),数据选择器(MUX),连接器||,加法器

#### 1.10 SLTI/SLTIU




格式: SLTI(SLTIU) rt, rs, immediate

#### 操作:

```
PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
EXT16_OUT -> B
Rs -> A
//(A - B -> RES)
N -> EXT1
EXT1_OUT -> Rd
```

所用部件: PC 寄存器 (PC、NPC), 指令存储器 (IMEM), 寄存器文件 (RegFile), ALU, EXT16 (符号扩展)

#### 1.11 LUI




格式: LUI rt, immediate

### 操作:

```
PC -> IMEM
PC + 4 -> NPC
NPC -> PC

IMEM[15:0] -> EXT16
EXT16_OUT -> B
RES -> Rd
```

所用部件: PC 寄存器 (PC、NPC), 指令存储器 (IMEM), 寄存器文件 (RegFile), ALU, EXT16 (零扩展)



格式: J target

### 操作:


```
PC -> IMEM
PC + 4 -> NPC
NPC -> MUX

PC[31:28] -> || _A
IMEM[25,0] || 00 -> || _B
||_OUT -> MUX

MUX -> PC
```

所用部件: PC 寄存器 (PC、NPC), 指令存储器 (IMEM), 连接器 | |

#### 1.13 JAL



格式: JAL target

### 操作:

```
PC -> IMEM
PC + 4 -> NPC
NPC -> MUX


8 -> ADD_A
```

```
PC -> ADD_B
//(ADD_A + ADD_B -> ADD_OUT)
ADD_OUT -> Rd

PC[31:28] -> || _A
IMEM[25,0] || 00 -> || _B
||_OUT -> MUX
MUX -> PC
```

所用部件: PC 寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),连接器||,加法器(ADD)

#### 1.14 DIV, DIVU



格式: DIV (DIVU) rs,rt

操作:

PC -> IMEM

PC + 4 -> NPC

NPC -> PC

Rs -> A 被除数

Rt -> B 除数


A/B -> Q

A%B -> R

Q -> HI\_in

R -> LO\_in

所用部件: PC寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),除法器(DIV),加法器(ADD),HI LO寄存器



格式: MULT (MULTU) rs,rt

操作:

PC -> IMEM


PC + 4 -> NPC

NPC -> PC

```
Rs -> A 乘数
Rt -> B 乘数
A*B -> rst
rst[63:32] -> HI_in
rst[31:0] -> LO_in
```

所用部件: PC寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),乘法器(MUL),加法器(ADD),HI LO寄存器

#### 1.16 BGEZ




格式: BGEZ rs, rt, offset

#### 操作:

```
PC -> IMEM
PC + 4 -> NPC
NPC -> MUX
IMEM[15:0] || 00 -> EXT18
EXT18 OUT -> ADD A
NPC -> ADD B
// (ADD A + ADD B -> ADD OUT)
ADD OUT -> MUX
Rs -> A
0 -> B
//(A - B -> RES)
S -> MUX
if S < 0
MUX (NPC) -> PC
else
MUX(ADD out) -> PC
```

所用部件: PC 寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),ALU,EXT18(符号扩展),数据选择器(MUX),连接器||,加法器(ADD)

#### 1.17 JALR




格式: JALR rs

操作:

```
PC -> IMEM
PC -> ADD A
ADD A + ADD B -> ADD out
ADD out -> Rd(31)
PC + 4 -> NPC
NPC -> MUX
Rs -> MUX
MUX(Rs) -> PC
```

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),数据选择器 (MUX),寄存器文件 (RegFile),加法器(ADD)

#### 1.18 LBU



格式: LBU rt, offset(base)


操作:

```
PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
Rs -> A
EXT16 OUT -> B
//(A + B \rightarrow RES)
RES -> DMEM ADDR
```

```
DMEM_OUT -> EXT8_in
EXT8_out -> Rd
```

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),寄存器文件 (RegFile), ALU, EXT8 (无符号扩展),EXT16 (符号扩展),数据存储器 (DMEM)

#### 1.19 LHU



格式: LHU rt, offset(base)

#### 操作:


```
PC -> IMEM
PC + 4 -> NPC
NPC -> PC

IMEM[15:0] -> EXT16
Rs -> A
EXT16_OUT -> B
//(A + B -> RES)

RES -> DMEM_ADDR
DMEM_OUT -> EXT16_in
EXT16_out -> Rd
```

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),寄存器文件 (RegFile), ALU,EXT16(无符号扩展),EXT16(符号扩展),数据存储器 (DMEM)

#### 1.20 LB



格式: LB rt, offset(base)

### 操作:

PC -> IMEM


```
PC + 4 -> NPC
NPC -> PC

IMEM[15:0] -> EXT16
Rs -> A
EXT16_OUT -> B
//(A + B -> RES)

RES -> DMEM_ADDR
DMEM_OUT -> EXT8_in
EXT8_out -> Rd
```

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),寄存器文件 (RegFile), ALU, EXT8 (符号扩展),EXT16 (符号扩展),数据存储器 (DMEM)

#### 1.21 LH



格式: LH rt, offset(base)

操作:


PC -> IMEM
PC + 4 -> NPC
NPC -> PC

IMEM[15:0] -> EXT16
Rs -> A

EXT16\_OUT -> B
//(A + B -> RES)

RES -> DMEM\_ADDR
DMEM\_OUT -> EXT16\_in
EXT16\_out -> Rd

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),寄存器文件 (RegFile), ALU, EXT16(符号扩展),数据存储器 (DMEM)



格式: SB rt, offset(base)


操作:

PC -> IMEM
PC + 4 -> NPC
NPC -> PC

IMEM[15:0] -> EXT16
EXT16\_OUT -> B
Rs -> A
//(A + B -> RES)
Rt[7:0] -> Data\_in
RES -> DMEM\_ADDR

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),寄存器文件 (RegFile), ALU, EXT16 (符号扩展),数据存储器 (DMEM)

#### 1.23 SH



格式: SH rt, offset(base)


操作:

PC -> IMEM
PC + 4 -> NPC
NPC -> PC

IMEM[15:0] -> EXT16
EXT16\_OUT -> B
Rs -> A
//(A + B -> RES)
Rt[15:0] -> Data\_in
RES -> DMEM\_ADDR

所用部件: PC 寄存器 (PC、NPC), 指令存储器 (IMEM), 寄存器文件 (RegFile), ALU, EXT16 (符号扩展), 数据存储器 (DMEM)

### 1.25 BREAK, SYSCALL



18/36

格式: BREAK (SYSCALL)

操作:


```
PC -> IMEM
PC + 4 -> NPC
NPC -> MUX

NPC -> CP0
DECODER_out -> CP0_CAUSE
(STATUS << 5 -> STATUS)
0x4 -> MUX

MUX(0x4) -> PC
```

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),译码器 (DECODER),多路选择器 (MUX),CP0

#### 1.24 ERET



格式: ERET

操作:


PC -> IMEM
PC + 4 -> NPC
NPC -> MUX

(STAUTS >> 5 -> STATUS)
EPC\_OUT -> MUX

MUX(EPC\_OUT) -> PC

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),多路选择器 (MUX), CPO

#### 1.26 MTHI



格式: MTHI rs


操作:

PC -> IMEM
PC + 4 -> NPC
NPC -> MUX

Rs -> HI\_in

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),寄存器文件 (RegFile),HI\_LO寄存器

#### 1.27 MTLO



格式: MTLO rs


操作:

PC -> IMEM
PC + 4 -> NPC
NPC -> MUX

Rs -> LO\_in

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),寄存器文件 (RegFile),HI LO寄存器

#### 1.28 MFHI



格式: MFHI rd


操作:

PC -> IMEM
PC + 4 -> NPC
NPC -> MUX

HI\_out -> Rd

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),寄存器文件 (RegFile),HI\_LO寄存器

#### 1.29 MFLO




格式: MFLO rd

操作:

PC -> IMEM
PC + 4 -> NPC
NPC -> MUX
LO\_out -> Rd

所用部件: PC 寄存器 (PC、NPC),指令存储器 (IMEM),寄存器文件 (RegFile),HI LO寄存器

#### 1.30 MFC0




格式: MFCO rt, rd

操作:注:做了调整,互换了Rt和Rd,改为Rt输出地址,Rd写入

PC -> IMEM
PC + 4 -> NPC
NPC -> MUX
Rt -> ADDR
CP0\_OUT -> Rd

所用部件: PC 寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),CPO

### 1.31 MTC0




格式: MTCO rt,rs

操作:注:做了调整,互换了Rt和Rs,改为Rt输出地址,Rs写入的数据

PC -> IMEM
PC + 4 -> NPC
NPC -> MUX

Rt -> ADDR
Rs -> CP0\_DATA

所用部件: PC 寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),CPO



格式: CLZ rs, rt


#### 操作:

PC -> IMEM
PC + 4 -> NPC
NPC -> MUX

Rs -> CLZ\_in
CLZ\_out -> Rd

所用部件: PC 寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),CPO

### 1.33 TEQ



格式: TEQ rs,rt

#### 操作:

PC -> IMEM
PC + 4 -> NPC
NPC -> MUX
0x4 -> MUX

Rs -> ALU\_A
Rt -> ALU\_B
ZERO -> Rs - Rt = 0
if ZERO:
PC -> CPO

所用部件: PC 寄存器(PC、NPC),指令存储器(IMEM),寄存器文件(RegFile),译码器(DECODER),多路选择器(MUX),ALU, CP0


# 2. 总体数据通路图

### 2.1 54 条指令 CPU 所用部件


PC, NPC, IMEM, RegFile, ALU, DMEM, | |, ADD, EXT1, EXT5, EXT16, EXT18, MUX

\* Decoder, Controler未在图中画出, MUX6 1与MUX6 2均为六选一多路选择器

#### 2.2 CPU 总数据通路图



#### 2.3 指令操作表



# 三、模块建模

# 1. sccomp\_dataflow 模块

用于连接 CPU、DMEM 和 IMEM, 是哈佛结构 CPU 的顶层模块。

```
module sccomp_dataflow(
input clk_in,
input reset,
                                              .im_addr_in(im_addr_in[12:2]),
output [31:0] inst,
                                              .im_instr_out(im_instr_out) );
output [31:0] pc
                                              DMEM dmem(
);
wire [31:0] pc_out;
                                                  .dm_clk(clk_in),
wire [31:0] dm_addr_temp;
                                                  .dm_ena(dm_ena),
wire [31:0] im_addr_in;
                                                  .dm_r(dm_r),
wire [31:0] im instr out;
                                                  .dm_w(dm_w),
assign im addr in = pc out -
                                                  .sb flag(sb flag),
32'h00400000;
                                                  .sh flag(sh flag),
                                                  .sw_flag(sw_flag),
wire dm ena;
                                                  .lb_flag(lb_flag),
wire dm r, dm w;
                                                  .lh_flag(lh_flag),
.lbu_flag(lbu_flag),
wire [31:0] dm addr;
wire [31:0] dm data out;
                                                  .lhu flag(lhu flag),
wire [31:0] dm data w;
                                                  .lw flag(lw flag),
wire sb_flag;
                                                  .dm addr(dm addr[6:0]),
wire sh_flag;
wire sw_flag;
                                                  .dm_data_in(dm_data_w),
                                                  .dm data out(dm data out)
wire lb_flag;
                                                  );
wire lh flag;
wire lbu flag;
                                              cpu sccpu(
wire lhu_flag;
                                                  .clk(clk in),
wire lw_flag;
                                                  .ena(1'b1),
                                                  .rst(reset),
assign dm_addr = dm_addr_temp -
                                                  .instr_in(im_instr_out),
32'h10010000;
                                                  .dm data(dm data out),
assign pc = pc out;
                                                  .dm ena(dm ena),
assign inst = im instr out;
                                                  .dm_w(dm_w),
                                         24/36
```

```
.dm_r(dm_r),
.pc_out(pc_out),
.dm_addr(dm_addr_temp),
.dm_data_w(dm_data_w),
.sb_flag(sb_flag),
.sh_flag(sh_flag),
.sw_flag(sw_flag),
.sw_flag(sb_flag),
.sb_flag(sh_flag),
.sw_flag(sh_flag),
.sw_flag(sh_flag),
.sw_flag(sh_flag),
endmodule
```

### 2. cpu 模块

调用 ALU 模块、PC 模块和 RegFile 模块,并通过Decoder模块和Controler模块对信号进行处理,是本次实验的核心部分。

```
= 6'd31;
module cpu(
                                          parameter CLZ
   input clk,
                                         parameter JALR = 6'd32;
                                         parameter MTHI = 6'd33;
    input ena,
                                         parameter MTLO
                                                           = 6'd34;
    input rst,
                                        parameter MFHI
    input [31:0] instr in,
                                                           = 6'd35;
                                                          = 6'd36;
                                        parameter MFLO parameter SB
    input [31:0] dm data,
                                                          = 6'd37;
    output dm ena,
                                        parameter SH
                                                          = 6'd38;
    output dm w,
                                                         = 6'd39;
    output dm r,
                                        parameter LB
                                                        = 6'd40;
= 6'd41;
                                        parameter LH
    output [31:0] pc_out,
                                        parameter LBU
    output [31:0] dm_addr,
                                        parameter LHU
    output [31:0] dm data w,
                                                           = 6'd42;
                                         parameter ERET
    output sb flag,
                                                           = 6'd43;
                                         parameter BREAK = 6'd44;
    output sh flag,
   output sw flag,
                                        parameter SYSCALL = 6'd45;
    output lb flag,
                                        parameter TEQ = 6'd46;
                                        parameter MFC0
                                                           = 6'd47;
    output lh_flag,
                                        parameter MTC0
                                                           = 6'd48;
    output lbu_flag,
                                        parameter MULTU = 6'd50;
parameter DIV = 6'd51;
    output lhu flag,
    output lw flag
   );
                                        parameter DIVU = 6'd52;
parameter ADD = 6'd0;
parameter ADDU = 6'd1;
                                        parameter BGEZ = 6'd53;
parameter SUB = 6'd2;
                                         /* Decoder */
parameter SUBU = 6'd3;
                                         wire [53:0] op flags;
parameter AND = 6'd4;
               = 6'd5;
                                         wire [4:0] RsC;
parameter OR
                                         wire [4:0] RtC;
parameter XOR = 6'd6;
parameter NOR = 6'd7;
                                        wire [4:0] RdC;
parameter SLT = 6'd8;
                                        wire [4:0] shamt;
parameter SLTU = 6'd9;
                                        wire [15:0] immediate;
parameter SLL
               = 6'd10;
                                         wire [25:0] address;
parameter SRL = 6'd11;
parameter SRA = 6'd12;
                                         /* Controler */
parameter SLLV = 6'd13;
                                         wire reg w;
                                         wire [4:\overline{0}] cause;
parameter SRLV = 6'd14;
parameter SRAV = 6'd15;
                                         wire [10:0] mux;
                                         wire [2:0] mux6_1;
wire [2:0] mux6_2;
wire [4:0] ext_ena;
parameter JR
               = 6'd16;
parameter ADDI = 6'd17;
parameter ADDIU = 6'd18;
                                         wire cat_ena;
parameter ANDI = 6'd19;
parameter ORI = 6'd20;
                                         /* ALU */
parameter XORI = 6'd21;
parameter LW = 6'd22;
                                         wire [31:0] a, b;
                                         wire [3:0] aluc;
wire [31:0] alu_data_out;
parameter SW
               = 6'd23;
parameter BEQ
               = 6'd24;
parameter BNE = 6'd25;
                                         wire zero, carry, negative, overflow;
parameter SLTI = 6'd26;
parameter SLTIU = 6'd27;
                                         /* RegFile */
parameter LUI = 6'd28;
                                         wire [31:0] Rd_data_in;
               = 6'd29;
                                          wire [31:0] Rs_data_out;
parameter J
parameter JAL = 6'd30;
                                          wire [31:0] Rt data out;
```

```
/* PC寄存器 */
                                         /* ||拼接器线路 */
wire [31:0] pc addr in;
                                         wire [31:0] cat out;
                                         assign cat_out = cat_ena ?
wire [31:0] pc_addr_out;
                                         {pc_out[31:28], address[25:0], 2'h0}:
                                          32'hz;
/* HI LO寄存器 */
wire HI_w;
wire LO_w;
                                         /* NPC线路 */
                                         wire [31:0] npc;
wire [31:0] HI out;
wire [31:0] LO out;
                                         wire [31:0] add out 61;
                                                                    //加法器,对
                                         应6选1通路
/* DIV模块用 */
                                         wire [31:0] add out 62; //加法器,对
wire sign flag;
                                         应第二个6选1通路
wire [31:0] DIV A;
                                         assign npc = pc addr out + 4;
wire [31:0] DIV_B;
wire [31:0] DIV R;
                                         /* 多路选择器线路 */
wire [31:0] DIV Q;
                                         wire [31:0] mux1 out;
                                         wire [31:0] mux2 out;
/* MUL模块用 */
                                         wire [31:0] mux3 out;
wire [31:0] MUL A;
                                         wire [31:0] mux4 out;
wire [31:0] MUL B;
                                         wire [31:0] mux5 out;
wire [31:0] MUL HI;
                                         wire [31:0] mux6_out;
wire [31:0] MUL_LO;
                                         wire [31:0] mux7_out;
wire [31:0] mux8_out;
/* CP0模块用 */
                                         wire [31:0] mux9 out;
wire [31:0] cp0_out;
                                         wire [31:0] mux10 out;
wire [31:0] epc_out;
                                        wire [31:0] mux6 \overline{1} out;
/* CLZ模块用 */
                                        wire [31:0] mux6_2_out;
wire [31:0] CLZ out;
                                         assign mux1_out = mux[1] ?
/* 符号、数据扩展器线路 */
                                         Rt_data_out : Rs_data_out;
                                         assign mux2 out = mux[2] ?
wire [31:0] ext1 out;
                                         ext16 out signed : ext16 out;
wire [31:0] ext5_out;
                                         assign mux3 out = mux[3] ?
wire [31:0] ext16 out;
                                         ext5_out : Rs_data_out;
wire signed [31:0] ext16 out signed;
                                          assign mux4_out = mux[4]
wire signed [31:0] ext18 out signed;
                                         mux2_out : Rt_data_out;
                                          assign mux5_out = mux[5] ?
assign ext1 out
                                         mux9 out : Rs data out;
(op_flags[SLT] || op_flags[SLTU]) ?
                                          assign mux6_out = mux[6] ?
negative :
                                         mux10_out: Rs_data_out;
                                          assign mux7_out = mux[7]
(op flags[SLTI] || op_flags[SLTIU]) ?
                                          LO out : HI out;
carry : 32'hz;
                                          assign mux8 out = mux[8]
assign ext5 out
                                          alu data out : ext1 out;
(op flags[SLL] || op flags[SRL]
                                 - 11
op flags[SRA]) ? shamt : 32'hz;
                                          assign mux9_out = mux[9] ? DIV_R :
                                         MUL HI;
assign ext16 out
(op_flags[ANDI] || op_flags[ORI] ||
                                          assign mux10_out = mux[10] ? DIV_Q :
op_flags[XORI] || op_flags[LUI]) ?
                                         MUL LO;
{ 16'h0 , immediate[15:0] } : 32'hz;
assign ext16_out_signed =
                                          /* PC线路 */
(op_flags[ADDI] || op_flags[ADDIU] ||
                                          assign pc_addr_in = mux6_1_out;
op_flags[LW]
             || op_flags[SW] ||
                                          assign add_out_61 = ext18_out_signed
                                          + npc;
op_flags[SLTI] || op_flags[SLTIU] ||
                                          assign add_out_62 = pc_addr_out + 4;
             || op_flags[SH] ||
op flags[SB]
                                          /* ALU 接线口 */
             || op_flags[LH]
op flags[LB]
                                 assign a = mux3 out;
op flags[LBU] || op flags[LHU]) ?
                                          assign b = op flags[BGEZ] ? 32'd0 :
\{ \{16 \{ immediate[15] \} \} \}
                                         mux4_out;
immediate[15:0] } : 32'hz;
assign ext18 out signed =
                                          /* IMEM接口 */
(op_flags[BEQ] || op_flags[BNE] ||
                                         assign pc_out = pc_addr_out;
op flags[BGEZ]) ?
{{14{immediate[15]}}, immediate[15:0],
                                          /* DMEM接口 */
2'b0} : 32'hz;
                                          assign dm ena
                                                          = (dm r | | dm w) ?
                                          1'b1 : 1'b0;
```

```
assign dm_addr = alu data out;
                                          数据
assign dm_data_w = Rt_data_out;
                                                                            //ZF标
                                               .zero(zero),
assign sb_flag = op_flags[SB];
assign sh_flag = op_flags[SH];
                                           志位, BEQ/BNE使用
                                            .carry(carry),
                                                                            //CF标
assign sw flag = op flags[SW];
                                           志位, SLTI/SLTIU使用
assign lb flag = op flags[LB];
                                               .negative(negative),
assign lh flag = op flags[LH];
                                           //NF(SF)标志位,SLT/SLTU使用
assign lbu_flag = op_flags[LBU];
assign lhu_flag = op_flags[LHU];
                                               .overflow(overflow)
                                                                            //oF标
assign lw_flag
                 = op_flags[LW];
                                           志位, 其实没有用到
                                               );
/* 寄存器堆线路 */
assign Rd_data_in = mux6_2_out;
                                           /* 实例化寄存器堆 */
                                           regfile cpu ref(
/* DIV MUL用 */
                                               .reg_clk(clk),
assign sign_flag = op_flags[MUL] ||
                                               .reg ena(ena),
op flags[DIV] ? 1'b1 : 1'b0;
                                               .rst(rst),
assign MUL_A = op_flags[MUL] ||
                                               .reg_w(reg_w),
op_flags[MULTU] ? Rs_data_out : 32'hz;
                                               .RdC(RdC),
assign MUL_B = op_flags[MUL] ||
op_flags[MULTU] ? Rt_data_out : 32'hz;
                                               .RtC(RtC),
                                               .RsC(RsC),
assign DIV_A = op_flags[DIV] ||
                                               .Rd data in (Rd data in),
op flags[DIVU] ? Rs data out : 32'hz;
                                               .Rs data out (Rs data out),
assign DIV B = op flags[DIV] ||
                                               .Rt data out(Rt data out)
op_flags[DIVU] ? Rt_data_out : 32'hz;
/* 实例化译码器 */
                                           /* 实例化PC寄存器 */
Decoder Decoder_inst(
                                           PC PC inst(
    .instr in(instr in),
                                               .pc clk(clk),
    .op flags(op flags),
                                               .pc ena(ena),
    .RsC(RsC),
                                               .rst(rst),
    .RtC(RtC),
                                               .pc addr in(pc addr in),
    .RdC(RdC),
                                               .pc addr out (pc addr out)
    .shamt(shamt),
    .immediate(immediate),
    .address(address)
                                           /* 实例化HI LO寄存器 */
    );
                                           HI LO HI LO inst(
                                               .HI_LO_clk(clk),
/* 实例化控制器 */
                                               .HI_LO_ena(ena),
Controler Controler inst(
                                               .HI LO rst(rst),
    .op_flags(op_flags),
                                               .HI in (mux5 out),
    .zero_flag(zero),
                                               .LO_in(mux6_out),
    .sign_flag(negative),
                                               .HI_w(HI_w),
    .reg w(reg w),
                                               .LO_w(LO_w),
    .aluc(aluc),
                                               .HI out(HI out),
    .dm r(dm r),
                                               .LO_out(LO_out)
    .dm w(dm w),
                                               );
    .HI_w(HI_w),
    .LO_w(LO_w),
                                                                        //选PC
                                           MUX MUX6 1(
    .cause (cause),
                                               .chosen(mux6 1),
    .ext ena(ext ena),
                                               .line0(Rs data out),
    .cat ena(cat ena),
                                               .line1(npc),
    .mux(mux),
                                                .line2(add out 61),
    .mux6 1 (mux6 1),
                                                .line3(32'h00400004),
                                                                        //出口
    .mux6 2(mux6 2)
                                                .line4(epc_out),
    );
                                               .line5(cat out),
                                               .line6(32'bz),
/* 实例化ALU */
                                               .line7(32'bz),
ALU ALU inst(
                                               .MUX out(mux6 1 out)
                                 //对应
    .A(a),
                                               );
A接口
                                           MUX MUX6 2(
                                 //对应
    .B(b),
                                               .chosen(mux6 2),
B接口
                                               .line0(dm_data),
    .ALUC(aluc),
                                               .line1(mux7 out),
//ALUC四位操作指令
                                               .line2(CLZ_out),
    .alu data out(alu data out),//输出
```

```
.line3(mux8 out),
    .line4(32'bz),
                                                 CPO CPO inst(
                                                      .cp0_clk(clk),
.cp0_rst(rst),
.cp0_ena(ena),
    .line5(add out 62),
    .line6(cp0 out),
    .line7(32'bz),
    .MUX out(mux6 2 out)
                                                      .MFC0(op flags[MFC0]),
                                                      .MTC0(op flags[MTC0]),
    );
                                                      .ERET(op_flags[ERET]),
DIV DIV_inst(
                                                      .PC(npc),
    .sign_flag(sign_flag),
                                                      .addr(mux1_out),
    .A(DIV_A),
                                                      .cause(cause),
    .B(DIV B),
                                                      .data_in(Rt_data_out),
    .R(DIV R),
                                                      .CP0 \overline{\text{out}}(\overline{\text{cp0}}) out),
    .Q(DIV Q)
                                                      .EPC out(epc out)
    );
                                                      );
MUL MUL inst(
                                                 CLZ CLZ inst(
                                                      .CLZ_in(Rs_data_out),
    .sign flag(sign flag),
    .A(MUL A),
                                                      .CLZ_out(CLZ_out)
    .B (MUL B),
    .HI(MUL HI),
    .LO(MUL LO)
                                                 endmodule
    ) ;
```

### 3. IMEM 模块

```
用于封装 ROM 的 IP 核,进行读取指令
module IMEM(
    input [10:0] im_addr_in,
    output [31:0] im_instr_out
    );

simulate imem(
    .a(im_addr_in),
    .spo(im_instr_out)
    );
Endmodule
```

### 4. DMEM 模块

```
用于读写数据到内存
module DMEM(
   input dm clk,
    input dm_ena,
    input dm_r,
    input dm w,
    input sb_flag,
    input sh_flag,
input sw_flag,
    input lb flag,
    input lh flag,
    input lbu_flag,
    input lhu_flag,
    input lw flag,
    input [6:0] dm_addr,
    input [31:0] dm_data_in,
    output [31:0] dm_data_out
reg [31:0] dmem [31:0];
assign dm data out = (dm ena \&\& dm r \&\& !dm w) ?
(lb flag ? { \{24\{dmem[dm \ addr][7]\}\}\ , dmem[dm \ addr][7:0] } :
(lbu_flag ? { 24'h0 , dmem[dm_addr][7:0] } :
\{16\{dmem[dm_addr>> 1][15]\}\}\, dmem[dm_addr>> 1][15:0]\}:
(lhu flag ? { 16'h0 , dmem[dm addr >> 1][15:0] } :
(lw flag ? dmem[dm addr >> 2]: 32'bz))))) : 32'bz;
```

```
always @(negedge dm_clk)
begin
    if(dm_ena && dm_w &&!dm_r) begin
        if(sb_flag)
            dmem[dm_addr][7:0] <= dm_data_in[7:0];
        else if(sh_flag)
            dmem[dm_addr >> 1][15:0] <= dm_data_in[15:0];
        else if(sw_flag)
            dmem[dm_addr >> 2] <= dm_data_in;
        end
end</pre>
```

# 5. regfile 模块

```
寄存器堆,用于配合指令的输入输出。
```

```
module regfile(
                           //时钟信号
input reg_clk,
                           //使能信号
input reg_ena,
                          //复位信号,高电平有效(检测上升沿)
input rst_n,
input reg w,
                          //写信号
input [4:0] RdC,
                          //Rd 地址 (写入端)
output [31:0] Rt data out
                           //Rt对应的输出数据
);
reg [31:0] array reg [31:0];
                                                 array reg[19] = 32'h0;
always @(negedge reg clk or posedge
                                                array reg[20] = 32'h0;
                                                array_reg[21] = 32'h0;
rst n)
begin
                                                array reg[22] = 32'h0;
                                                array_reg[23] = 32'h0;
    if(rst n && reg ena) begin
                                                array_reg[24] = 32'h0;
        array_reg[0] = 32'h0;
        array_reg[1] = 32'h0;
                                                array_reg[25] = 32'h0;
        array_reg[2] = 32'h0;
                                                array reg[26] = 32'h0;
        array reg[3] = 32'h0;
                                                array reg[27] = 32'h0;
                                                array_reg[28] = 32'h0;
        array_reg[4] = 32'h0;
        array_reg[5] = 32'h0;
                                                array_reg[29] = 32'h0;
        array_reg[6] = 32'h0;
array_reg[7] = 32'h0;
                                                 array reg[30] = 32'h0;
                                                 array_reg[31] = 32'h0;
        array_reg[8] = 32'h0;
        array_reg[9] = 32'h0;
                                             else if(reg ena&&reg w&&(RdC!=
        array_reg[10] = 32'h0;
                                        5'h0))
        array_reg[11] = 32'h0;
array_reg[12] = 32'h0;
                                             array reg[RdC] = Rd data in;
                                        end
        array reg[13] = 32'h0;
                                       assign Rs data out = reg ena ?
        array reg[14] = 32'h0;
        array_reg[15] = 32'h0;
                                       array_reg[RsC] : 32'bz;
                                        assign Rt_data_out = reg_ena ?
array_reg[RtC] : 32'bz;
        array_reg[16] = 32'h0;
        array_reg[17] = 32'h0;
        array_reg[18] = 32'h0;
                                        endmodule
```

#### 6. ALU 模块

```
CPU 中的运算器,是 CPU 的计算核心。
module alu(
input [31:0] a,b, //ALU 输入a,b
input [3:0] aluc, //ALU 控制信号
output reg [31:0] r, //ALU 运算结果
output reg zero, //zero 标志位
output reg carry, //carry 标志位
output reg negative, //negative 标志位
```

```
output reg overflow //overflow 标志位
module ALU(
                                            end
    input [31:0] A,
input [31:0] B,
                                            SUBU: begin result <= A - B;
                                            end
    input [3:0] ALUC,
                                            SUB: begin result <= signedA-signedB;
    output [31:0] alu data out,
                                            end
                                            AND: begin result <= A & B;
    output zero,
    output carry,
                                            end
    output negative,
                                            OR:
                                                  begin result <= A | B;
    output overflow
                                            end
                                           XOR: begin result <= A ^ B;
    );
parameter ADDU = 4'b0000;
                                           end
parameter ADD = 4'b0010;
                                           NOR: begin result <= ~(A | B);
parameter SUBU = 4'b0001;
                                           end
parameter SUB = 4'b0011;
                                           LUI1, LUI2: begin result <=
parameter AND = 4'b0100;
                                           { B[15:0] , 16'b0 };
                                                                             end
parameter OR = 4'b0101;
                                           SLT: begin result <= signedA-signedB;</pre>
parameter XOR = 4'b0110;
                                           end
parameter NOR = 4'b0111;
                                           SLTU: begin result <= A - B;
parameter LUI1 = 4'b1000;
                                           end
parameter LUI2 = 4'b1001;
                                           SRA: begin result <= signedB >>>
parameter SLT = 4'b1011;
                                           signedA;
                                                                end
parameter SLTU = 4'b1010;
                                           SLL, SLA: begin result <= B << A;
parameter SRA = 4'b1100;
parameter SLL = 4'b1110;
parameter SLA = 4'b1111;
                                           end
                                           SRL: begin result <= B >> A;
                                            end
parameter SRL = 4'b1101;
                                             endcase
                                            end
reg [32:0] result;
wire signed [31:0] signedA, signedB;
                                            assign alu_data_out = result[31:0];
                                            assign zero = (\overline{result} == 32'b0) ? 1:0;
assign signedA = A;
                                            assign carry = result[32];
assign signedB = B;
                                            assign negative = (ALUC == SLT ?
                                            (signedA < signedB) : ((ALUC ==</pre>
always @(*)
                                            SLTU) ? (A < B) : 1'b0));
begin
case (ALUC)
                                            assign overflow = result[32];
ADDU: begin result <= A + B;
                                            Endmodule
ADD: begin result <= signedA+signedB;
```

# 7. Decoder 模块

指令的译码器,根据指令置31个标识符中某一个,并将信息分为Rsc,Rdc,Rtc,shamt,

immediate, address.

```
module Decoder(
    input [31:0] instr in,
    output [53:0] op flags,
    output [4:0] RsC, output [4:0] RtC,
    output [4:0] RdC,
    output [4:0] shamt,
    output [15:0] immediate,
    output [25:0] address
    );
                                               parameter SLTU_OPE = 6'b101011;
parameter SLL_OPE = 6'b0000000;
parameter ADD OPE = 6'b100000;
parameter ADDU OPE = 6'b100001;
                                               parameter SRL_OPE = 6'b000010;
parameter SUB \overline{OPE} = 6'b100010;
parameter SUBU_OPE = 6'b100011;
                                               parameter SRA_OPE = 6'b000011;
                                               parameter SLLV_OPE = 6'b000100;
parameter SRLV_OPE = 6'b000110;
parameter SRAV_OPE = 6'b000111;
parameter AND_\overline{OPE} = 6'b100100;
parameter OR OPE
                       = 6'b100101;
parameter XOR OPE = 6'b100110;
parameter NOR OPE = 6'b100111;
                                               parameter JR \overline{OPE} = 6'b001000;
                                               parameter ADDI OPE = 6'b001000;
parameter SLT_OPE = 6'b101010;
```

```
parameter SLTU = 6'd9;
parameter ADDIU OPE = 6'b001001;
                                                                                                                     parameter SLL = 6'd10;
parameter SRL = 6'd11;
parameter SRA = 6'd12;
parameter SLLV = 6'd13;
parameter ANDI_OPE = 6'b001100;
parameter ORI OPE
                                                          = 6'b001101;
parameter XORI OPE = 6'b001110;
parameter LW \overline{OPE} = 6'b100011;
                                                                                                              parameter SLLV = 6'd13;
parameter SRLV = 6'd14;
parameter SRAV = 6'd15;
parameter JR = 6'd16;
parameter ADDI = 6'd17;
parameter ADDIU = 6'd18;
parameter ANDI = 6'd19;
parameter ORI = 6'd20;
parameter YORI = 6'd21;
parameter SW OPE = 6'b101011;
parameter BEQ_OPE = 6'b000100;
parameter BNE_OPE = 6'b000101;
parameter SLTI_OPE = 6'b001010;
parameter SLTIU_OPE = 6'b001011;
parameter LUI OPE = 6'b001111;
parameter J_{OPE} = 6'b000010;
                                                                                                                       parameter XORI = 6'd21;
parameter \overline{JAL} OPE = 6'b000011;
                                                                                                                      parameter LW = 6'd22;
parameter SW = 6'd23;
parameter BEQ = 6'd24;
parameter CLZ OPE
                                                             = 6'b100000;
parameter JALR OPE = 6'b001001;
parameter MTHI OPE = 6'b010001;
                                                                                                                      parameter BNE = 6'd25;
parameter MFHI_OPE = 6'b010000;
                                                                                                                       parameter SLTI = 6'd26;
                                                                                                                       parameter SLTIU = 6'd27;
parameter MTLO_OPE
                                                               = 6'b010011;
parameter MTLO_OPE = 6'b010011;
parameter MFLO_OPE = 6'b010010;
parameter SB_OPE = 6'b101000;
                                                                                                                       parameter LUI = 6'd28;
parameter J = 6'd29;
parameter SH OPE
                                                             = 6'b101001;
                                                                                                                        parameter JAL = 6'd30;
parameter LB_OPE
                                                             = 6'b100000;
                                                                                                                                                                         = 6'd31;
parameter LH_OPE = 6'b100001;
parameter LBU_OPE = 6'b100100;
parameter LHU_OPE = 6'b100101;
                                                                                                                       parameter CLZ
parameter LH_OPE = 6'b100001; parameter CLZ = 6'd31; parameter LBU_OPE = 6'b100100; parameter JALR = 6'd32; parameter LHU_OPE = 6'b100101; parameter MTHI = 6'd33; parameter ERET_OPE = 6'b011000; parameter MTLO = 6'd34; parameter BREAK_OPE = 6'b001101; parameter MFHI = 6'd35; parameter SYSCALL_OPE = 6'b001100; parameter MFLO = 6'd36; parameter TEQ_OPE = 6'b101100; parameter SB = 6'd37; parameter MFCO_OPE = 5'b000000; parameter SB = 6'd38; parameter MUL_OPE = 6'b011000; parameter LB = 6'd40; parameter MUL_OPE = 6'b011001; parameter LBU = 6'd41.
                                                                                                                       parameter LBU
parameter MULTU OPE = 6'b011001;
                                                                                                                                                                            = 6'd41;
parameter DIV OPE = 6'b011010;
                                                                                                                        parameter LHU
                                                                                                                                                                               = 6'd42;
                                                                                                                        parameter ERET = 6'd43;
parameter BREAK = 6'd44;
parameter DIVU_OPE = 6'b011011;
parameter BGEZ_OPE = 6'b000001;
                                                                                                                        parameter SYSCALL = 6'd45;
parameter ADD = 6'd0;
                                                                                                                        parameter TEQ = 6'd46;
parameter ADDU = 6'd1;
                                                                                                                        parameter MFC0
                                                                                                                                                                               = 6'd47;
                                                                                                                       parameter MTC0 = 6'd48;
parameter MULT = 6'd49
parameter MULTU = 6'd50;
parameter SUB
                                               = 6'd2;
 parameter SUBU = 6'd3;
                                                                                                                                                                               = 6'd49;
parameter AND = 6'd4;
parameter OR
                                              = 6'd5;
                                                                                                                       parameter DIV
                                                                                                                                                                           = 6'd51;
                                              = 6'd6;
                                                                                                                       parameter DIVU
                                                                                                                                                                               = 6'd52;
parameter XOR
                                                                                                                        parameter BGEZ
                                                                                                                                                                               = 6'd53;
                                              = 6'd7;
parameter NOR
parameter SLT = 6'd8;
 assign op flags[ADD] = ((instr in[31:26] == 6'h0) \&\& (instr in[5:0] ==
ADD OPE )) ? 1'b1 : 1'b0;
 assign op_flags[ADDU] = ((instr_in[31:26] == 6'h0) && (instr_in[5:0] ==
 ADDU OPE)) ? 1'b1 : 1'b0;
 assign op_flags[SUB] = ((instr_in[31:26] == 6'h0) \&\& (instr_in[5:0] == 6'
 SUB OPE )) ? 1'b1 : 1'b0;
 assign op flags[SUBU] = ((instr in[31:26] == 6'h0) && (instr in[5:0] ==
 SUBU OPE)) ? 1'b1 : 1'b0;
 assign op_flags[AND] = ((instr_in[31:26] == 6'h0) && (instr_in[5:0] == \frac{1}{2}
 AND OPE ) ? 1'b1 : 1'b0;
 assign op_flags[OR] = ((instr_in[31:26] == 6'h0) \&\& (instr_in[5:0] == 6'h0) \&\&
 OR OPE )) ? 1'b1 : 1'b0;
 assign op flags[XOR] = ((instr in[31:26] == 6'h0) \&\& (instr in[5:0] ==
 XOR OPE )) ? 1'b1 : 1'b0;
 assign op flags[NOR] = ((instr in[31:26] == 6'h0) \&\& (instr in[5:0] ==
 NOR_OPE )) ? 1'b1 : 1'b0;
 assign op_flags[SLT] = ((instr_in[31:26] == 6'h0) \&\& (instr_in[5:0] == 6'
 SLT OPE )) ? 1'b1 : 1'b0;
 assign op_flags[SLTU] = ((instr_in[31:26] == 6'h0) && (instr_in[5:0] ==
 SLTU OPE)) ? 1'b1 : 1'b0;
```

```
assign op flags[SLL] = ((instr in[31:26] == 6'h0) \&\& (instr in[5:0] ==
SLL_OPE )) ? 1'b1 : 1'b0;
assign op_flags[SRL] = ((instr_in[31:26] == 6'h0) && (instr_in[5:0] ==
SRL_OPE )) ? 1'b1 : 1'b0;
assign op flags[SRA] = ((instr in[31:26] == 6'h0) \&\& (instr in[5:0] ==
SRA OPE )) ? 1'b1 : 1'b0;
assign op_flags[SLLV] = ((instr_in[31:26] == 6'h0) && (instr_in[5:0] ==
SLLV OPE)) ? 1'b1 : 1'b0;
assign op_flags[SRLV] = ((instr_in[31:26] == 6'h0) \& (instr_in[5:0] == 6'h0)
SRLV OPE) ? 1'b1 : 1'b0;
assign op flags[SRAV] = ((instr in[31:26] == 6'h0) && (instr in[5:0] ==
SRAV OPE)) ? 1'b1 : 1'b0;
assign op_flags[JR]
                       = ((instr in[31:26] == 6'h0) && (instr in[5:0] ==
JR_OPE )) ? 1'b1 : 1'b0;
assign op flags[ADDI] = (instr in[31:26] == ADDI OPE ) ? 1'b1 : 1'b0;
assign op flags[ADDIU] = (instr in[31:26] == ADDIU OPE) ? 1'b1 : 1'b0;
assign op flags[ANDI] = (instr in[31:26] == ANDI OPE ) ? 1'b1 : 1'b0;
                       = (instr_in[31:26] == ORI_OPE ) ? 1'b1 : 1'b0;
assign op_flags[ORI]
                       = (instr_in[31:26] == XORI_OPE ) ? 1'b1 : 1'b0;
= (instr_in[31:26] == LW_OPE ) ? 1'b1 : 1'b0;
assign op_flags[XORI]
assign op flags[LW]
                        = (instr_in[31:26] == SW_OPE
                                                       ) ? 1'b1 : 1'b0;
assign op_flags[SW]
assign op flags[BEQ]
                        = (instr in[31:26] == BEQ OPE ) ? 1'b1 : 1'b0;
assign op_flags[BNE]
                        = (instr_in[31:26] == BNE_OPE ) ? 1'b1 : 1'b0;
                       = (instr_in[31:26] == SLTI_OPE ) ? 1'b1 : 1'b0;
assign op_flags[SLTI]
assign op_flags[SLTIU] = (instr_in[31:26] == SLTIU_OPE) ? 1'b1 : 1'b0; assign op_flags[LUI] = (instr_in[31:26] == LUI_OPE ) ? 1'b1 : 1'b0;
assign op flags[J]
                        = (instr in[31:26] == J OPE
                                                         ) ? 1'b1 : 1'b0;
assign op flags[JAL]
                        = (instr in[31:26] == JAL OPE ) ? 1'b1 : 1'b0;
assign op_flags[CLZ] =
CLZ OPE )) ? 1'b1 : 1'b0;
                          = ((instr in[31:26] == 6'b011100) && (instr in[5:0] ==
assign op_flags[JALR]
                          = ((instr in[31:26] == 6'h0) && (instr in[5:0] ==
JALR OPE )) ? 1'b1 : 1'b0;
assign op_flags[MTHI]
                         = ((instr in[31:26] == 6'h0) && (instr in[5:0] ==
MTHI_OPE )) ? 1'b1 : 1'b0;
                         = ((instr in[31:26] == 6'h0) && (instr in[5:0] ==
assign op_flags[MTLO]
MTLO_OPE )) ? 1'b1 : 1'b0;
assign op flags[MFHI]
                         = ((instr in[31:26] == 6'h0) && (instr in[5:0] ==
MFHI_OPE )) ? 1'b1 : 1'b0;
                         = ((instr_in[31:26] == 6'h0) && (instr_in[5:0] ==
assign op_flags[MFLO]
MFLO OPE )) ? 1'b1 : 1'b0;
                         = (instr in[31:26] == SB OPE ) ? 1'b1 : 1'b0;
assign op_flags[SB]
assign op_flags[SH]
                          = (instr in[31:26] == SH OPE ) ? 1'b1 : 1'b0;
assign op flags[LB]
                          = (instr in[31:26] == LB OPE ) ? 1'b1 : 1'b0;
assign op_flags[LH]
                          = (instr_in[31:26] == LH_OPE ) ? 1'b1 : 1'b0;
                          = (instr_in[31:26] == LBU_OPE ) ? 1'b1 : 1'b0;
= (instr_in[31:26] == LHU_OPE ) ? 1'b1 : 1'b0;
assign op_flags[LBU]
assign op flags[LHU]
assign op flags[ERET]
                          = ((instr in[31:26] == 6'b010000) && (instr in[5:0] ==
ERET OPE) && (instr in[25:21] == 5'b10000)) ? 1'b1 : 1'b0;
assign op flags[BREAK]
                         = ((instr in[31:26] == 6'h0) && (instr in[5:0] ==
BREAK OPE
           )) ? 1'b1 : 1'b0;
assign op_flags[SYSCALL] = ((instr_in[31:26] == 6'h0) && (instr_in[5:0] == \frac{1}{2}
SYSCALL OPE )) ? 1'b1 : 1'b0;
                          = ((instr_in[31:26] == 6'h0) && (instr_in[5:0] ==
assign op_flags[TEQ]
TEQ OPE
            )) ? 1'b1 : 1'b0;
                         = ((instr_in[31:26] == 6'b010000) && (instr in[5:0] ==
assign op_flags[MFC0]
6'h0) && (instr_in[25:21] == MFCO_OPE)) ? 1'b1 : 1'b0;
assign op_flags[MTC0]
                          = ((instr in[31:26] == 6'b010000) && (instr in[5:0] ==
6'h0) && (instr in[25:21] == MTCO OPE)) ? 1'b1 : 1'b0;
                           = ((instr in[31:26] == 6'b0) && (instr in[5:0] ==
assign op_flags[MULT]
            )) ? 1'b1 : 1'b0;
MUL OPE
                         = ((instr_in[31:26] == 6'h0) && (instr in[5:0] ==
assign op_flags[MULTU]
MULTU OPE
           )) ? 1'b1 : 1'b0;
                         = ((instr in[31:26] == 6'h0) && (instr in[5:0] ==
assign op flags[DIV]
DIV OPE
           )) ? 1'b1 : 1'b0;
assign op_flags[DIVU]
                         = ((instr_in[31:26] == 6'h0) && (instr_in[5:0] ==
           )) ? 1'b1 : 1'b0;
DIVU_OPE
assign op flags[BGEZ] = ((instr in[31:26] == BGEZ OPE) && (instr in[20:16]
```

```
assign RsC =
(op flags[ADD] || op flags[ADDU] || op flags[SUB] || op flags[SUBU] ||
op flags[AND] || op flags[OR] || op flags[XOR] || op flags[NOR] ||
op_flags[SLT] || op_flags[SLTU] || op_flags[SLLV] || op_flags[SRLV]
op_flags[SRAV] || op_flags[JR] || op_flags[ADDI] || op_flags[ADDIU] ||
op_flags[ANDI] || op_flags[ORI]
                                 || op_flags[XORI] || op_flags[LW]
op_flags[SW] || op_flags[BEQ] || op_flags[BNE] || op_flags[SLTI]
                                                                       -1
op flags[SLTIU]|| op flags[CLZ] || op flags[JALR] || op flags[MTHI]
                                                                       op_flags[MTLO] || op_flags[SB]
                                || op_flags[SH] || op_flags[LB]
                                                                        op_flags[LH] || op_flags[LBU] || op_flags[LHU] || op_flags[TEQ] op_flags[MULT] || op_flags[MULTU]|| op_flags[DIV] || op_flags[DIVU]
                                                                       -1
op flags[BGEZ]) ? instr in[25:21] :
(op flags[MTC0] ? instr in[15:11] : 5'hz);
assign RtC =
(op_flags[ADD] || op_flags[ADDU] || op_flags[SUB] || op_flags[SUBU] ||
                                  | op_flags[XOR] | op_flags[NOR]
op flags[AND] || op flags[OR]
              || op_flags[SLTU] || op_flags[SLL]
                                                      || op_flags[SRL] ||
op flags[SLT]
op_flags[SRA] || op_flags[SLLV] || op_flags[SRLV] || op_flags[SRAV] ||
op_flags[SW] || op_flags[BEQ] || op_flags[BNE] || op_flags[SB] ||
op_flags[SH] || op_flags[TEQ] || op_flags[MTCO] || op_flags[MULT] ||
op_flags[MULTU]|| op_flags[DIV] || op_flags[DIVU]) ? instr_in[20:16] :
(op_flags[MFC0] ? instr_in[15:11] : 5'hz);
assign RdC =
(op_flags[ADD] || op_flags[ADDU] || op_flags[SUB] || op_flags[SUBU] ||
                                  || op_flags[XOR] || op_flags[NOR]
|| op_flags[SLL] || op_flags[SRL]
op_flags[AND] || op_flags[OR]
op_flags[SLT] || op_flags[SLTU]
                                                                        | \cdot |
op_flags[SRA] || op_flags[SLLV] || op_flags[SRLV] || op_flags[SRAV] ||
op flags[CLZ] || op flags[JALR] || op flags[MFHI] || op flags[MFLO] ||
op flags[MULT]) ? instr in[15:11] : ((
op flags[ADDI] || op flags[ADDIU] || op flags[ANDI] || op flags[ORI]
                                                                        op flags[LBU] || op_flags[LHU] ) ? instr_in[20:16] : (op_flags[JAL] ? 5'd31 :
5'hz));
assign shamt =
(op_flags[SLL] || op_flags[SRL] || op_flags[SRA]) ? instr_in[10:6] : 5'hz;
assign immediate =
(op_flags[ADDI] || op_flags[ADDIU] || op_flags[ANDI] || op_flags[ORI] ||
                                                   || op_flags[BEQ] ||
|| op flags[SLTIU] || op flags[LUI] ||
op_flags[BNE] || op_flags[SLTI]
               || op_flags[SH]
                                  || op flags[LB]
op flags[SB]
                                                     || op flags[LH] ||
op flags[LBU] || op flags[LHU]
                                 || op flags[BGEZ]) ? instr in[15:0] : 16'hz;
assign address = (op_flags[J] || op_flags[JAL]) ? instr_in[25:0] : 26'hz;
endmodule
8. Controler 模块
cpu的控制器,根据当前要执行的指令输出各个元器件的状态
module Controler(
    input [53:0] op_flags,
    input zero_flag,
    input sign flag,
    output reg w,
```

== 5'b00001) ) ? 1'b1 : 1'b0;

output [3:0] aluc,
output dm\_r,
output dm\_w,
output HI w,

```
output LO w,
    output [4:0] cause,
    output [4:0] ext ena,
    output cat ena,
    output [10:0] mux,
    output [2:0] mux6_1,
    output [2:0] mux6_2
                                                 parameter SLTIU = 6'd27;
parameter ADD = 6'd0;
                                                 parameter LUI = 6'd28;
parameter ADDU = 6'd1;
parameter SUB = 6'd2;
                                                                    = 6'd29;
                                                 parameter J
                                                 parameter JAL
                                                                    = 6'd30;
= 6'd31;
parameter SUBU
                  = 6'd3;
                                                parameter CLZ = 6'd31;
parameter JALR = 6'd32;
parameter MTHI = 6'd33;
                  = 6'd4;
parameter AND
parameter OR
                  = 6'd5;
parameter XOR = 6'd6;
parameter NOR = 6'd7;
                                                parameter MTLO = 6'd34;
parameter SLT
                  = 6'd8;
                                                parameter MFHI = 6'd35;
                                                parameter MFLO = 6'd36;
parameter SB = 6'd37;
parameter SLTU = 6'd9;
parameter SLL = 6'd10;
                                               parameter SB
parameter SH
parameter SRL = 6'd11;
                                                                      = 6'd38;
                                                parameter LB
parameter SRA = 6'd12;
                                                                      = 6'd39;
parameter SLLV = 6'd13;
                                                parameter LH
                                                                      = 6'd40;
                                               parameter LH = 6'd40;
parameter LBU = 6'd41;
parameter LHU = 6'd42;
parameter ERET = 6'd43;
parameter BREAK = 6'd44;
parameter SYSCALL = 6'd45;
parameter TEQ = 6'd46;
parameter MFCO = 6'd47;
parameter MTCO = 6'd48;
parameter MUL = 6'd49;
parameter MULTU = 6'd50;
parameter DIV = 6'd51;
parameter SRLV = 6'd14;
parameter SRAV = 6'd15;
parameter JR
                  = 6'd16;
parameter ADDI = 6'd17;
parameter ADDIU = 6'd18;
parameter ANDI = 6'd19;
parameter ORI
                   = 6'd20;
parameter XORI = 6'd21;
parameter LW = 6'd22;
parameter SW
                  = 6'd23;
parameter BEQ = 6'd24;
                                                parameter DIV = 6'd51;
                                                 parameter DIVU
                  = 6'd25;
parameter BNE
                                                                        = 6'd52;
parameter SLTI = 6'd26;
                                                 parameter BGEZ = 6'd53;
assign reg w =
(!op_flags[JR] && !op_flags[SW] && !op_flags[BEQ] && !op_flags[BNE]
&&!op_flags[J] && !op_flags[MTHI] && !op_flags[MTLO] && !op_flags[SB]
&&!op_flags[SH] && !op_flags[ERET] && !op_flags[BREAK]&& !op_flags[SYSCALL] &&!op_flags[TEQ]&& !op_flags[MTC0] && !op_flags[MUL] && !op_flags[MULTU]
&&!op flags[DIV]&& !op flags[DIVU] && !op flags[BGEZ]) ? 1'b1 : 1'b0;
assign aluc[3] =
(op_flags[SLT] || op_flags[SLTU] || op_flags[SLLV] || op_flags[SRLV] ||
op_flags[SRAV] || op_flags[SLL] || op_flags[SRL] || op_flags[SRA] ||
op_flags[SLTI] || op_flags[SLTIU] || op_flags[LUI]) ? 1'b1 : 1'b0;
assign aluc[2] =
(op_flags[AND] || op_flags[OR]
                                          || op_flags[XOR] || op_flags[NOR] ||
 op_flags[SLLV] || op_flags[SRLV]
                                         || op_flags[SRAV] || op_flags[SLL]
                                                                                      || op_flags[ANDI] || op_flags[ORI] ||
 op_flags[SRL] || op_flags[SRA]
 op_flags[XORI]) ? 1'b1 : 1'b0;
assign aluc[1] =
(op_flags[ADD] || op_flags[SUB]
  op_flags[SLT] || op_flags[SLTU]
                                          || op_flags[XOR] || op_flags[NOR]
|| op_flags[SLLV] || op_flags[SLL]
                                                                                     - 11
 op_flags[ADDI] || op_flags[XORI] || op_flags[SLTI] || op_flags[SLTIU]||
 op flags[SB] || op flags[SH]
                                          || op flags[LB] || op flags[LH]
                                          || op flags[TEQ] || op flags[BGEZ])
 op flags[LBU] || op flags[LHU]
? 1'b1 : 1'b0;
assign aluc[0] =
(op flags[SUB] || op flags[SUBU] || op flags[OR] || op flags[NOR] ||
 op_flags[SLT] || op_flags[SLLV] || op_flags[SRLV] || op_flags[SLL] ||
                                         || op_flags[SLTI] || op_flags[LUI] ||
 op_flags[SRL] || op_flags[ORI]
 op flags[BEQ] || op flags[BNE]
                                          || op flags[MFC0] || op flags[TEQ] ||
```

```
op flags[BGEZ]) ? 1'b1 : 1'b0;
assign dm_r = op_flags[LW] || op_flags[LB] || op_flags[LH] || op flags[LBU] ||
op_flags[LHU] ? 1'b1 : 1'b0;
assign dm w = op flags[SW] || op flags[SB] || op flags[SH] ? 1'b1 : 1'b0;
assign HI_w = (op_flags[MTHI] || op_flags[MUL] || op_flags[MULTU] ||
op_flags[DIV] || op_flags[DIVU]) ? 1'b1 : 1'b0;
assign LO_w = (op_flags[MTLO] || op_flags[MUL] || op_flags[MULTU] ||
op_flags[DIV] || op_flags[DIVU]) ? 1'b1 : 1'b0;
assign cause = op_flags[SYSCALL] ? 5'b01000 : (op_flags[BREAK] ? 5'b01001 :
(op flags[TEQ] ? 5'b01101 : 5'bz));
assign ext ena[4] =
(op flags[BEQ] || op flags[BNE] || op flags[BGEZ]) ? 1'b1 : 1'b0;
assign ext ena[3] =
(op_flags[ADDI] || op_flags[ADDIU] || op_flags[LW]
                                                      || op flags[SW] ||
|| op_flags[SH] ||
? 1'b1 : 1'b0;
assign ext ena[2] =
(op_flags[ANDI] || op_flags[ORI]
                                    || op flags[XORI] || op flags[LUI])
? 1'b1 : 1'b0;
assign ext ena[1] =
(op_flags[SLL] || op_flags[SRL]
                                    || op_flags[SRA]) ? 1'b1 : 1'b0;
assign ext ena[0] =
(op flags[SLT] || op flags[SLTU] || op flags[SLTI] || op flags[SLTIU])
? 1 b1 : 1 b0;
assign cat ena = (op flags[J] || op flags[JAL]) ? 1'b1 : 1'b0;
assign mux[1] = op flags[MFC0] ? 1'b1 : 1'b0;
assign mux[2] =
(op flags[ANDI] || op flags[ORI] || op flags[XORI] || op flags[LUI])
? 1'b0 : 1'b1;
assign mux[3] =
(op_flags[SLL] || op_flags[SRL] || op_flags[SRA]) ? 1'b1 : 1'b0;
assign mux[4] =
(op_flags[ADDI] || op_flags[ADDIU] || op_flags[ANDI] || op_flags[ORI] ||
                                   || op_flags[SW]
|| op_flags[SB]
op_flags[XORI] || op_flags[LW]
op_flags[SLTIU]|| op_flags[LUI]
                                                      || op_flags[SLTI] ||
                                                       || op flags[SH]
 op_flags[LB] || op_flags[LH]
                                    || op_flags[LBU] || op_flags[LHU])
? 1'b1 : 1'b0;
assign mux[5] = op_flags[MTHI] ? 1'b0 : 1'b1;
assign mux[6] = op_flags[MTLO] ? 1'b0 : 1'b1;
assign mux[7] = op_flags[MFHI] ? 1'b0 : 1'b1;
assign mux[8] =
(op flags[SLT] || op flags[SLTU] || op flags[SLTI] || op flags[SLTIU])
? 1'b0 : 1'b1;
assign mux[9] = (op_flags[MUL] || op_flags[MULTU]) ? 1'b0 : 1'b1;
assign mux[10] = (op_flags[MUL] || op_flags[MULTU]) ? 1'b0 : 1'b1;
assign mux6 1
(op flags[JR]
               || op flags[JALR])
                                                 ? 3'b000 :
((op_flags[BEQ] && zero_flag) || (op_flags[BNE]&&!zero_flag)||
(op_flags[BGEZ] && !sign flag)
                                          ? 3'b010 :
(op flags[BREAK]|| op flags[SYSCALL] || (op flags[TEQ] && zero flag)
                                                                         3'b011 :
                                          ? 3'b100 :
(op flags[ERET]
(op flags[J]
               || op flags[JAL]
                                          ? 3'b101 : 3'b001)));
assign mux6_2 = ( op_flags[LW] ||op_flags[LB]||
op_flags[LH]||op_flags[LBU]||op_flags[LHU]) ? 3'b000 :
                                              ? 3'b001 :
(op flags[MFHI]
                 || op flags[MFLO]
(op flags[CLZ]
                                              ? 3'b010 :
(op_flags[JALR]
                 || op_flags[JAL]
                                              ? 3'b101 :
(op_flags[MFC0]
                                              ? 3'b110 : 3'b011)));
Endmodule
```

### 9. PC 模块

### 10. **HI LO**寄存器模块

```
HI LO寄存器,用来存储MUL、DIV的运算结果
module HI LO(
                         //时钟信号
   input HI LO clk,
   input HI LO ena,
                         //使能信号
   input HI_LO_rst,
                         //复位信号
                         //向HI输入的数
   input [31:0] HI in,
   input [31:0] LO_in,
                         //向LO输入的数
                         //使能信号,是否是向HI中写入数
   input HI_w,
   input LO_w,
                         //使能信号,是否是向LO中写入数
   output [31:0] HI out, //从HI传出的数
   output [31:0] LO out //从LO传出的数
   );
reg [31:0] HI = 32'd0;
                        //存储高32位数
reg [31:0] LO = 32'd0;
                         //存储低32位数
assign HI_out = HI_LO_ena ? HI : 32'bz;
assign LO out = HI LO ena ? LO : 32'bz;
always @(posedge HI_LO_rst or negedge HI_LO_clk) begin
   if (HI_LO_ena && HI_LO_rst) begin
       HI = 32'd0;
       LO = 32'd0;
   else if(HI LO ena)
   begin
       if(HI w)
          \overline{HI} = HI in;
       if(LO w)
          LO = LO in;
   end
end
```

# 11. MUL 模块

endmodule

```
乘法器,用来执行32位有符号或无符号乘法,结果写入HI LO寄存器
module MUL(
                                           wire [31:0] a=sign flag?aa:A;
    input sign flag,
                                           wire [31:0] b=sign flag?bb:B;
    input [31:\overline{0}] A,
   input [31:0] B,
                                           wire [63:0] result;
    output [31:0] HI,
    output [31:0] LO
                                           assign store0=b[0]?{32'b0,a}:64'b0;
                                           assign store1=b[1]?{31'b0,a,1'b0}:64'b0;
   );
                                           assign store2=b[2]?{30'b0,a,2'b0}:64'b0;
wire [31:0] aa=A[31]?(A^
                                           assign store3=b[3]?{29'b0,a,3'b0}:64'b0;
32'hFFFFFFFF+1):A;
                                           assign store4=b[4]?{28'b0,a,4'b0}:64'b0;
wire [31:0] bb=B[31]?(B^
                                           assign store5=b[5]?{27'b0,a,5'b0}:64'b0;
32'hFFFFFFFF+1):B;
                                           assign store6=b[6]?{26'b0,a,6'b0}:64'b0;
```

```
assign store12_13=store12+store13;
assign store14 15=store14+store15;
assign store7=b[7]?{25'b0,a,7'b0}:64'b0;
assign store8=b[8]?{24'b0,a,8'b0}:64'b0;
assign store9=b[9]?{23'b0,a,9'b0}:64'b0;
                                                         assign store16 17=store16+store17;
                                                         assign store18_19=store18+store19; assign store20_21=store20+store21;
assign store10=b[10]?{22'b0,a,10'b0}:64'b0;
assign store11=b[11]?{21'b0,a,11'b0}:64'b0;
assign store12=b[12]?{20'b0,a,12'b0}:64'b0;
                                                         assign store22_23=store22+store23;
assign store24_25=store24+store25;
assign store13=b[13]?{19'b0,a,13'b0}:64'b0;
assign store14=b[14]?{18'b0,a,14'b0}:64'b0;
                                                         assign store26 27=store26+store27;
                                                         assign store28_29=store28+store29; assign store30_31=store30+store31;
assign store15=b[15]?{17'b0,a,15'b0}:64'b0;
assign store16=b[16]?{16'b0,a,16'b0}:64'b0;
assign store17=b[17]?{15'b0,a,17'b0}:64'b0;
                                                         assign store0_3=store0_1+store2_3;
assign store18=b[18]?{14'b0,a,18'b0}:64'b0;
                                                         assign store4 7=store4 5+store6
assign store19=b[19]?{13'b0,a,19'b0}:64'b0;
                                                         assign store8 11=store8 9+store10 11;
                                                         assign store1\overline{2} 15=store\overline{12} 13+store14 15; assign store16 19=store16 17+store18 19;
assign store20=b[20]?{12'b0,a,20'b0}:64'b0;
assign store21=b[21]?{11'b0,a,21'b0}:64'b0;
                                                         assign store20_23=store20_21+store22_23; assign store24_27=store24_25+store26_27; assign store28_31=store28_29+store30_31;
assign store22=b[22]?{10'b0,a,22'b0}:64'b0;
assign store23=b[23]?{9'b0,a,23'b0}:64'b0;
assign store24=b[24]?{8'b0,a,24'b0}:64'b0;
assign store25=b[25]?{7'b0,a,25'b0}:64'b0;
assign store26=b[26]?{6'b0,a,26'b0}:64'b0;
                                                         assign store0 7=store0 3+store4 7;
assign store27=b[27]?{5'b0,a,27'b0}:64'b0;
                                                         assign store8 15=store8 11+store12 15;
                                                         assign store16 23=store16 19+store20 23; assign store24 31=store24 27+store28 31;
assign store28=b[28]?{4'b0,a,28'b0}:64'b0;
assign store29=b[29]?{3'b0,a,29'b0}:64'b0;
assign store30=b[30]?{2'b0,a,30'b0}:64'b0;
assign store31=b[31]?{1'b0,a,31'b0}:64'b0;
                                                         assign store0 15=store0 7+store8 15;
                                                         assign store16_31=store16_23+store24_31;
assign store0_1=store0+store1;
assign store2_3=store2+store3;
                                                         assign result=store0_15+store16_31;
assign store4 5=store4+store5;
                                                         assign \{HI, LO\}=sign flag&&(A[31]!=B[31])
assign store6_7=store6+store7;
assign store8 9=store8+store9;
                                                         ?(result^ 32'hFFFFFFFF+1):result;
                                                         endmodule
assign store10_11=store10+store11;
```

### 12. DIV 模块

除法器,用来执行32位有符号或无符号除法,结果写入HI\_LO寄存器 module DIV(

endmodule

# 13. MUX 模块

结构上是8选1多路选择器,实际只用了六根线,在cpu中使用了两个MUX module MUX(

```
assign MUX out =
(chosen == 3'b000 ? line0 : (chosen == 3'b001 ? line1 :
(chosen == 3'b010 ? line2 : (chosen == 3'b011 ? line3 :
(chosen == 3'b100 ? line4 : (chosen == 3'b101 ? line5 :
(chosen == 3'b110 ? line6 : (chosen == 3'b111 ? line7 : 32'bz)))))));
endmodule
```

### 14. CLZ 模块

```
前导零计数器,用于计算32位数据前导零的个数
module CLZ(
    input [31:0] CLZ in,
                                //要计算前导0的数值
    output [31:0] CLZ_out
                                //输出前导0的个数
    );
reg [31:0] cnt = 32'd0;
                                //前导0的数量
always @(*) begin
    if (CLZ in[31] == 1'b1)
                                   cnt<=0;
    else if(CLZ in[30] == 1'b1)cnt <= 1;
    else if(CLZ in[29] == 1'b1)cnt<=2;
    else if (CLZ in [28] == 1'b1) cnt<=3;
    else if(CLZ in[27] == 1'b1)cnt<=4;
    else if(CLZ_in[26] == 1'b1)cnt<=5;
    else if(CLZ_in[25] == 1'b1)cnt<=6;
else if(CLZ_in[24] == 1'b1)cnt<=7;</pre>
    else if(CLZ in[23] == 1'b1)cnt<=8;
    else if(CLZ in[22] == 1'b1)cnt<=9;
    else if(CLZ_in[21] == 1'b1)cnt<=10;
    else if(CLZ_in[20] == 1'b1)cnt<=11;
else if(CLZ_in[19] == 1'b1)cnt<=12;</pre>
    else if(CLZ in[18] == 1'b1)cnt<=13;
    else if (CLZ in[17] == 1'b1) cnt<=14;
    else if(CLZ in[16] == 1'b1)cnt<=15;
    else if(CLZ_in[15] == 1'b1)cnt<=16;
    else if(CLZ_in[14] == 1'b1)cnt<=17;
else if(CLZ_in[13] == 1'b1)cnt<=18;</pre>
    else if (CLZ in[12] == 1'b1) cnt<=19;
    else if(CLZ in[11] == 1'b1)cnt<=20;
    else if(CLZ_in[10] == 1'b1)cnt<=21;
    else if(CLZ_in[ 9] == 1'b1)cnt<=22;
else if(CLZ_in[ 8] == 1'b1)cnt<=23;</pre>
    else if(CLZ in[ 7] == 1'b1)cnt<=24;
    else if (CLZ in [ 6] == 1'b1) cnt<=25;
    else if(CLZ_in[ 5] == 1'b1)cnt<=26;
    else if(CLZ_in[ 4] == 1'b1)cnt<=27;
    else if(CLZ_in[ 3] == 1'b1)cnt<=28;
else if(CLZ_in[ 2] == 1'b1)cnt<=29;</pre>
    else if (CLZ in [ 1] == 1'b1) cnt<=30;
    else if (CLZ in[ 0] == 1'b1)cnt<=31;
    else if(CLZ_in == 0)
                                    cnt<=32;
end
assign CLZ_out = cnt;
endmodule
```

# 15. CPO 模块

用于处理中断指令,主要有读写功能、对异常发生时的跳转功能和异常返回功能,异常的入 口地址为0x4,在MIPScpu中还要加上偏移地址32'h00400000

```
module CP0(
    input cp0_clk,
    input cp0_rst,
    input cp0_ena,
    input MFC\overline{0},
    input MTCO,
```

```
input ERET,
    input [31:0] PC,
    input [31:0] addr,
    input [4:0] cause,
    input [31:0] data in,
    output [31:0] CPO out,
    output [31:0] EPC_out
    );
parameter SYSCALL = 5'b01000, BREAK = 5'b01001, TEQ
                                                            = 5'b01101;
parameter STATUS = 4'd12,
                               CAUSE = 4'd13,
                                                     EPC
                                                           = 4'd14;
reg [31:0] cp0_reg [31:0];
assign EPC out = ERET && cp0 ena? cp0 reg [EPC] : 32'hz;
assign CP0_out = MFC0 && cp0_ena? cp0_reg [addr[4:0]] : 32'hz;
always @(negedge cp0 clk or posedge cp0 rst)
begin
    if(cp0_rst && cp0 ena)
    begin
                                                   cp0 reg [16] <=0 ;
        cp0 reg [0] <=0 ;
        cp0 reg [1] <=0 ;
                                                   cp0 reg [17] <=0 ;
        cp0_reg [2] <=0 ;
                                                   cp0_reg [18] <=0 ;
        cp0_reg [3] <=0 ;
                                                   cp0_reg [19] <=0 ;
        cp0 reg [4] <=0 ;
                                                   cp0 reg [20] <=0 ;
                                                   cp0_reg [21] <=0;
        cp0 reg [5] <=0;
                                                   cp0 reg [22] <=0 ;
        cp0 reg [6] <=0;
        cp0 reg [7] <=0 ;
                                                   cp0 reg [23] <=0 ;
                                                   cp0_reg [24] <=0 ;
        cp0_reg [8] <=0 ;
        cp0_reg [9] <=0;
                                                   cp0_reg [25] <=0 ;
        cp0 reg [10] <=0 ;
                                                   cp0 reg [26] <=0;
                                                   cp0 reg [27] <=0;
        cp0 reg [11] <=0 ;
        cp0 reg [12] <=0 ;
                                                   cp0 reg [28] <=0 ;
                                                  cp0_reg [29] <=0 ;
        cp0_reg [13] <=0 ;
        cp0 reg [14] <=0 ;
                                                   cp0_reg [30] <=0;
        cp0 reg [15] <=0 ;
                                                   cp0 reg [31] <=0 ;
    end
    else if(cp0_ena)
    begin
        if (MTC0)
            cp0 reg [addr[4:0]] <= data in;</pre>
        else if (cause == SYSCALL || cause == BREAK || cause == TEQ)
            cp0 reg [STATUS] <= {cp0 reg [STATUS][26:0],5'd0}; //左移5位关中断
            cp0\_reg [CAUSE] \leftarrow \{24'\overline{b}0, cause, 2'b0\};
                             <= PC;
            cp0_reg [EPC]
        else if (ERET)
            cp0 reg [STATUS] <= {5'd0,cp0 reg [STATUS][31:5]};//右移5位开中断
    end
end
endmodule
16. 测试模块
module cpu_tb;
                                           end
reg clk;
                                           always #50 clk = ~clk;
                                           sccomp_dataflow _inst(
reg rst;
wire [31:0] inst;
                                              .clk_in(clk),
wire [31:0] pc;
                                               .reset(rst),
initial
                                               .inst(inst),
begin
                                               .pc(pc)
   clk = 1'b0;
                                           );
    rst = 1'b1;
                                           endmodule
    #50 \text{ rst} = 1'b0;
```


### 17. Divider 模块

```
module Divider(
   input I_CLK,
   output reg O_CLK_1M=0
);
   parameter size=32'd500000000;
   integer i = 0;
   always@(posedge I_CLK) begin
   i=i+1;
   if(i >= size) begin
   i=0;
   O_CLK_1M=!O_CLK_1M;
   end
   end
end
endmodule
```

# 四、测试结果


#### 1. 综合指令测试

modelsim 仿真波形图: (前仿真)




用之前课程老师提供的txt文件比较程序比较了输出结果与标准答案,如下图可知输出正确。

modelsim 仿真波形图: (后仿真)



#### 2. 下板结果



# 五、心得体会及建议

# 1. 心得体会

通过本次实验,我亲身参与了 CPU 结构的设计、数据通路图的绘制以及使用 Verilog 语言实现了支持 54 条指令的 CPU。这一过程让我获得了许多宝贵的经验和体会。

在设计阶段,需要全面考虑数据通路、指令结构以及指令执行的各种情况。一个良好的设计能够为后续的实现工作奠定坚实的基础。相比之下,实现阶段只需将设计转化为代码描述,如果设计不清晰,实现过程很可能会陷入混乱,最终导致 CPU 无法正常工作。因此,设计阶段的重要性不容忽视。

本次实验让我对计算机组成原理课程中学到的知识有了更深层次的理解与应用。通过将课本上的理论知识转化为实践中的设计与实现,我对 CPU 的工作原理有了更加清晰的认识。实践使我能够更好地理解课堂上学到的抽象概念,并将其应用于实际工程中。