一东工业大学考试试卷

漠翅名琴: 数字逻辑与系统设计

试卷湖分 100 分

考试时间: 2018年1月8日 (第 19 周 屈期 一)

本山形式: 闭条

古斯特的	复售得分	拼卷签名	中都部分	4
		1		11
		1.		111
				B
				Ħ
				*
				4
		47		>
				ታ
				+
				总分

南将答案直接写在试卷上!

一、单选题(每图2分,共30分)

十进制数25用8421BCD码表示为(.

10101 某商场的顾客意见信箱,需要 A、B 两名工作人员同时插入钥匙才可以打开,这种 в. 00100101 C. 10010100 D. 10100

逻辑关系为(B. 或关系 C. 异或关系 D. 无法判断

与关系 以下说法正确的是(

在逻辑运算中 1+1=10 逻辑变量的取值,1比0大

在逻辑代数中 1+1=2

若两个函数具有相同的真值表,则两个函数必然相等

下列标识符 () 是合法的。

C. Flase D. sel?

A. Sdisplay B. lmux2_1 右图所示的触发器中,假定 Q 的初始状态是 0 态。当接入 CP 时,触发器 Q 端的状

当 CP 下降沿到米时,变为 1 恋,并一直保持下去 态为()。

B. 每当 CP 上升沿到来时便翻转一次状态

一直保持0态

当 CP 上升沿到来时,变为 1 态,并一直保持下去

timescale 100ns/10ns 表示(

A. 时间单位 10ns C. 时间精度 Ins D. 时间机度 100ns B. 时间单位 100ns

A. 1110111 右围是共图设七段 LED 数四官显示译码器机图,要显示字符 "C",则译码器输出 B. 0011111 1001110 D. 0111101

1111

在一个8位的存储单元中,信妨存储的最大无符号整数是()。

A. (256) 10 B. (127) 10 C. (377) D. (255) 10

reg regi[7:0] 表示 ().

0,

regi 是1个8位的向景

C. regi是1个7位的向量

B. regi 是7个元素组成的数组 D. regi 是 8 个元素组成的数组

10. 利用卡诺图化简逻辑函数时,8个相邻的最小项可消去()个变量。

11. 若在编码器中有50个编码对象,则要求输出二进制代码的位数为(

) 位.

C. 10

12. 把一个五进制计数器和一个四进制计数器串联可得到()进制计数器。

C. 9

D. 20

若有一个模块的文件名为: AdderFile.v. 模块详细定义为: module Adder (a, b, s, c);

endmodule

测试平台文件名为 TestAdderFile.v,详细代码为:

module TestAdder:

Adder coder(pa, pb, ps, pc);

endmodule

name"设为__ 则进行 Libero IDE 环境中的 ModelSim 仿真前,应在 Options 设置(下图)中,将 "Testbench module Θ ____,将 "Top level instance name in the testbench" 设为

A. ① AdderFile ② TestAdder

① TestAdder ② coder


① TestAdderFile ② Adder

① Adder ② coder


Series No. Sandhine The Kill In lead instance 10.00 Vis mimetic ID Similation reties Testbuch sodile . 30 L 0 3

de remed Dane gal

B. 前两次仿真结果正确, 不代表第三次也正确 A. 延迟会慢慢被惊正,越来越小 A. 451010 D. 每次伤真的结果完全一致 C. 布局布蝕前后的两次仿真结果是完全一样的 15. 在没有稳改设计代码的情况下,关于三次仍真指述正确的是(F 二、填空圈(每空1分, 共15分) 11. 时序电路按输出和输入的关系分类,可分为 5 reg [2:0]sam, datal; 有由下代码。运行后 sum 的结果为(reg. [1:0]dstn2; The last 时序电路在结构上, 通常包含组合电路和 在 Verilog 中,最常见的程序描述风格有 Libero IDE 里完成 Simulation(仿真)功能的工具名称是 某组合电路输入为 a、b、c,输出为 y=u & b & c,需要监控变置 a、b、c 的变化,则该电路描述中 在Verilog中,想要声明pa为16个8位reg变量构成的存储器,请完替以下语句;reg 对于 环 触发器, 若要買 1 功能, 则 K = 在 Verilog 中, GHZ 中的"6"是指 在 Verilog 中,表达式 "4"51100>>1" 的运算结果是 always 的事件表达式应写为 always@(在 Verilog 中,运算符号 "<<"指的是 的输入端、与输入信号一起,共同决定组合电路的输出。 "测试平台"的定义: Ngth data 1="b111; data2=b11; sum=data1+data2; B. 37010 C. 溢出出售 D. 3'b110 风格、 它的输出状态必须 y=a & b & c; 到组合电路



)。 分析下国所示电路,写出输出函数、各微励函数、次志函数,列出状态表,并画出状态图、时序图(设初始状态为 001),说明电路功能。(10 分) (设初始状态为 001),说明电路功能。(10 分)




-	1	-	-	0	0	0	0	S.	
-	1	0	0	-	1	0	0	Q,	现态
_	0	-	0	-	0	-	0	S,	
								0	
	3 8							Qat	改改
								Q.·	
								4	邮田

$Q_0^{n+1} =$	$Q_1^{n+1} =$	$Q_2^{n+1} =$	将触发器的微弱函数代入其中,将触发器的次右函数。
			得触发器的改态函数。

(3) D 触发器的特性函数是 Q**1 = D

(2) 医个触双唇的微筋研究分别是 D₂ = D₁ =



广东工业大学试卷用纸,第8页,共10页

M出建明电路图. (15分) 水河,以下已列出主要炒麵, 考生只两直接填写响可。 3 但下时,42-4 17、 每天为"0"。试验立此逻辑命题的逻辑函数表达式,用率语用进行化同。并要每 G 类,没有来为"1"。每天为"0"。试验立此逻辑命题的逻辑函数表达式,用率语用进行化同。并 的复数,《一年》,《新田为"0"。帝则为"1"。诗说计一组合电路。当院位在SI以上(含SI)或 S则 S N以上位置时,C输出为"0"。帝则为"1"。诗说 **表,范尔斯氏可得以下其伯法**。 逻辑表达式: D 0 0 0 0 B 0 0 0 C 0 0 π 4 G 水質 G]≃ BC ВС ВС 0 8 8 8 组合电路 2 2 2 = = = ⊗ ∰!JY ⊗ £1.11R ⊗ 線灯G 5 5 5 -逻辑电路阻 南马出模块代码(不需要写题试平台)。


四、综合设计图(第1图10分,第2图15分,共25分)

用 Verilog 设计一个 8 位可逆计数器。(10 分) 可逆计数器根据计数脉冲的不同,控制计数器在同步信号脉冲的作用下,进行加1或考疏1操作。 带异步简零期,计数方向由控制组 updown 控制,C_B 为进位或值位输出。其值表如下:

:	被1投作	-•	0	J
	加上操作	-•	1	0
0	0 0 0 0 0 0 0	×	x	-
C_B	0,0,0,0,0,0,0,0,0	clk	npdown	다

 $^{\bullet\bullet}C_B^{-}\overline{updown} \bullet \overline{Q_7} \bullet \overline{Q_6} \bullet \overline{Q_5} \bullet \overline{Q_4} \bullet \overline{Q_3} \bullet \overline{Q_2} \bullet \overline{Q_1} \bullet \overline{Q_0} \ (\mbox{$\underline{\underline{4}}$ updown=0 Pt})$

module counter8(clk, updown, clr, Q, C_B);





在一个8位的存储单元中、能够存储的最大无符号整数是()。

(256) 10 B. (127) 10 C. (377) D. (255) 10

reg regi[7:0] 表示(

B. regi 是7个元素组成的数组

D. regi 是 8 个元素组成的数组

利用卡诺图化简逻辑函数时,8个相邻的最小项可清去()个变量。

C. 3 D. 4

11. 看在编码器中有50个编码对象、则要求输出二进制代码的位数为()位 C. 10 D. 50

把一个五进制计数器和一个四进制计数器串联可得到()进制计数器。

若有一个模块的文件名为: AdderFile.v, 模块详细定义为 C. 9 D. 20

module Adder (a, b, s, c);

测试平台文件名为 TestAdderFile.v, 详细代码为:

module TestAdder:

Adder coder(pa, pb, ps, pc);

① TestAdder ② coder

① TestAdderFile ② Adder

D. (1) Adder (2) coder

