
1. Registro prévio
hipóteses H1–H5, limites E1–E7 e código de sorteio
R3, R6
2. Preparação verificada
JDK pelo SDKMAN conferido dentro da JVM; SHA-256 dos jars; na tomada
R1, R6
3. Sessão em blocos
blocos completos (A, B, C, D) em ordem sorteada
R2, R3
4. Execução medida
núcleos P fixos, espera térmica, aquecimentos, 3 iterações com RAPL
R1, R4, R5
5. Conferência
manifesto SHA-256, falhas preservadas, nova tentativa no bloco
R6
6. Análise
razão das medianas pareada por bloco, IC bootstrap, Holm, A12
R4
7. Avaliação
critérios E1–E7 (FEDS: risco técnico e eficácia)
R1–R7
ciclo de projeto da DSR: as avaliações dos pilotos (T11 e T12) refinaram as etapas 2 a 6