
# Projekt: UART – přijímací část

Jméno: Taipova Evgeniya

Login: xtaipo00

## Architektura navrženého obvodu (na úrovni RTL)

### Schéma obvodu




FSM má vstupy: BIT\_CNT, CLK\_CNT[4:0], DIN a vystupy EN\_RD, EN\_CNT a DOUT\_VLD.

Data se také odesílají do s\_register\_reg[7:0] (ktery ma vstupy: CE, D a vystup Q), kde se pomocí shift registr zpracovávají a odesílají se na výstup DOUT[7:0].

### Návrh automatu (Finite State Machine)

#### Schéma automatu



FMS má 5 stavů. Automat přijímá data CLK, DIN, RST. state\_idle je první stav, který čeká, až se DIN=1 změní na DIN=0. Pak přejde automat do druhého stavu state\_start. State\_r\_data je třetí stav, ve kterém jsou zapsána data. Ctvrtý stav state\_stop se objeví, když je přijato všech osm bitů. Po pátém stavu se automat přepne zpět do prvního.

# Snímek obrazovky ze simulací

