מעבדה במעגלים אלקטרונים ספרתיים

LAB – 5

CMOS Inverter

מגישים:


אביתר כהן – 205913858 יונתן קופפר – 316061860


:מבוא


במעבדה נבנה מהפך באמצעות LAYOUT נבחן את השוני בין הרצת בAYOUT ל Schematic ונבחן את השפעת שינוי הפרמטרים השונים בטרנזיסטורים על אופי המגבר.

הארכת ההגשה אושרה עד ה 07.12.2022


5.2) :'חלק א









לאחר מכן יצרנו Layout של השער לפי הפרמטרים הדרושים: ניתן לראות את הפירוט בדף הבא:








1. כעת נבחן את ה TPD של הרכיב, ונשווה את התוצאות של ה schematic וה



Test	Output	Nominal	Spec	Weight	Pass/Fail
ntroDigitalCircLab:LAB5-TB-INV:1	/V_OUT	<u>~</u>			
ntroDigitalCircLab:LAB5-TB-INV:1	/net1	<u>~</u>			
ntroDigitalCircLab:LAB5-TB-INV:1	tphl	143.5p			
ntroDigitalCircLab:LAB5-TB-INV:1	tplh	94.54p			
ntroDigitalCircLab:LAB5-TB-INV:1	tpd	119p			

נשים לב כי ה TPD של LAYOUT גדול יותר מה SCHEMATIC וזאת מכיוון שב LAYOUT יש התנגדויות וקיבולים פרזיטים, בגלל שיש יותר התנגדות יש פחות זרם שטוען ופורק את הקבל, והקבל הפרזיטי גורר קיבול גדול יותר לפריקה וטעינה, נזכור כי TPD פרופורציונלי למכפלה RC

2. בסעיף זה התבקשנו לבדוק את ה TPD כתלות במתח VDD. **להלן התוצאות:**




Point -	Test	Output	Nominal
1	introDigitalCircLab:TB_INV_LAB5_6:1	TPHL	623.5p
1	introDigitalCircLab:TB_INV_LAB5_6:1	TPLH	eval err
1	introDigitalCircLab:TB_INV_LAB5_6:1	TPD	eval err
Parameters: \	_DD=200m		
2	introDigitalCircLab:TB_INV_LAB5_6:1	/V_OUT	<u>L</u>
2	introDigitalCircLab:TB_INV_LAB5_6:1	/V_IN	<u>L</u>
2	introDigitalCircLab:TB_INV_LAB5_6:1	TPHL	571.3p
2	introDigitalCircLab:TB_INV_LAB5_6:1	TPLH	eval err
2	introDigitalCircLab:TB_INV_LAB5_6:1	TPD	eval err
Parameters: \	_DD=300m		
3	introDigitalCircLab:TB_INV_LAB5_6:1	/V_OUT	<u>L</u>
3	introDigitalCircLab:TB_INV_LAB5_6:1	/V_IN	<u>L</u>
3	introDigitalCircLab:TB_INV_LAB5_6:1	TPHL	527.2p
3	introDigitalCircLab:TB_INV_LAB5_6:1	TPLH	88.69n
3	introDigitalCircLab:TB_INV_LAB5_6:1	TPD	44.61n
Parameters: V	_DD=400m		
4	introDigitalCircLab:TB_INV_LAB5_6:1	/V_OUT	<u>L</u>
4	introDigitalCircLab:TB_INV_LAB5_6:1	/V_IN	<u>L</u>
4	introDigitalCircLab:TB_INV_LAB5_6:1	TPHL	483.8p
4	introDigitalCircLab:TB_INV_LAB5_6:1	TPLH	8.556n
4	introDigitalCircLab:TB_INV_LAB5_6:1	TPD	4.52n
Parameters: V	_DD=500m		
5	introDigitalCircLab:TB_INV_LAB5_6:1	/V_OUT	<u>L</u>
5	introDigitalCircLab:TB_INV_LAB5_6:1	/V_IN	<u>L</u>
5	introDigitalCircLab:TB_INV_LAB5_6:1	TPHL	440.2p
5	introDigitalCircLab:TB_INV_LAB5_6:1	TPLH	1.19n
5	introDigitalCircLab:TB_INV_LAB5_6:1	TPD	815p
Parameters: \	_DD=600m		
6	introDigitalCircLab:TB_INV_LAB5_6:1	/V_OUT	<u></u>
6	introDigitalCircLab:TB_INV_LAB5_6:1	/V_IN	<u>L</u>
6	introDigitalCircLab:TB_INV_LAB5_6:1	TPHL	391.6p
6	introDigitalCircLab:TB_INV_LAB5_6:1	TPLH	499.9p
6	introDigitalCircLab:TB_INV_LAB5_6:1	TPD	445.8p

נשים לב כי ה TPD קטן ככול שמתח הספק VDD גדל.

תופעה זו מתרחשת כיוון שמתח ספק גדול → VDS יותר, זרם חזק יותר שטוען ופורק את הקבל מהר יותר.

נוכל לראות כי בערכי VDD קטנים קיימת "שגיאה" בחישוב, זאת כיוון ש $V_{SG}=V_S(VDD)-V_{gate}$ וכאשר מתח השער הוא 0, היינו רוצים שטרניזסטור הPmos יפתח. אך הוא נשאר במצב cutoff מכיוון שגם מתח הספק עצמו כן ממתח הסף: $\left|V_{T_p}\right|$

TPD עד פי 4 ממה שהיו קודם לכן ונבחן את ה NMOS, PMOS. כעת נגדיל את רוחב הטרנזיסטורים את ה NMOS, PMOS עד פי 4 ממה שהיו קודם לכן ונבחן את ה




ניתן לראות כי ככל שמגדילים את רוחב הטנזיסטורים, הTPD קטן. זאת מכיוון שכאשר אנחנו מריחיבים את הטרנזיסטורים אנחנו מרחיבים את התעלה וכך מזרימים בה יותר זרם. נוכל לתאר זאת על ידי המשוואה:

$$\int_{t_{1}}^{t_{2}} dt = \int_{v_{1}}^{v_{2}} \frac{C_{load}(V_{out})}{i(V_{out})} dV_{out}$$

$$\Delta t = \frac{C\Delta V}{I_{av}}$$
 : או

ככל שנגדיל את הזרם, כך הזמן שלנו יקטן.

β. כעת נבחן את התלות של VTC ב 4 להלן התוצאות:




נשים לב כי ככול שאנו נגדיל את β, כך "נחזק" את ה PMOS , נקבל זרם גדול יותר ונשאר על מתח גבוה לאורך יותר זמן, תופעה זו מתרחשת כיוון שה VTC נקבע עפ"י יחס זרמי ה NMOS וה PMOS .


באופן שקול נוכל להקטין את W ב NMOS ולקבל תופעה זהה, שכן יחס הזרמים ישאר אותו יחס.

בנוסף, הבטא מתחיל ב2 ועובר דרך 4 (הקו הצהוב). ב4 אנחנו צריכים לראות את VM ב0.9. אבל אנחנו בעצם התחלנו מבטא = 5.6 כי הגדרנו את S להיות 28 ואז כפלנו בבטא

5. כעת נמדוד את שולי הרעש כתלות ב β. נשים לב שעל מנת לחשב את שולי הרעש נעזר בתרשים הבא:



להלן התוצאות:



NMH ותקטין את NML נשים לב כי בהתאם לתרשים שבסעיף 4 תוצאות אלה אכן תואמות, שכן הגדלת β תגדיל את β ניתן לראות שהם לא מצטלבים כאן, כי נדרשנו לחשב החל מ β 2.

כמו כן, בעניין הבטא זה אותו הסבר כמו בסעיף הקודם.

<u>סיכום ומסקנות:</u>

במעבדה זו למדנו לבנות מהפך CMOS באמצעות LAYOUT ובחנו את השוני בין הרצת סימולציה דרך התרשים הסכמתי לבין ה LAYOUT

בחנו את השפעת גודלי רוחב הטרנזיסטורים יחדיו על ה TPD והשפעת הגדלת W בטרנזיסטור בודד על אופיין ה VTC ועל שולי הרעש.

ראינו את השפעות הקיבול הנגד וההתנגדויות הפרזיטיים על המעגל.

. באופן שביצענו בניסוי W משפיעה על אופיין ה VTC אופן שביצענו בניסוי