

מבנה מחשבים ספרתיים (תרגיל בית יבש 1)

הטכניון – מכון טכנולוגי לישראל
הפקולטה למדעי המחשב

סמסטר אביב 2026

מתרגל אחראי: איתמר מנצור
שאלות על התרגיל יש לשלוח בפיאצה של הקורס בלבד.

הוראות הגשה: ההגשה היא בזוגות. יש לציין שמות מלאים, מספרי תעודת זהות וכתובות אי-מייל. ההגשה היא אלקטרונית בלבד. יש להגיש קובץ זיפ המכיל קובץ פייתון בשם `cache_sim.py` בנוסף לקובץ התשובות של התרגיל היבש בשם `hw1.pdf`.

שאלה 1 – מדדי ביצועים (22 נק')

נתונה תוכנית מחשב המורכבת מהפקודות הבאות:

סוג הפקודה	שכיחות בתוכנית	זמן ביצוע (במחזורי שעון)
Integer	50%	1
Load/Store	15%	5
Float	20%	4
Branch	15%	2

- א. חשבו את ה-CPI הממוצע של המערכת עבור תוכנית זו.
- ב. כעת, המהנדסים עוברים להשתמש במעבד חדש שזמן מחזור השעון שלו (Clock Cycle) קטן פי 2 מזה של המעבד הקודם. מהו ה-CPI של המעבד החדש (בהנחה שאר הנתונים לא השתנו)?
- ג. עבור המעבד החדש, בנוסף למחזור השעון מסעיף ב נוספו השינויים הבאים בביצועים:
- פקודות Float רצות פי 3 מהר יותר.
 - פעולות גישה לזיכרון רצות פי 2 מהר יותר.
 - פקודות Integer רצות פי 1.5 לאט יותר (כלומר, זמן הביצוע שלהן גדל פי $\frac{1}{1.5}$).
- בכמה שיפרנו את זמן הריצה הכולל (Speedup) עבור התוכנית הנתונה ביחס למעבד מסעיף א'?
- ד. נניח כי אותה תוכנית הודרה באמצעות מהדר (Compiler) אחר, וכתוצאה מכך:
- מספר פקודות המכונה הכולל ירד ב-20%.
 - 40% מפקודות ה-Integer המקוריות הפכו לפקודות Float. (שכיחות שאר הפקודות לא השתנתה)
- איזה מהדר עדיף לפי מדד ה-CPU Time? נמקו את תשובתכם.

שאלה 2 – Pipeline Structural Hazard (22 נק')

בחברת triple-flop מייצרים מעבדים דמויי MIPS. כאשר בדקו בחברה את תקינות המעבדים, הם גילו להפתעתם שבקובץ הרגיסטרים יש בעיה שכתוצאה ממנה לא ניתן לכתוב ולקרוא מקובץ הרגיסטרים באותו מחזור שעון. תזכורת: structural hazard מתרחש כאשר אין חומרה מספקת בשביל לבצע 2 פקודות במקביל.

- א. באילו מצבים תתרחש במעבד הפגום בעיה? **בתשובתך התייחס לסוג הפקודה ושלבי ה-pipeline.**
להזכירכם ישנם 3 סוגי פקודות במעבד MIPS: R-type, I-type, J-Type.
- ב. מנהלי החברה לא הסכימו לייצר מחדש את קבצי הרגיסטרים בגלל עלויות הייצור הגבוהות. אחד המהנדסים בחברה הציע לשכלל את ה-HDU כדי לפתור את הבעיה. תארו את השינוי ב-HDU.
- ג. בהנחה שאין data hazards ו-control hazards (hazards שנובעים מהסתעפות) מהו ה-CPI המקסימלי המתקבל? הדגימו באמצעות תכנית דוגמה ותיאור ה-Pipeline.

Clock	IF	ID	EXE	MEM	WB
1					
2					
...					
N					

שאלה 3 – מבנה מטמון (23 נק')

בשאלה זו נבחן את טיב זיכרונות המטמון במעבד, על סמך תוכנית שמבצעת גישות למערך בלולאה.
להלן הנתונים של המטמון:

L1	
64 byte	גודל בלוק
4	מספר ways
LRU	מדיניות פינוי
8Kb	גודל זכרון כולל במטמון
Write back + write allocate	מדיניות
כן	הכלה
T_{c1} – במחזורי שעות	זמן גישה

מרחב הכתובות הוא 64 ביט.

א. עבור המערכת הנתונה, מה מבנה הכתובת בגישה ל-L1?

L1:

Tag	Set	Offset

נתון כי בתוכנית מסוימת ישנם שני מערכים.

שימו לב, המשתנה N מוגדר כגלובלי ולא נתון בשאלה, אך ניתן להניח שהוא קטן או שווה מגודל המערכים.

מריצים את התוכנית הבאה על המעבד:

```
int sum(int A[], int B[], int x) {
    int sum = 0;
    for (int i = 0; i < N; i = i + x) {
        if (A[i] % 2 == 0) {
            sum += B[i];
        }
    }
    return sum;
}
```

בנוסף, נתון תבנית המערך: $A = [0, 1, 2, 3, \dots]$, כלומר $A[j] = j$, for all $j \in \mathbb{Z} \mid j \geq 0$.

ב. עבור ערכים שונים של x , מלאו את ה-Miss rate בכל זיכרון מטמון. **יש לנמק.**

x	L1
1	
16	
32	
2^{12}	

ג. סטודנט חרוץ מאוד הציע לשנות את המטמון L1 ל-"fully-associative".

כיצד מבנה הכתובת ייראה כעת?

L1:

Tag	Set	Offset

האם ההצעה תשפר את הביצועים של התוכנית הנוכחית? יש לנמק.