

LM3886 DIY

AB 類立體聲後級

完整專案資料彙整

V0.2 內建線性電源方案
Eversolo DAC-Z10 RCA 前級搭配

第一階段功率目標	供電候選	目前狀態
2×40W / 8Ω	300VA / 2×25Vac 每軌 20,000μF	原理圖與估算草案 尚無 PCB 或實測

完整收錄專案說明、設計與計算、兩份 BOM、上電驗收計畫、驗證紀錄、兩張可放大的向量電路圖與七份程式全文。33 個版控原始檔另嵌入 PDF 附件。

來源：ewinkuo1-sudo/diy-lm3886-amplifier
版本：0cf78b502b1b72f2ab899b614ecd2449e5231f53
彙整日期：2026-09-11；本機 HEAD 與遠端 HEAD 一致。

目錄

閱讀說明與收錄範圍	3
01 專案總覽	4
02 DAC-Z10 RCA 介面與使用	8
03 設計規格	9
04 功率、供電與散熱估算	11
05 內建電源與機構規劃	13
06 內建電源估算	16
07 零件選材與整機配件	18
08 原型上電與驗收計畫	20
09 KiCad 圖面與重建方式	22
10 電氣驗證紀錄	24
11 接班進度與下一步	25
12 分板 BOM 完整清單	26
13 原始向量電路圖	29
14 原始檔清單與完整性	32
15 原文件參考連結	35
16 程式全文附錄	36
17 工作約定、授權與設定	51

點擊條目跳頁；程式與兩張電路圖另有第二層書籤。頁碼為 PDF 實際頁序。

閱讀說明與收錄範圍

這份 PDF 是指定專案當前版本的完整資料彙編。正文保留原文件內容與數字，依閱讀順序編排；表格重新排版、Mermaid 圖整理為連線路徑表，重複出現的內容保留供逐份追溯。

原資料的設計假設、計算、元件規格、軟體驗證與實測界線一併保留。文中的 ERC 結果來自既有驗證紀錄；這次整理沒有重跑 KiCad、修改電路或進行硬體量測。

如何使用

- 目錄頁可點擊；PDF 書籤可跳至各章與程式。
- 第 13 章保留兩張原始向量電路圖，放大閱讀時仍可辨識細節。
- 第 16 章提供全部七份 Python 程式全文，長行只為排版折行。
- PDF 的「附件」面板包含全部 33 個原始檔，保留相對路徑、原始位元組及 SHA-256 清單。KiCad 專案、原理圖、符號庫與設定檔以附件完整保存。
- 若瀏覽器不顯示附件面板，可使用支援 PDF 附件的桌面閱讀器。解出檔案時保留原來的資料夾結構。

來源邊界

收錄範圍為本機 Git 版控的 33 個專案檔案，不含 .git 內部歷史資料。原文件引用的 TI、Eversolo 等外部資料保留網址，並未將外部網站全文或 datasheet 整本納入。其他擴大機儲存庫只保留原文參考連結。

每章標示來源檔案。文內檔案連結指向本次提交的 GitHub 固定版本；原文外部連結於第 15 章彙列。

完整提交識別碼：0cf78b502b1b72f2ab899b614ecd2449e5231f53

01 專案總覽 / 來源：README.md

LM3886 DIY AB 類立體聲後級

用兩顆 LM3886T 製作內建電源的双声道純後級，搭配使用者現有的 Eversolo DAC-Z10 (DAC + 前級)。訊號路徑為 DAC-Z10 RCA 前級輸出 → 本後級 → 喇叭，音量與訊源選擇由 Z10 負責。本機採固定增益，前面板規劃電源及狀態指示。

第一階段目標 $2 \times 40W / 8\Omega$ ，50W / 聲道保留為延伸測試。內建線性電源暫以 300VA、兩組獨立 25Vac 次級環形變壓器、雙橋整流、每軌 20,000 μ F 規劃。負載下約 $\pm 33V$ ，會隨市電與負載變動；料件與功率尚未定案。輸入確定使用 RCA。


這是第三個獨立擴大機專案，可與 [TPA3255 練習機](#) 及 [Purifi 主力機](#) 比較架構與製作經驗。

目前進度：V0.2 內建電源規劃與次級電路草案

已有放大板與電源次級兩份可編輯 KiCad 原理圖、PDF / PNG 預覽、43 + 15 個元件的分板 BOM、腳位 / 線束核對、功率 / 散熱 / 紋波估算及上電流程。兩份圖的 KiCad ERC 均通過，0 錯誤、0 警告。


一次側接線、軟啟動及喇叭保護控制尚待設計；沒有 PCB、加工圖或實機量測。次級整流圖不是完整市電施工圖，功率與散熱仍需驗證；目前輸出端供假負載測試。

電路圖



LM3886 放大板電路草案；完整向量圖見第 13 章。

[下載 PDF](#) · [KiCad 原理圖](#) · [看圖與重建方式](#)



內建電源次級整流濾波草案；完整向量圖見第 13 章。

[電源 PDF](#) · [內建電源設計](#) · [電源 BOM](#)

訊號路徑

DAC-Z10 (DAC / 前級 / 音量) → RCA 輸入 → 兩顆 LM3886T → 輸出穩定網路 → 喇叭保護 / 繼電器【待設計】 → 喇叭

內建供電路徑

AC 入口 / 保險絲 / 開關 → 軟啟動【待選型設計】 → 隔離環形變壓器 → 雙橋整流 / 濾波 → LM3886T 功率級

啟停與雙軌監測【待設計】

控制 LM3886T 功率級；控制喇叭保護 / 繼電器。

機殼範圍

RCA 輸入、功率級、輸出網路、保護繼電器、供電與控制位於後級機殼內；DAC-Z10 與喇叭為外接設備。

原始 Mermaid 圖依連線關係整理為路徑表，原始語法保留於內嵌 Markdown 附件。

設計重點

項目	V0.2 選擇
功率級	LM3886T/NOPB ×2，非橋接、非並聯
輸出目標	先驗收 2×40W / 8Ω，再測 50W / 聲道餘裕
電源	機內線性電源；300VA / 2×25Vac 為候選，負載約 ±33V，±41V 作上界試算
增益	IC 中頻閉迴路 21 倍；含輸入串阻後約 20.09 倍
輸入	DAC-Z10 RCA 前級輸出；後級 40W 約需 0.89Vrms，音量由 Z10 控制
靜音	放大板保留測試跳線；整機需接入自動啟停 / 掉電控制，尚待設計
散熱初選	T 封裝，每聲道 ≤0.4°C/W、介面 ≤0.3°C/W 為新估算條件，待選料核對
本版負載	8Ω 非感性假負載；4Ω 與真實喇叭需另外驗證

TI 列出 ±35V、8Ω 下 50W 的元件性能條件；這不是本機實測規格。[原廠資料](#)

文件

文件	內容
Z10 RCA 搭配	已確認設備、電平與音量控制
設計規格	電路、接地、介面與保護邊界
功率與散熱估算	可重算的數字、公式與假設
內建電源與機構規劃	變壓器、整流、接地、控制及機殼分區
內建電源估算	市電變動、空載電壓、紋波、容量與放電
BOM 草案	由 KiCad netlist 匯出，含選型條件
整機配件需求	電源、散熱、接頭、測試器材
上電與驗收	從低電壓到雙聲道功率測試
驗證紀錄	ERC、網路核對與未驗證事項
接班進度	下一階段工作

重建與下一步

需要 Python 3、KiCad 10 CLI、Poppler 的 pdftoppm，Python 無第三方套件需求：

```
python3 tools/rebuild.py
```

下一版確認一次側電壓、變壓器與散熱器料號，完成市電保護 / 軟啟動及喇叭 DC 保護控制，再定 PCB 與

機殼尺寸。放大板單獨驗證時仍可用限流實驗電源；成機供電採內建方案。

02 DAC-Z10 RCA 介面與使用 / 來源：docs/07-z10-interface.md

Eversolo DAC-Z10 的 RCA 搭配

使用者已確認使用 Eversolo DAC-Z10，並選 RCA 維持簡單架構。DAC-Z10 本身具前級及音量控制，本專案按下列接法設計：

訊號路徑

數位訊源 → DAC-Z10 (DAC / 前級 / 音量控制) → 左右 RCA Pre-out → LM3886 純後級 (內建電源 / 固定增益) → 左右喇叭

原始 Mermaid 圖依連線關係整理為路徑表，原始語法保留於內嵌 Markdown 附件。

電平與增益

原廠列出的 RCA 輸出為 2.5Vrms / 0dBFS，DAC-Z10 具 R2R 音量控制與前級功能。[Eversolo 官方產品規格](#)

本後級保留 20k / 1k 回授，IC 中頻增益 21 倍，含輸入串阻後約 20.09 倍。這是電路固定增益，沒有在後級增加音量旋鈕。

項目	初步結果
40W / 8Ω 所需後級輸入	約 0.891Vrms
50W / 8Ω 所需後級輸入	約 0.996Vrms，僅延伸目標
2.5Vrms 降至 40W 所需輸入的電壓衰減	約 8.96dB
後級中頻輸入阻抗	約 22.48kΩ；1M 與 23k 並聯的估算

衰減量由 $20\log_{10}(2.5/0.891)$ 推算，假設數位訊號 0dBFS 及原廠標準輸出條件。這不是經校正的 Z10 面板音量位置；聲道增益、平衡調整、類比輸入與實際訊號電平可能不同。2.5Vrms 直接全電平送入會要求後級超出目前輸出目標，應使用 Z10 的可調前級輸出。

使用與驗證方式

- 從 Z10 左右 **RCA 輸出** 接到後級 RCA 輸入，使用短的屏蔽訊號線。
- 讓 Z10 保持音量控制有效，關閉音量直通 (volume passthrough)；初次配對先從低音量開始。
- 可按機上提供的功能設定低開機音量與最大音量限制。原廠韌體說明列有這些功能，實際選單以使用者機上版本為準；本次不變更設備韌體或設定。[官方下載與版本說明](#)
- 原型先在假負載上以已知測試訊號確認 Z10 的音量位置、輸出電壓與後級削波點，再設定實際音量上限。正常聆聽仍依需要降低音量。

目前未取得 RCA 輸出阻抗的原廠數值，先不把它數值填入電路計算；以實際測試確認接入約 22.48kΩ 負載後的增益與頻率響應。自動 trigger 聯動不屬於本版已完成電路，後級電源由本機開關控制，啟停及喇叭保護另待完成。

V0.2 設計規格

本版規劃內建線性電源的純後級，外接 Eversolo DAC-Z10 的 RCA 前級輸出，音量由 Z10 控制。數值分為原廠條件、專案選擇及計算估算；沒有實測性能宣稱。

範圍與訊號路徑

左右聲道各一顆 LM3886T，非反相接法。RCA 訊號依序經 2.2μF 薄膜隔直電容、1k 串聯電阻進入正相輸入，22k 提供輸入偏壓回路，插座側另有 1M 洩放。本機由 DAC-Z10 的可調 RCA 輸出驅動；原廠 2.5Vrms / 0dBFS 全電平超過本設計滿功率需要，詳見[Z10 電平搭配](#)。

20k 回授及 1k 回授下臂設定約 21 倍中頻增益。47μF 無極性回授電容使 DC 增益趨近 1，減少 DC 偏移放大。加入輸入 1k / 22k 分壓後，中頻整機增益約 20.09 倍；實際結果還包括訊源阻抗、元件誤差與 IC 頻率響應。

輸出腳先接 2.7Ω / 2W 與 100nF 串聯的 Zobel 支路，再經 0.7μH 與 10Ω / 2W 並聯的隔離網路送往假負載。回授取自電感之前。這些值是本專案的起始選擇，需以 PCB 原型確認高頻穩定度。

IC 腳位與靜音

腳位	網路 / 用途
1、5	VCC，兩腳都接正電源；符號中重疊顯示
2、6、11	NC，不接線
3	功率輸出，接回授及輸出網路
4	VEE，負電源
7	GND，電源中點 / 訊號參考
8	各聲道 MUTE 節點
9、10	反相、正相輸入

來源：[TI SNAS091C](#)，[圖 1-2](#)、[Application Information](#)。原廠最低穩定閉迴路增益為 10；不能單純調低回授比來配合大輸出 DAC。

每聲道 pin 8 → 22k → RUN 跳線 → VEE。跳線開路時靜音，閉合後由負電源汲取電流解除靜音。100μF 靜音電容正端接 GND、負端接 MUTE。原廠要求解除靜音電流超過 0.5mA；±20V 至 ±41V 的本版計算約 0.79–1.75mA，詳見估算報告。

22k × 100μF = 2.2s 只是元件 RC 時間常數，不等於固定的開機或關機靜音時間。啟停行為受 pin 8 內部電路與電源變化影響，待量測。JP1 / JP2 可於下一版改成額定足夠的雙極開關；兩個 MUTE 節點不直接相接。接點開路時可能承受接近 41V DC，建議選 ≥ 60V DC 額定。

電源與接地

J5 依序為 1=VCC、2=GND、3=VEE；這是正、零、負三線電源，不可把單顆 70V 電源的兩端直接當作本機雙電源。

成機電源在機殼內，候選為 300VA / 兩組獨立 25Vac 次級、雙橋整流及每軌 20,000 μ F。J5 改為內部電源線束插座，對接電源圖 J203。標稱市電負載下約 $\pm 33V$ ，高市電空載可能接近 $\pm 41V$ ；實際值待料號與量測確認。詳見[內建電源規劃](#)。 $\pm 20V$ 限流實驗電源只用於放大板初步測試。

每聲道正負軌各有 100nF 及 470 μ F / 63V 去耦；470 μ F 只負責本地儲能，不替代整機電源濾波。負電源的 470 μ F 正端接 GND、負端接 VEE。

原理圖上的 GND 為相同電氣網路，但 PCB 必須分開安排輸入、回授、Zobel、喇叭回流至合適匯流點，避免大電流流經輸入地線。100nF 去耦與 Zobel 靠近 IC；輸入接線遠離電源及喇叭線。以上佈線原則參照 [TI datasheet 的 Layout, Ground Loops and Stability](#)。

散熱與保護邊界

選 LM3886T 非絕緣封裝；金屬背板為 VEE，安裝到接地散熱器 / 機殼時需合適的絕緣介面與螺絲絕緣套。不可把 LM3886TF 的熱阻當成 T 封裝相同；若改料必須重算。[TI 封裝說明，圖 2 註 1](#)

散熱初選每聲道 $\leq 0.4^{\circ}C/W$ 、絕緣介面 $\leq 0.3^{\circ}C/W$ ，兩者都是選型條件。估算對象為 8 Ω 電阻及機內 40 $^{\circ}C$ 環境；真實喇叭阻抗與相角可能加重熱負擔。詳見[計算](#)。

放大板有 IC 內建保護與手動靜音；V0.2 電源次級圖加入整流、儲能、洩放及未定額定值的次級保險絲位置。一次側保險絲與浪湧控制、單軌掉電監測、喇叭 DC 偵測及輸出繼電器尚未完成。上電使用受限流保護的實驗電源與假負載。後續喇叭保護需驗證正負 DC 故障、繼電器 DC 斷開能力、延遲接通與快速斷開；不能以靜音功能替代。

原廠參考

- [LM3886 datasheet SNAS091C](#)：腳位、電路拓樸、靜音、供電、熱阻與佈線。
- [LM3886 產品頁](#)：50W / 8 Ω / $\pm 35V$ 的元件條件，查閱日期 2026-09-11。

功率、供電與散熱估算

由 python3 tools/power_budget.py 產生。這是理想線性電路與 class-B 能量模型，不是 LM3886 SPICE 模擬或實測。

計算假設

- 負載為 8Ω 電阻，兩聲道相同。內建末穩壓電源負載約每軌 33V，35V 為比較條件，41V 為上界情境。
- 每顆 IC 靜態電流採 85mA 作估算；原廠測試條件主要為 ±28V，外推到本設計電壓仍需實測。
- LM3886T 的 θ_{JC} 採 1°C/W；絕緣介面 θ_{CS} =0.3°C/W、每顆獨立散熱器 θ_{SA} =0.4°C/W 為選型假設。
- 環境為機內 40°C，設計接面溫度目標低於 125°C；不把熱保護作正常工作點。
- 功率餘裕試算預留每側 6V 輸出壓降；此為專案假設，不能套用小電流 dropout 規格來保證大功率輸出。

來源：[TI LM3886 datasheet · Electrical Characteristics / 熱設計](#)。

增益與低頻

- IC 中頻閉迴路增益： $1+20k/1k = 21\text{ V/V}$ 。含輸入 1k 串阻與 22k 負載： 20.087 V/V (26.06dB)。
- 輸入隔直轉折估算： $1/[2\pi \times (1k+22k) \times 2.2\mu F] = 3.15\text{Hz}$ 。
- 回授下臂轉折： $1/(2\pi \times 1k \times 47\mu F) = 3.39\text{Hz}$ ，DC 增益趨近 1。
- 理想網路 20Hz 相對 1kHz： -0.228dB ；未含 IC 頻寬、訊源阻抗與輸出網路。

每聲道輸出需求

功率 / 8Ω	輸出 Vrms	輸出 Vpeak	負載 Ipeak	輸入 Vrms，按中頻增益
1W	2.828V	4.000V	0.500A	0.141V
40W	17.889V	25.298V	3.162A	0.891V
50W	20.000V	28.284V	3.536A	0.996V

供電與耗散

$P_{dc} = 2 \times V_{rail} \times V_{peak} / (\pi \times R_{load}) + 2 \times V_{rail} \times I_q$ ； $P_d = P_{dc} - P_{out}$ 。雙聲道總功率乘 2。

每側電源	6V 壓降假設下功率上界 / 聲道	40W 時雙聲道 DC 需求	40W 時每軌平均電流	最大耗散 / 顆	最大耗散對應輸出 / 聲道	估計 Tj
±33V	45.56W	144.09W	2.18A	33.19W	27.58W	96.4°C
±35V	52.56W	152.82W	2.18A	36.98W	31.03W	102.9°C

±41V	76.56W	179.02W	2.18A	49.55W	42.58W	124.2°C
------	--------	---------	-------	--------	--------	---------

上表的功率上界是電壓幾何估算，不包含限流、SPiKe、失真或電源下陷，不能當額定輸出。

$P_{d,max} = 2 \times V_{rail}^2 / (\pi^2 \times R_{load}) + 2 \times V_{rail} \times I_q$ 。耗散最大時的輸出功率不是滿功率；因此必須測試中等輸出。

獨立散熱器： $T_j = T_a + P_d \times (\theta_{JC} + \theta_{CS} + \theta_{SA})$ 。若兩顆共用散熱器，應改成 $T_j = T_a + 2 \times P_d \times \theta_{SA,shared} + P_d \times (\theta_{JC} + \theta_{CS})$ ；同等條件需共用散熱器約 $\leq 0.20^\circ\text{C}/\text{W}$ 。

若仍用舊版介面 $0.5^\circ\text{C}/\text{W}$ 與散熱器 $0.5^\circ\text{C}/\text{W}$ ，±41V 最壞模型的接面將約 139°C ，原散熱選擇不再滿足本專案 125°C 目標。必須核對實際介面、通風及負載，尤其真實喇叭的相角。

$2 \times 50\text{W}$ 同相正弦的每軌訊號峰值約 7.07A ，另有靜態電流。 $300\text{VA} / 2 \times 25\text{Vac}$ 次級的連續 DC 能力須依整流充電波形評估；詳見[內建電源估算](#)。

靜音電流

依原廠近似關係： $I_8 = (|V_{EE}| - 2.6\text{V}) / 22\text{k}\Omega$ 。電阻功耗為 $(V_{EE_abs} - 2.6)^2 / 22\text{k}$ ，未含瞬態。

負電源	解除靜音電流估算	22k 穩態耗散
-20V	0.791mA	13.76mW
-28V	1.155mA	29.33mW
-33V	1.382mA	42.01mW
-35V	1.473mA	47.72mW
-41V	1.745mA	67.03mW

採 0.25W 、1% 電阻。 $22\text{k} \times 100\mu\text{F} = 2.2\text{s}$ 是 RC 常數，實際解除 / 進入靜音時刻仍需量測。

--	--	--	--

--	--	--	--	--

05 內建電源與機構規劃 / 來源：docs/05-internal-power.md

V0.2 內建電源與純後級規劃

已確認的使用方式

使用者要內建供電的後級，已確認搭配 Eversolo DAC-Z10，以它的 RCA 前級輸出連接。音訊一路為 DAC-Z10 (DAC + 前級) → RCA → LM3886 → 喇叭，音量由 Z10 負責；本機固定增益，配置 AC 入口、電源開關、狀態指示、左右聲道輸入及喇叭輸出。

已選定 RCA，後級中頻增益約 20.09 倍，40W 所需輸入約 0.89Vrms。Z10 原廠 RCA 輸出規格為 2.5Vrms / 0dBFS，應使用其音量控制；詳見[Z10 搭配與電平說明](#)。

內建電源架構

一次側

AC 入口 → 一次側保險絲與開關 → 浪湧限制與旁路控制【待設計】→ 隔離環形變壓器 (300VA / 2×25Vac 候選)

正軌

變壓器 → 次級 1 / 保險絲 / 橋 1 → 正軌濾波 20,000μF → 放大板 J5

負軌

變壓器 → 次級 2 / 保險絲 / 橋 2 → 負軌濾波 20,000μF → 放大板 J5

保護接地

AC 保護接地 PE → 金屬機殼專用接地點

原始 Mermaid 圖依連線關係整理為路徑表，原始語法保留於內嵌 Markdown 附件。

環形變壓器、整流濾波與放大板都放進後級機殼。候選一次側按 110V / 60Hz 規劃，次級要兩組真正獨立的 25Vac 繞組，每組各一個全橋，再把橋 1 的負端與橋 2 的正端相連形成 GND。這個雙橋版本**不能使用**已在變壓器內部相接的三線中心抽頭次級。

次級原理圖為 [internal-psu-v02.kicad.sch](#)。BR1 / BR2 使用功能端子 AC1、AC2、P、N，實體腳位須在確定整流橋料號後依 datasheet 對應。F201 / F202 只畫出次級保險絲位置，額定電流及分斷能力未定案。

每軌兩顆 10,000μF / 63V 並聯、100nF 薄膜旁路、一顆 2.2k / 2W 洩放電阻。濾波值與變壓器 300VA 都是設計候選，未核對尺寸、紋波額定或庫存。未穩壓電壓會隨市電與負載變動，不能稱為固定 ±35V 穩壓電源。[TI AN-1849](#)提供相關架構及高市電、浪湧與啟停設計參考，本機參數另行估算。

電壓與散熱變更

採兩顆二極體合計 2.2V 壓降、每軌 20,000 μ F 的簡化模型，標稱市電、雙聲道 40W 時每軌平均約 33V。低市電時不保證達到 40W，50W 是待量測的延伸目標。詳見[電源估算](#)。

在 +10% 市電與假設 +8% 空載調整率下，可接近 $\pm 40.8V$ ，因此舊版 $\pm 37V$ 熱預算已不足。本版用 $\pm 41V$ 上界重算，初選每顆 IC 介面 $\leq 0.3^{\circ}C/W$ 、獨立散熱器 $\leq 0.4^{\circ}C/W$ ；兩者必須以實際元件核對。這個上界是評估情境，尚無過壓箝位；變壓器誤差、實際一次側額定及啟停峰值若超出，須重選次級電壓或修改方案。

一次側、控制與接地待完成項

區塊	本版範圍	定案條件
AC 入口 / 一次側保險絲 / 電源開關	機構及功能規劃	核對一次側型號、額定電流、分斷能力、隔離及接線端子的防觸碰
浪湧限制 / 旁路	預留設計	驗證冷開機、快速關閉、旁路失敗與放電時間，不只看穩態瓦數
變壓器	300VA、2 $\times$ 25Vac 候選	確認一次側電壓、空載調整率、絕緣、溫升、引線及熱保護
喇叭保護 / 控制電源	功能與空間預留	設計獨立小容量隔離輔助電源或適當輔助繞組，確保失電時先斷開喇叭
自動靜音	取代成機手動 RUN 操作	兩軌正常才允許啟動；掉電、DC 故障、過溫時靜音並斷開輸出
喇叭 DC 保護 / 繼電器	尚未畫入電路	正負 DC 故障偵測及繼電器實際 DC 斷開能力測試
保護接地 PE	機殼直接接地為設計要求	獨立牢靠接點；不經開關、保險絲或音訊地阻抗元件
訊號地 / 機殼關係	暫定單一連接位置	按前級介面與整機接地檢查嗡聲；不能以斷開 PE 解決地迴路

這份文件與次級原理圖不是完整市電施工圖。一次側料件、接線與機構隔離完成後，要另行核對保護接地連續性、絕緣及啟停故障；放大板 ERC 不涵蓋這些項目。

機殼配置

以金屬機殼為主，先保留以下分區，尺寸待真實零件再定：

- 後板：AC 入口與音訊輸入分開配置，左右聲道各一組輸入、一組喇叭端子。
- 電源區：變壓器、一次側保護及浪湧控制集中，市電區加固定及防觸碰安排。
- 整流區：整流橋與大電容靠近，縮小充電迴路，橋另核對散熱。
- 放大區：兩聲道靠近各自散熱器，前級輸入線短且遠離變壓器與充電電流迴路。
- 控制區：預留輔助電源、DC 保護及繼電器空間。

環形變壓器固定螺栓不可與機殼形成穿過中心的封閉導電匝；具體固定方式依原廠安裝圖。[Talema 安裝提醒](#)

線束與調試

電源圖 J203 的 1 / 2 / 3 對接放大板 J5 的 1 / 2 / 3，即 VCC / GND / VEE。兩份 KiCad 圖是獨立分板專案，網名相同不會自動跨檔連線；驗證腳本另檢查接序。

第一輪放大板測試仍以可限流實驗電源進行；內建供電先獨立驗證空載、負載及放電，再接入放大板。本版整機目標始終是內建供電，不要求使用者日常外接 DC 電源。

06 內建電源估算 / 來源：docs/06-mains-calculations.md

內建電源估算

由 python3 tools/mains_budget.py 產生；未穩壓電源的第一階估算，沒有電路模擬或實測。

候選與假設

- 變壓器總容量 300VA，兩組彼此獨立的 25Vac 次級，額定值均對應實際選定的一次側額定電壓。
- 市電暫按 110V / 60Hz，99–121V 為 $\pm 10\%$ 設計情境，並非本次量測或供電公司保證。115V 一次側料件須改算變比。
- 每次級各接一個全橋；輸出串接成正負電源，次級 AC 端不預先接地或互連。每軌 20,000 μ F。
- 負載時每顆導通二極體壓降假設 1.1V，空載假設 0.6V。變壓器空載調整率假設 +8%，待原廠數據替換。
- 50W 仍是延伸目標；滿載電壓、失真與散熱決定最後額定。

負載情境

$V_{pk} \approx \sqrt{2} \times V_{ac} - 2V_f$ ， $\Delta V_{pp} \approx I_{rail} / (2 \times f_{line} \times C_{rail})$ ， $V_{avg} \approx V_{pk} - \Delta V_{pp} / 2$ 。雙聲道平均每軌電流使用理想 class-B 訊號電流加 IC 靜態及洩放電流。忽略線阻 / ESR / 充電角與變壓器動態下陷；表格不是保證下限。

市電情境	每聲道目標	每軌平均電流	紋波估算	每軌平均電壓	每軌谷值	谷值扣除所需輸出峰值
-10%	40W	2.20A	0.92Vpp	$\pm 29.16V$	$\pm 28.70V$	3.41V
-10%	50W	2.43A	1.01Vpp	$\pm 29.11V$	$\pm 28.61V$	0.32V
標稱	40W	2.20A	0.92Vpp	$\pm 32.70V$	$\pm 32.24V$	6.94V
標稱	50W	2.44A	1.01Vpp	$\pm 32.65V$	$\pm 32.14V$	3.86V
+10%	40W	2.20A	0.92Vpp	$\pm 36.23V$	$\pm 35.77V$	10.48V
+10%	50W	2.44A	1.02Vpp	$\pm 36.18V$	$\pm 35.68V$	7.39V

本專案以 6V 大電流輸出壓降作保守功率試算。標稱市電下 40W 尚有初步電壓餘裕；低市電不保證 40W，50W 也不可直接列為額定。最後一欄並非元件保證的 dropout。

變壓器、整流與儲能

- 候選每組次級額定電流： $300VA / (2 \times 25V) = 6.00A_{rms}$ 。
- 全橋電容輸入的粗估 DC 能力： $0.62 \times 6.00 = 3.72A$ / 軌；僅為初選，仍須檢查溫升與峰值充電。
- $2 \times 50W$ 同相正弦的每軌訊號峰值約 7.07A，另加靜態負載，短時間由電源與濾波電容共同承擔。
- 電解紋波電流先以每軌 DC 電流的 2–3 倍檢查，再依實際充電波形選料；兩顆並聯不保證精確均流。
- 若電容容差為 -20%，紋波估算增為上表的 1.25 倍；ESR / 配線壓降另計。

初選方法參考 [Hammond 整流設計指南](#)。

高市電空載與放電

- +10% 市電、+8% 空載調整率情境： $25 \times 1.10 \times 1.08 \times \sqrt{2} - 1.2 = 40.80\text{V}$ / 軌，總軌間約 81.60V。
- 專案暫用 $\pm 41\text{V}$ 作元件 / 散熱上界試算；這不是過壓箝位。LM3886 的工作總電壓上限為 84V，實際峰值及公差必須留有餘裕，不能以空載計算當過壓保護。
- 41V 時每軌 2.2k 洩放電阻功耗 = 0.764W；初選 2W 並檢查機內降額。
- 每軌 RC 常數 = 44.0s；只有洩放電阻時 41V→5V 理想時間 = 92.6s。
- 兩軌 41V 儲能總計 = 33.62J。放電時間會受容差、電阻失效與負載影響，斷電後仍須量測電容殘壓。

高市電及浪湧 / 啟停規劃參考 [TI AN-1849](#)；IC 電壓限制見 [LM3886 datasheet](#)。

--	--	--	--	--

BOM 與整機配件

[電路 BOM](#) 由 KiCad 匯出的 netlist 產生，涵蓋 43 個放大板元件；另有[電源次級 BOM](#) 的 15 個元件。
footprint 留空代表尚未核對實際尺寸，不能據此直接下單 PCB。沒有價格欄：本次未查供應商即時庫存與報價。

放大板選材

- IC：LM3886T/NOPB ×2，向可追溯來源採購；封裝與引腳彎折須依實際訂購型號核對。
- 小訊號電阻：1% 金屬膜，除 BOM 另列者外以 0.25W 起選。
- Zobel 與輸出阻尼電阻：低電感、至少 2W，保留散熱空間，量測高頻下溫升。
- 0.7μH 電感：空心，初選 DCR ≤0.05Ω，線徑與安裝須能承受至少 4A 峰值及測試溫升；50W / 8Ω 的需求為 3.54A 峰值。此項仍需料號或繞製規格。
- 2.2μF 輸入電容：薄膜、≥ 63V。
- 47μF 回授電容：真正無極性 / 雙極性、≥ 63V；不把一般電解正反接的問題留到焊接時猜測。
- 電源 / 靜音電解：≥ 63V，依原理圖正負極組裝。100nF 去耦可用 X7R 或薄膜；Zobel 用薄膜。

尚未畫入放大板的整機需求

部件	數量	初選條件 / 待辦
內建環形變壓器	1	300VA、兩組彼此獨立的 25Vac 為候選；110V / 60Hz 一次側需求暫定，核對實際額定及調整率
整流與大電容	1 組	電源次級 BOM 已列兩橋、4×10,000μF / 63V、洩放及旁路；料號與散熱待選
AC 入口 / 一次側保險絲 / 開關	1 組	核對一次側料件後決定電流額定與分斷能力
浪湧控制與旁路	1 組	含快速開關及失效情境，待設計
隔離輔助電源 / 輔助繞組	1 組	供保護繼電器與啟停控制，待決定電壓及容量
電源動態能力 / 儲能	1 組	2×50W 同相正弦時，每軌訊號峰值約 7.07A，另有靜態電流；由實際電源與電容共同承擔，待選型後驗證
散熱器	2	每聲道 ≤ 0.4°C/W，按實際機內氣流及安裝方向核對
絕緣導熱介面及螺絲套	2 組	確認熱阻 ≤ 0.3°C/W 與電氣絕緣；不只核對厚度
絕緣 RCA 插座	2	機殼接地規劃完成前不靠插座形成多點地

喇叭接線柱	4	額定電流、絕緣距離與面板固定待選；原型先接假負載
機殼 / 固定件	1 組	依散熱器、電源界面及 PCB 實際尺寸設計；尚無加工圖
電源輸入保護	1 組	下一版加入適合雙軌電源的保護；不得直接套用未定案的保險絲額定
喇叭 DC 保護 / 繼電器	1 組	下一版設計，包含輔助電源及 DC 斷開能力驗證
非感性假負載	2	8Ω、連續至少 100W，按額定安裝散熱

內建電源的架構與次級整流草案已完成；一次側接線、軟啟動及保護控制尚未完成。整機 BOM 尚須加入機殼 PE 接點、屏障、端子與線束。參見[內建電源規劃](#)。



08 原型上電與驗收計畫 / 來源：docs/04-bring-up.md

原型上電與驗收

本文件是未來硬體測試計畫；目前沒有焊接成品或量測結果。所有門檻是專案驗收條件，不是原廠保證。先完成單聲道，再複製第二聲道。

成機採內建電源；下列 $\pm 20V$ / $\pm 35V$ 實驗電源步驟是放大板獨立測試。內建市電供電須先完成一次側、浪湧及保護設計，按文末新增流程驗證後再接放大板。

1. 斷電檢查

確認實際 IC pin 1、5 都接 VCC，pin 4 接 VEE、pin 7 接 GND，2 / 6 / 11 不接。核對 C6 / C106 與 C8 / C108 的正端都在 GND；C2 / C102 為無極性電容。檢查 IC 背板至散熱器的絕緣與機構固定，安裝散熱器後才上電。量測兩軌對地及彼此之間無短路，等待電容充放電讀值穩定。

2. 低電壓靜態測試

使用追蹤且可同步啟停的外接 $\pm 20V$ 實驗電源，單聲道每軌限流先設約 0.2A。RUN 跳線先拔除，輸入短接至訊號 GND，輸出不接喇叭。

上電記錄正負電壓、每軌電流、輸出 DC、MUTE 腳電壓及散熱器溫度。若供電持續限流、只剩單軌、輸出 DC 過大或快速發熱，立即斷電排查，不直接調高限流。

接上 8Ω 假負載後再解除靜音，觀察輸出 DC。暫定 $|DC| \leq 50mV$ 為繼續條件，若超過 100mV 停止；中間區間先查輸入與回授偏壓。拔除 RUN 跳線不代表瞬間靜音；觀察實際延遲及瞬態。

3. 小訊號與高頻檢查

先用 1kHz 小正弦，輸入約 50mVrms，在 $\pm 20V$ 下量測約 1Vrms 輸出；核對左右相位及約 20 倍增益。示波器接地夾只接 GND，不接負電源。觀察放大器 pin 3 與負載端是否有高頻振盪，使用短接地彈簧。

在約 1W 輸出下掃描 20Hz–20kHz，以 1kHz 正規化，暫定 $\pm 0.5dB$ 為目標。使用小幅度方波檢查過衝及振鈴；本版只先驗證短線 8Ω 電阻負載，容性 / 實際喇叭負載另列測試，不直接接大電容。

4. 額定電源與功率

通過前項後，關機、確認電容放電，再設定 $\pm 35V$ 。以足夠電流能力的電源及按額定散熱的假負載，逐步增加訊號；確認兩軌不明顯下陷、限流或失衡。

階段	每聲道負載電壓	每聲道功率	驗收重點
小訊號	2.83Vrms	1W / 8Ω	增益、噪聲及頻率響應
第一功率目標	17.89Vrms	40W / 8Ω	先單聲道，再雙聲道，1kHz THD+N $\leq 0.1\%$ 為目標
延伸目標	20.00Vrms	50W / 8Ω	記錄失真、削波、電源電壓與溫度，未達成則保留較低額定

$P = V_{rms}^2 / 8\Omega$ ，使用實際量得的負載阻值修正。示波器無明顯削波只能證明波形觀察通過，不能證明

THD+N 合格。音訊分析器或經校正的衰減量測前端需有足夠輸入量程；不可把功率輸出直接送進一般音效卡輸入。

5. 熱測試與啟停

先逐步熱測，約每五分鐘記錄一次機內環境、散熱器、IC 外殼及電源情況；至少觀察 30 分鐘並確認趨於穩態。 $\pm 35V$ 下理想熱模型預估每聲道約 31W 輸出附近是較高耗散區，必須測試該區，也測 40W 雙聲道。出現保護、持續升溫或估算接面接近 $125^{\circ}C$ 即停止並重估散熱。

先把輸入降至零，開路 RUN，再觀察靜音完成後關閉雙軌。未完成自動電源監測前，不把手動順序當整機啟停保護。記錄正常啟停與靜音瞬態；單軌異常的受控故障測試留給保護電路完成後的階段。

6. 接喇叭前

完成 DC 偵測 / 輸出繼電器、開關機延遲與電源異常斷開驗證，再用可承擔風險的測試喇叭低音量聆聽。比較 TPA3255 / Purifi 時須匹配負載端音量、相同訊源及量測條件，避免把音量差當音質差。

量測紀錄欄位

日期、硬體版本、IC / 電源 / 散熱器型號、實測負載阻值、機內環境溫度、供電空載 / 負載值、輸入與輸出 V_{rms} 、失真量測方法 / 頻寬、各軌電流、輸出 DC、溫度時間序列及異常波形。保留原始資料，不用計算值填入實測欄。

內建電源整合階段

一次側與機構防護完成並核對後，先讓電源獨立工作，檢查兩個次級確實隔離、雙橋極性及儲能中點。確認 PE 對機殼連續性與一次 / 二次側絕緣；這些檢查不由 KiCad ERC 取代。

測量空載及不同負載的正負軌，記錄 AC 輸入、紋波、最高峰值與最低谷值。把實際一次側額定電壓、空載調整率與電容容差帶回 `mains_budget.py`；若超出 $\pm 41V$ 評估範圍，不直接接上放大板。


以合適的隔離測試設備驗證冷開機、快速關閉、浪湧旁路失敗、過溫及掉電控制。確認斷電時先靜音並斷開喇叭，而不是等待大電容自然放完；放電完成須直接量測，不靠電源指示燈判斷。

通過後才以內建供電做雙聲道功率及熱測，量測中等輸出耗散區與接近削波區；若實際電源負載電壓低於實驗電源條件，依 THD+N、溫度與電壓重新定額定功率。最後接上現有 DAC 與前級，從前級最低音量開始核對增益、喻聲與啟停聲。

--	--	--	--

09 KiCad 圖面與重建方式 / 來源：electrical/README.md


V0.2 放大板與內建電源次級圖



原理圖預覽；完整向量圖見第 13 章。

[下載 PDF](#)。以 KiCad 10 開啟 [lm3886-v01.kicad_pro](#)，即可編輯原理圖；自有符號庫已隨附。未指派 footprint，尚無 PCB。

放大板檔名保留 lm3886-v01 以維持既有連結，圖框版本已更新為 V0.2。J5 現在表示機內電源線束，日常使用由內建電源供電，訊號由現有前級送入。



內建電源次級整流濾波草案；完整向量圖見第 13 章。

[電源 PDF](#) · [電源 KiCad 專案](#) · [電源 BOM](#)。這份圖只畫變壓器隔離次級之後的整流、濾波與洩放，市電一次側及軟啟動仍在[整機規劃](#)階段。

電源 J203 的 1 / 2 / 3 與放大板 J5 的 1 / 2 / 3 用線束相接。兩份圖是獨立 KiCad 專案，不靠同名網路自動跨檔連線。橋式整流符號的 AC1 / AC2 / P / N 是功能端子，選實體料件後再對應腳位。

左右各一套相同電路，RCA / 電源 / 靜音間相同的網路名稱表示電氣相接。IC 1、5 兩腳共用正電源符號位置，2、6、11 是隱藏的 NC 腳；匯出 netlist 會分別核對。

本版 C2 / C102 為無極性回授電容；C6 / C106 負軌電解及 C8 / C108 靜音電解的正端接 GND。輸出標記 TEST OUT，供假負載使用。

在專案根目錄執行 `python3 tools/rebuild.py` 會重建兩份原理圖、ERC、netlist、BOM、PDF、PNG、功率 / 市電報告與驗證紀錄。生成器會覆寫原理圖；手動修改後需先同步修改生成器，或明確改成以 KiCad 手動檔為主，避免覆蓋人工編輯。

[BOM](#) · [驗證紀錄](#) · [中文設計說明](#)

V0.2 電氣驗證紀錄

本報告由 python3 tools/rebuild.py 在 KiCad 10.0.6 完成檢查後產生。

檢查	結果
原理圖載入與 PDF 匯出	通過
KiCad ERC，未排除規則	0 錯誤、0 警告
元件數	43，BOM 由 KiCad netlist 匯出
IC 及被動元件數值	與獨立設計規格一致
網路與腳位核對	29 個網路、105 個元件腳位通過獨立規格比對；包含 6 個單腳 NC 網路
正負電源與 IC 腳位	pin 1/5=VCC、4=VEE、7=GND；2/6/11 不接
回授、輸出隔離、左右聲道	拓樸及網路連接通過
負軌與靜音電解極性	正端在 GND，負端分別在 VEE / MUTE
手動靜音回路	各聲道 pin 8→電阻→RUN 跳線→VEE，兩個控制節點分開

ERC 與網路核對不驗證 PCB 寄生、穩定度、失真、散熱、保護或喇叭相容性。本版尚無 footprint / PCB、SPICE 元件模擬或硬體量測。計算報告是理想模型，不能當實測。

產生的 erc.json / netlist.xml 為本機檢查中間檔，未版控。BOM、PDF、PNG 及本報告隨版本提交。KiCad 檔案中的符號庫檢查未關閉。

內建電源次級圖

ERC 0 錯誤、0 警告；15 個元件、9 個網路、35 個腳位通過獨立核對。兩個次級 AC 回路、橋式整流輸出串接、濾波 / 洩放極性及 J203→放大板 J5 的三線接序已核對。

這是兩個獨立 KiCad 專案，以線束相連；ERC 不會自動檢查跨檔接線。Bridge 的 AC1 / AC2 / P / N 為功能端子，未選實體料號或 footprint。沒有完成一次側接線、軟啟動、保護控制器、PCB、耐壓 / 接地測試或實機量測。

11 接班進度與下一步 / 來源：HANDOFF.md

接班進度

更新：2026-09-11，V0.2。使用者指定**內建供電**、**純後級**，**外接現有 DAC 與前級**。已確認 Eversolo DAC-Z10 (DAC + 前級) 及 RCA；音量由 Z10 控制。

已完成

- 兩聲道原理圖：輸入隔直、回授、去耦、輸出穩定網路及各聲道測試用手動靜音。
- 成機改為內建線性電源；300VA、兩組獨立 25Vac 次級、雙橋、每軌 20,000 μ F 為候選。
- 新增電源次級 KiCad 圖及 15 元件 BOM，核對橋輸出串接、電解極性、洩放及 J203→放大板 J5 線束。
- 按 110V / 60Hz 規劃；標稱市電負載下約 $\pm 33V$ ，高市電空載接近 $\pm 40.8V$ ，因此熱預算上界改為 $\pm 41V$ ，介面 / 散熱器候選改為 ≤ 0.3 / $\leq 0.4^{\circ}C/W$ 。
- 保留 $2 \times 40W$ / 8Ω 目標，低市電不保證；50W / 聲道是延伸驗證，未定為額定。
- 原廠 pinout、靜音及散熱條件核對；可重算的功率 / 熱預算。
- 兩份 KiCad ERC 與獨立 netlist 核對通過；放大板 43 元件、電源次級 15 元件，均有 PDF / PNG。
- 中文規格、內建電源機構分區、市電 / 紋波 / 放電計算、Z10 RCA 電平搭配及整合驗收流程。

驗證程度

軟體檢查詳細結果見 [validation.md](#)。一次側接線、軟啟動、控制輔助電源與喇叭保護尚未完成；沒有 SPICE 元件模擬、PCB、機構加工圖或實機量測。電源圖只涵蓋隔離次級，不是完整市電施工圖。不得把理想計算或 ERC 通過當成電路穩定 / 安全 / 低失真的證明。

下一步

1. Z10 RCA 規格已核對為 2.5Vrms / 0dBFS；以假負載校正音量位置及削波點。一次側按 110V / 60Hz 規劃，實際變壓器額定與調整率仍須核對。
2. 確定變壓器、整流橋、電容、LM3886T、散熱器及介面料號；重算電壓、熱預算，指派實體腳位與 footprint。
3. 完成一次側保護、浪湧控制、輔助電源、雙軌監測及喇叭 DC 保護 / 繼電器。
4. 先畫單聲道 PCB，核對輸入 / 回授與大電流接地路徑，再定電源板、機殼隔離與配置。
5. 放大板先以限流實驗電源測試，內建電源獨立驗證後再整合；完成假負載 / 熱 / 失真量測後才接喇叭。

生成器是目前電路來源。更動後執行 `python3 tools/rebuild.py` 並查看兩份 PNG / PDF。放大板檔名保留 `lm3886-v01`；電源圖為獨立 `internal-psu-v02` 專案，以線束相連。每次接手先檢查 Git 工作樹及遠端，保留其他協作者修改。

12 分板 BOM 完整清單

兩份 CSV 共 58 筆，43 個放大板元件與 15 個電源次級元件。原始欄位全部保留；空白 footprint 表示未指定。英文選材備註依原檔收錄。

放大板：43 個元件

electrical/bom-draft.csv

reference	quantity	value	symbol	footprint	備註索引
C1	1	2.2u / 63V film	C	(空白)	1
C2	1	47u / 63V BP	C	(空白)	1
C3	1	100n / 63V	C	(空白)	1
C4	1	100n / 63V	C	(空白)	1
C5	1	100n / 100V film	C	(空白)	1
C6	1	470u / 63V	CP	(空白)	2
C7	1	470u / 63V	CP	(空白)	2
C8	1	100u / 63V	CP	(空白)	2
C101	1	2.2u / 63V film	C	(空白)	1
C102	1	47u / 63V BP	C	(空白)	1
C103	1	100n / 63V	C	(空白)	1
C104	1	100n / 63V	C	(空白)	1
C105	1	100n / 100V film	C	(空白)	1
C106	1	470u / 63V	CP	(空白)	2
C107	1	470u / 63V	CP	(空白)	2
C108	1	100u / 63V	CP	(空白)	2
J1	1	L RCA	Conn2	(空白)	3
J2	1	L TEST OUT	Conn2	(空白)	3
J3	1	R RCA	Conn2	(空白)	3
J4	1	R TEST OUT	Conn2	(空白)	3
J5	1	INTERNAL PSU	Conn3	(空白)	4
JP1	1	L RUN LINK	Conn2	(空白)	3
JP2	1	R RUN LINK	Conn2	(空白)	3

L1	1	0.7uH / air core	L	(空白)	5
L2	1	0.7uH / air core	L	(空白)	5
R1	1	1M	R	(空白)	6
R2	1	22k	R	(空白)	6
R3	1	1k / 1%	R	(空白)	6
R4	1	20k / 1%	R	(空白)	6
R5	1	2.7R / 2W	R	(空白)	6
R6	1	1k	R	(空白)	6
R7	1	10R / 2W	R	(空白)	6
R8	1	22k / 0.25W	R	(空白)	6
R101	1	1M	R	(空白)	6
R102	1	22k	R	(空白)	6
R103	1	1k / 1%	R	(空白)	6
R104	1	20k / 1%	R	(空白)	6
R105	1	2.7R / 2W	R	(空白)	6
R106	1	1k	R	(空白)	6
R107	1	10R / 2W	R	(空白)	6
R108	1	22k / 0.25W	R	(空白)	6
U1	1	LM3886T	LM3886	(空白)	7
U2	1	LM3886T	LM3886	(空白)	7

原始 selection_notes 欄位

- 1. Film unless 47u BP (nonpolar); 100n supply bypass may use X7R
- 2. Polarized; pin 1 positive, pin 2 negative; verify ripple and temperature rating
- 3. Connector/panel hardware TBD; RUN switch contacts >=60V DC if substituted
- 4. Internal PSU harness; pin1 VCC, pin2 GND, pin3 VEE; current rating TBD
- 5. Air core; DCR <=0.05 ohm target; >=4A peak; thermal validation required
- 6. 1% metal film; 0.25W unless value specifies 2W; output resistors low inductance
- 7. LM3886T/NOPB; non-isolated T package; footprint TBD

電源次級：15 個元件

electrical/psu-bom-draft.csv

reference	quantity	value	symbol	footprint	備註索引
BR1	1	>=15A / >=200V TBD	Bridge	(空白)	1
BR2	1	>=15A / >=200V TBD	Bridge	(空白)	1
C201	1	10000u / 63V	CP	(空白)	2
C202	1	10000u / 63V	CP	(空白)	2
C203	1	10000u / 63V	CP	(空白)	2
C204	1	10000u / 63V	CP	(空白)	2
C205	1	100n / 100V film	C	(空白)	3
C206	1	100n / 100V film	C	(空白)	3
F201	1	TBD per transformer	Fuse	(空白)	4
F202	1	TBD per transformer	Fuse	(空白)	4
J201	1	T1 SEC 1	Conn2	(空白)	3
J202	1	T1 SEC 2	Conn2	(空白)	3
J203	1	TO AMP J5	Conn3	(空白)	3
R201	1	2.2k / 2W BLEED	R	(空白)	3
R202	1	2.2k / 2W BLEED	R	(空白)	3

原始 note 欄位

- 1. Logical pin IDs; map to selected MPN before PCB; cooling/IFSM TBD
- 2. Pin1 positive; ripple rating and dimensions TBD
- 3. Component selection/footprint TBD
- 4. Rating and breaking capacity TBD; this is not a selected fuse

13 原始向量電路圖



以下兩頁直接保留專案原始 PDF 電路圖頁面。各頁維持原圖尺寸與向量內容，可放大閱讀。

1. LM3886 放大板：electrical/preview/lm3886-v01.pdf
2. 內建電源次級：electrical/preview/internal-psu-v02.pdf

放大板檔名沿用 v01，文件狀態為 V0.2。電源圖只涵蓋隔離次級之後的整流濾波，不含完整一次側接線與軟啟動。

LM3886 / STEREO POWER AMP / EXTERNAL PREAMP / V0.2

Target: 2 x 40 W / 8 ohms. Internal unregulated PSU: approx. ± 33 V loaded; verify actual rails.

$$L \text{ CHANNEL / gain} = 1 + 20k/1k = 21 \text{ V/V}$$

$$R_{\text{CHANNEL}} / \text{gain} = 1 + 20\text{k}/1\text{k} = 21 \text{ V/V}$$






J5: internal PSU harness. Bench current-limited supply for first amplifier-only tests.

Tab = VEE: insulate from grounded chassis / heatsink.




GND is a net name; route input, feedback and load returns separately.

No mains, fuse or speaker relay circuit in this revision. Pin 5 shares VCC with pin 1; pins 2/6/11 are NC.




L LOCAL DECOUPLING (at IC pins)





MUTE: jumper open = mute; fitted = run.



R LOCAL DECOUPLING (at IC pins)



MUTE: jumper open = mute; fitted = run.



Internal PSU system / no PCB / no hardware measurements

Sheet: /
File: lm3886-v01.kicad_sch

Title: LM3886 stereo AB power amplifier

Size: A3

Date: 2026-09-11

Rev: 0.2 DRAFT

Size: A5	
KiCad E.D.A. 10.0.6	






Id: 1/1

INTERNAL LINEAR PSU / V0.2 / SECONDARY-SIDE DRAFT





T1 candidate: 300 VA, 2 x 25 VAC INDEPENDENT windings. Primary / soft start shown only in system documentation.

Two bridges; connect BR1 negative to BR2 positive at the reservoir star point. Do not pre-join the AC windings.

POS RAIL / floating 25 VAC secondary



NEG RAIL / floating 25 VAC secondary



C201/C202: positive lead to VCC. C203/C204: positive lead to GND.

20,000 uF per rail. GND star is not a substitute for the protective-earth chassis bond.

Bridge pin IDs AC1/AC2/P/N are logical terminals; map to the selected part before assigning any footprint.

F201/F202 ratings, transformer, bridge cooling, primary fuse, inrush control and speaker protection remain TBD.

Separate schematic projects: J203 pin 1/2/3 wires to amplifier J5 pin 1/2/3. Same-label text does not wire the two files.

Internal PSU system / no PCB / no hardware measurements

Sheet: /
File: internal-psu-v02.kicad_sch

Title: LM3886 internal PSU – isolated secondaries only

Size: A3 Date: 2026-09-11 Rev: 0.2 DRAFT
KiCad E.D.A. 10.0.6 Id: 1/1

14 原始檔清單與完整性

下列 33 個檔案全部嵌入 PDF 附件。路徑與 SHA-256 值可用於核對解出後的檔案是否相同；PDF 不包含 Git 歷史資料。

.gitignore

143 bytes

SHA-256: bf662ce2350e73bca399629e36de920821f3837d8999b886edfafa4dbe5e81ba

AGENTS.md

749 bytes

SHA-256: 3d6e8cd5a5fe65f8d133474acc05032c4fd5ac61e1f69f59a5aa6cf2591010e

HANDOFF.md

2531 bytes

SHA-256: 246fc688625dcff9264b6fba686f77afc438ffdab8b57633c48dd1e677c7eab

LICENSE

1070 bytes

SHA-256: db110845771fa5dea53628991f0f8a994cf9a8071d4d8ca5dedaed2b27070463

README.md

4637 bytes

SHA-256: 654d36313eef2d022635ef6821c39afbb5592b4facb9104014c9eedf5f9cb76

docs/01-design.md

4641 bytes

SHA-256: bb7ab0a9716ca84a73ec232d857e985f415dd342a62f742850371ca638d0c4b4

docs/02-calculations.md

3491 bytes

SHA-256: f0c34ca9605d27e22546767580431599163f7037b30df2c92219fd98e586a113

docs/03-parts.md

3003 bytes

SHA-256: 1de24b6a8cac55581e6ea7b69bb3242c815462a0648edbbbf20439e7aa42d69

docs/04-bring-up.md

5166 bytes

SHA-256: 9fb8972f78e82cf3e8977ba6b88adc63bf21f8d3f96b9f781ee663cf2bbf2821

docs/05-internal-power.md

5422 bytes

SHA-256: 4f767fafc6739589a65723185ba100b3b07879ae566a0af9ce046b04b5d3bbf2

docs/06-mains-calculations.md

3318 bytes

SHA-256: a4083a05d5dd0eaf9426856da2f5202b8a193977f4d4d1ca9d940d2a639dc428

docs/07-z10-interface.md

2355 bytes

SHA-256: ff22796f800efa2c61c13f696b63790af5764f2e6e1248878dba2c9d68e46fd9

electrical/Project.kicad_sym

8153 bytes

SHA-256: d2a914f1b5991ff9738c90a56a707340f794aec1c97a4a170b8029df22ee3c1d

electrical/README.md

1848 bytes

SHA-256: 3db381bf41e7c45551644487bab9e76a6230b3b0dd7e4287c6accf75195d9f8

electrical/bom-draft.csv

4074 bytes

SHA-256: 9c1c6c963b252a93bf968d24d31ed0ce32e58cdf96469d7003e5bfd3fe908a43

electrical/internal-psu-v02.kicad_pro

3 bytes

SHA-256: ca3d163bab055381827226140568f3bef7eaac187cebd76878e0b63e9e442356

electrical/internal-psu-v02.kicad_sch

27030 bytes

SHA-256: b39697533d0a7761d724fa94b8ad050b47a67485e4b64e6e9094216b02a306ec

electrical/lm3886-v01.kicad_pro

3 bytes

SHA-256: ca3d163bab055381827226140568f3bef7eaac187cebd76878e0b63e9e442356

electrical/lm3886-v01.kicad_sch

57976 bytes

SHA-256: 84daa496274bffc8bb4aef3d96fa7681bfeed1d7056a8465a0e97e379ad4892d

electrical/preview/internal-psu-v02.pdf

139597 bytes

SHA-256: aaeac4ae5747136860301fc02556c170ff4626f52993f3d46e7bbd123beb24c6

electrical/preview/internal-psu-v02.png

101913 bytes

SHA-256: ba4acef6c36692e8303eaeff1593c407abe3b69360d468a77b172705241f67dc

electrical/preview/lm3886-v01.pdf

190639 bytes

SHA-256: 05a7666f36cb84b4628be523244530373c8a3100597ad77b6a153495c4c3e816

electrical/preview/lm3886-v01.png

150913 bytes

SHA-256: f09591dd487bfc2cba75a3348954afd98feadb50a83b83d15e468415f5700269

electrical/psu-bom-draft.csv

1137 bytes

SHA-256: da14477a65c137d6a5488eb8485d5502b76c9f0cff084f3ca9c4156c368f433d

electrical/sym-lib-table

144 bytes

SHA-256: b487d1a32c2ba4c2e8e1ae1c1da5ab99d1425915e8507a78d165f5b9589f549a

electrical/validation.md

1686 bytes

SHA-256: cf036ce95b630ab3d9db761e737f04e6aa16908dc23ac2b9f2812fb18f8feef8

tools/build_power_supply.py

3204 bytes

SHA-256: 4663b43c60eb0b1fda6f5aed84fb00d75eea6c78240242e2555409a7b7486aa1

tools/build_schematic.py

12170 bytes

SHA-256: 5fba8b5bbb048cddb59db8634baa44a65175f11c1c6c6405b9341a223315ca5a

tools/mains_budget.py

4657 bytes

SHA-256: 78df95e94f6a45b83bbfd4b543750c64581ff17563a854ff4f310c9f4e7a3d65

tools/power_budget.py

5104 bytes

SHA-256: 99cc51e07eba14e75d8bdc494ed885bd88a5bd4f8c8d96980119f9d622aca4c2

tools/rebuild.py

2079 bytes

SHA-256: bd783701b59694bb94a35776fb81fa954e57c2811b74104af56e16dabc10086d

tools/verify_electrical.py

6107 bytes

SHA-256: 6beb0583fa75f69ab56d4b13480739dee2d75a57132f04dba7915baa1cd3cd24

tools/verify_power_supply.py

3575 bytes

SHA-256: ceb5d15e63b7bc30782c066e7ca1486ba364dffe85b58800b864f57737e91b75

15 原文件參考連結

以下列出原文件引用的外部連結，保留原出處供查閱。本次工作為專案內容彙整，未重新審查外部產品規格。

TPA3255 練習機

<https://github.com/ewinkuo1-sudo/diy-tpa3255-amplifier>

Purifi 主力機

<https://github.com/ewinkuo1-sudo/diy-purifi-amplifier>

原廠資料

<https://www.ti.com/product/LM3886>

Eversolo 官方產品規格

<https://www.eversolo.com/en/products/dac-z10>

官方下載與版本說明

<https://www.eversolo.com/en/downloads/dac-z10>

TI SNAS091C · 圖 1-2 · Application Information

<https://www.ti.com/lit/ds/symlink/lm3886.pdf>

TI AN-1849

<https://www.ti.com/lit/an/snaa057c/snaa057c.pdf>

Talema 安裝提醒

<https://talema.com/products/toroidal-transformers-open-style/>

Hammond 整流設計指南

<https://www.hammfg.com/pdf/5c007.pdf>

專案固定版本

[GitHub 本次提交之 README](#)

16 程式全文附錄

完整收錄兩份圖面生成器、兩份驗證程式、兩份計算程式與整合重建程式。左側為原始行號；長行可能折行，下一個有行號的段落才代表下一行原始碼。

本次整理沒有執行會覆寫設計檔的 `rebuild.py`。可直接取用 PDF 附件中的原始 `.py` 檔執行後續重建。

build_schematic.py

tools/build_schematic.py

```

1  """Generate the editable amplifier schematic; standard-library Python only.
2
3  Embedded project symbols have LM3886 pin numbers checked against TI SNAS091C.
4  Footprints remain deliberately unset pending actual component selection.
5  """
6  import json
7  from pathlib import Path
8  from uuid import NAMESPACE_URL, uuid5
9
10 ROOT = Path(__file__).resolve().parents[1]
11 DEST = ROOT / 'electrical'
12 PROJECT = 'lm3886-v01'
13 LIB, PINS = {}, {}
14
15
16 def uid(key):
17     return str(uuid5(NAMESPACE_URL, 'diy-lm3886/v01/' + str(key)))
18
19
20 def q(value):
21     return json.dumps(str(value), ensure_ascii=False)
22
23
24 def effects(size=1.27, extra=''):
25     return f'(effects(font(size {size} {size})){extra})'
26
27
28 def prop(name, value, x, y, hide=False):
29     return f'(property {q(name)} {q(value)}(at {x} {y} 0){effects(1.27, "hide" if hide e
lse ""))}'
30
31
32 def line(x1, y1, x2, y2):
33     return f'(polyline(pts(xy {x1} {y1})(xy {x2} {y2}))(stroke(width 0.254)(type default
))(fill(type none)))'
34
35
36 def define(name, pins, graphics, reference):
37     PINS[name] = pins
38     body = ''.join(f'(pin {kind} line(at {x} {y} {angle}))(length 2.54){"hide" if kind ==
"no_connect" or (name == "LM3886" and n == "5") else ""}'
39                     f'(name {q(label)}{effects(1)})(number {q(n)}{effects(1)})'
40                     for n, label, kind, x, y, angle in pins)
41     LIB[name] = (f'(symbol {q(name)}(pin_names(offset 0.254))(in_bom yes)(on_board yes)'
42                 + prop('Reference', reference, 0, 5) + prop('Value', name, 0, -5)
43                 + f'(symbol {q(name + "_1_1")}{graphics}{body})))'
44
45
46 passive = [('1', '~', 'passive', -5.08, 0, 0), ('2', '~', 'passive', 5.08, 0, 180)]
47 define('R', passive, '(rectangle(start -2.54 1.016)(end 2.54 -1.016)(stroke(width 0.254)
(type default))(fill(type none)))', 'R')
48 capacitor = line(-0.762, -2.032, -0.762, 2.032) + line(0.762, -2.032, 0.762, 2.032) + li
ne(-2.54, 0, -0.762, 0) + line(0.762, 0, 2.54, 0)
49 define('C', passive, capacitor, 'C')
50 # Polarized capacitor: pin 1 is positive, with an explicit plus mark.
51 define('CP', passive, capacitor + line(-2.8, 3.1, -1.2, 3.1) + line(-2, 2.3, -2, 3.9), '
C')
52 define('L', passive, ''.join(f'(arc(start {x} 0)(mid {x + 0.635} 0.9)(end {x + 1.27} 0)(
stroke(width 0.254)(type default))(fill(type none)))' for x in (-2.54, -1.27, 0, 1
.27)), 'L')
53 for count in (2, 3):
54     pins = [(str(i + 1), str(i + 1), 'passive', -5.08, -i * 5.08, 0) for i in range(count)]

```

```

55     define(f'Conn{count}', pins, f'(rectangle(start -2.54 2.54)(end 2.54 {-count * 5.08
+ 2.54}))(stroke(width 0.254)(type default))(fill(type background)))', 'J')
56 define('Flag', [( '1', '~', 'power_out', 0, 0, 90)], line(0, 0, 0, 2.54) + line(0, 2.54,
1.27, 1.27), '#FLG')
57 triangle = '(polyline(pts(xy -5.08 5.08)(xy 5.08 0)(xy -5.08 -5.08)(xy -5.08 5.08))(stro
ke(width 0.254)(type default))(fill(type background)))'
58 define('LM3886', [( '10', '+', 'input', -7.62, 2.54, 0), ('9', '-', 'input', -7.62, -2.54
, 0),
59                 ('4', 'V-', 'power_in', -2.54, -7.62, 90), ('3', 'OUT', 'output', 7.62
, 0, 180),
60                 ('1', 'V+', 'power_in', -2.54, 7.62, 270), ('5', 'V+', 'passive', -2.5
4, 7.62, 270),
61                 ('7', 'GND', 'power_in', 2.54, -10.16, 90), ('8', 'M', 'input', 2.54,
10.16, 270),
62                 ('2', 'NC', 'no_connect', -2.54, 3.81, 270), ('6', 'NC', 'no_connect',
-5.08, -5.08, 90),
63                 ('11', 'NC', 'no_connect', -5.08, 5.08, 270)], triangle, 'U')
64
65
66 class Drawing:
67     def __init__(self, project=PROJECT, title='LM3886 stereo AB power amplifier'):
68         self.project, self.title = project, title
69         self.items, self.parts, self.pins = [], [], {}
70         self.seq = 0
71
72     def item(self, text):
73         self.seq += 1
74         self.items.append(text[:-1] + f'(uuid {uid(self.seq)}))')
75
76     def text(self, x, y, value, size=1.5):
77         self.item(f'(text {q(value)}(at {x} {y} 0){effects(size, "(justify left)")})')
78
79     def wire(self, *points):
80         for a, b in zip(points, points[1:]):
81             if a != b:
82                 self.item(f'(wire(pts(xy {a[0]} {a[1]})(xy {b[0]} {b[1]}))(stroke(width
0)(type default)))')
83
84     def junction(self, x, y):
85         self.item(f'(junction(at {x} {y})(diameter 0)(color 0 0 0 0))')
86
87     def label(self, x, y, name):
88         self.item(f'(label {q(name)}(at {x} {y} 0){effects(1.1, "(justify left bottom)"
)})')
89
90     def part(self, kind, ref, value, x, y, vertical=False):
91         flag = kind == 'Flag'
92         properties = prop('Reference', ref, x + (8 if vertical else 0), y - (2 if vertic
al else 7), flag)
93         properties += prop('Value', value, x + (13 if vertical else 0), y + (1 if vertic
al else -4.5), flag)
94         if kind == 'LM3886':
95             properties = prop('Reference', ref, x + 17.78, y - 15.24) + prop('Value', va
lue, x + 17.78, y - 12.7)
96         if kind == 'Bridge':
97             properties = prop('Reference', ref, x, y - 17.78) + prop('Value', value, x,
y - 15.24)
98         properties += prop('Footprint', '', x, y, True)
99         properties += prop('Datasheet', 'https://www.ti.com/lit/ds/symlink/lm3886.pdf' i
f kind == 'LM3886' else '', x, y, True)
100         self.items.append(f'(symbol(lib_id {q("Project:" + kind)})(at {x} {y} {90 if ver
tical else 0})(unit 1)'
101                             f'(in_bom {"no" if flag else "yes"})(on_board {"no" if flag el
se "yes"})(dnp no)(uuid {uid(ref)})'
102                             + properties + f'(instances(project {q(self.project)}(path {q(
"/" + uid(self.project)})(reference {q(ref)})(unit 1))))')
103         for num, _, pin_type, px, py, _ in PINS[kind]:
104             if vertical:
105                 px, py = -py, px
106                 self.pins[ref, num] = (round(x + px, 4), round(y - py, 4))

```

```

107         # Hidden NC pins are intentionally unconnected; no drawn wire or flag.
108         if not flag:
109             self.parts.append((ref, kind, value))
110
111     def pin(self, ref, n):
112         return self.pins[ref, str(n)]
113
114     def terminal(self, ref, n, net, dx=0, dy=0):
115         p = self.pin(ref, n)
116         end = (round(p[0] + dx, 4), round(p[1] + dy, 4))
117         self.wire(p, end)
118         self.label(*end, net)
119
120     def pair(self, kind, ref, value, x, y, first, second):
121         self.part(kind, ref, value, x, y)
122         self.terminal(ref, 1, first, dx=-5.08)
123         self.terminal(ref, 2, second, dx=5.08)
124
125     def save(self):
126         lib = ''.join(v.replace('(symbol ' + q(k), '(symbol ' + q('Project:' + k), 1) for k, v in LIB.items())
127         header = f'(kicad_sch(version 20250114)(generator "diy_lm3886")(uuid {uid(self.project)})(paper "A3")'
128         header += f'(title_block(title {q(self.title)})(date "2026-09-11")(rev "0.2 DRAFT")(comment 1 "Internal PSU system / no PCB / no hardware measurements"))'
129         (DEST / (self.project + '.kicad_sch')).write_text(header + f'(lib_symbols {lib})' + ''.join(self.items) + '(sheet_instances(path "/"(page "1"))))\n')
130         (DEST / 'Project.kicad_sym').write_text('(kicad_symbol_lib(version 20231120)(generator "diy_lm3886")' + ''.join(LIB.values()) + ')\n')
131         (DEST / 'sym-lib-table').write_text('(sym-lib-table\n (version 7)\n (lib (name "Project")(type "KiCad")(uri "${KIPRJMOD}/Project.kicad_sym")(options "")(descr "Project symbols"))\n)\n')
132         (DEST / (self.project + '.kicad_pro')).write_text('{}\n')
133
134
135     def build():
136         d = Drawing()
137         d.text(15, 16, 'LM3886 / STEREO POWER AMP / EXTERNAL PREAMP / V0.2', 2.5)
138         d.text(15, 25, 'Target: 2 x 40 W / 8 ohms. Internal unregulated PSU: approx. +/-33 V loaded; verify actual rails.', 1.6)
139         for index, ch in enumerate(('L', 'R')):
140             base, y = index * 100, 71.12 + index * 101.6
141             r = lambda n: 'R' + str(base + n)
142             c = lambda n: 'C' + str(base + n)
143             u, ji, jo = 'U' + str(index + 1), 'J' + str(index * 2 + 1), 'J' + str(index * 2 + 2)
144             d.text(15, y - 30, ch + ' CHANNEL / gain = 1 + 20k/1k = 21 V/V', 1.8)
145             d.part('Conn2', ji, ch + ' RCA', 35.56, y - 2.54)
146             d.terminal(ji, 1, ch + '_IN', dx=-5.08)
147             d.terminal(ji, 2, 'GND', dx=-5.08)
148             d.part('LM3886', u, 'LM3886T', 154.94, y)
149             d.part('C', c(1), '2.2u / 63V film', 88.9, y - 2.54)
150             d.part('R', r(6), '1k', 109.22, y - 2.54)
151             d.wire((66.04, y - 2.54), (76.2, y - 2.54), d.pin(c(1), 1))
152             d.label(66.04, y - 2.54, ch + '_IN')
153             d.wire(d.pin(c(1), 2), d.pin(r(6), 1))
154             d.label(*d.pin(c(1), 2), ch + '_AC')
155             d.wire(d.pin(r(6), 2), (121.92, y - 2.54), d.pin(u, 10))
156             d.label(121.92, y - 2.54, ch + '_PLUS')
157             for n, x, val in [(1, 76.2, '1M'), (2, 121.92, '22k')]:
158                 d.part('R', r(n), val, x, y + 15.24, True)
159                 d.wire(d.pin(r(n), 2), (x, y - 2.54))
160                 d.junction(x, y - 2.54)
161                 d.terminal(r(n), 1, 'GND', dy=5.08)
162             d.terminal(u, 1, 'VCC', dy=-7.62)
163             d.terminal(u, 4, 'VEE', dy=7.62)
164             d.terminal(u, 7, 'GND', dy=7.62)
165             d.terminal(u, 8, ch + '_MUTE', dy=-12.7)
166             d.part('R', r(4), '20k / 1%', 160.02, y + 30.48)
167             d.wire(d.pin(u, 9), (139.7, y + 2.54), (139.7, y + 30.48), d.pin(r(4), 1))

```

```

168     d.label(139.7, y + 30.48, ch + '_INV')
169     d.wire(d.pin(u, 3), (182.88, y), (190.5, y), (198.12, y))
170     d.label(182.88, y, ch + '_OUT')
171     d.wire(d.pin(r(4), 2), (182.88, y + 30.48), (182.88, y))
172     d.junction(182.88, y)
173     d.part('R', r(3), '1k / 1%', 139.7, y + 45.72, True)
174     d.part('C', c(2), '47u / 63V BP', 139.7, y + 63.5, True)
175     d.wire((139.7, y + 30.48), d.pin(r(3), 2))
176     d.junction(139.7, y + 30.48)
177     d.wire(d.pin(r(3), 1), d.pin(c(2), 2))
178     d.label(*d.pin(c(2), 2), ch + '_FB_AC')
179     d.terminal(c(2), 1, 'GND', dy=5.08)
180     d.part('R', r(5), '2.7R / 2W', 190.5, y + 15.24, True)
181     d.part('C', c(5), '100n / 100V film', 190.5, y + 35.56, True)
182     d.wire((190.5, y), d.pin(r(5), 2))
183     d.junction(190.5, y)
184     d.wire(d.pin(r(5), 1), d.pin(c(5), 2))
185     d.label(*d.pin(c(5), 2), ch + '_ZOBEL')
186     d.terminal(c(5), 1, 'GND', dy=5.08)
187     coil = 'L' + str(index + 1)
188     d.part('L', coil, '0.7uH / air core', 213.36, y)
189     d.part('R', r(7), '10R / 2W', 213.36, y - 20.32)
190     d.wire((198.12, y), d.pin(coil, 1))
191     d.wire((198.12, y), (198.12, y - 20.32), d.pin(r(7), 1))
192     d.junction(198.12, y)
193     d.wire(d.pin(coil, 2), (228.6, y), (241.3, y))
194     d.wire(d.pin(r(7), 2), (228.6, y - 20.32), (228.6, y))
195     d.junction(228.6, y)
196     d.label(228.6, y, ch + '_SPK')
197     d.part('Conn2', jo, ch + ' TEST OUT', 246.38, y)
198     d.terminal(jo, 2, 'GND', dy=5.08)
199     d.text(267, y - 17, ch + ' LOCAL DECOUPLING (at IC pins)', 1.7)
200     d.pair('C', c(3), '100n / 63V', 287.02, y, 'VCC', 'GND')
201     d.pair('C', c(4), '100n / 63V', 358.14, y, 'GND', 'VEE')
202     d.pair('CP', c(7), '470u / 63V', 287.02, y + 25.4, 'VCC', 'GND')
203     d.pair('CP', c(6), '470u / 63V', 358.14, y + 25.4, 'GND', 'VEE')
204     d.text(267, y + 40, 'MUTE: jumper open = mute; fitted = run.', 1.4)
205     d.pair('R', r(8), '22k / 0.25W', 287.02, y + 55.88, ch + '_MUTE', ch + '_RUN')
206     d.pair('CP', c(8), '100u / 63V', 358.14, y + 55.88, 'GND', ch + '_MUTE')
207     jip = 'JP' + str(index + 1)
208     d.part('Conn2', jip, ch + ' RUN LINK', 358.14, y + 68.58)
209     d.terminal(jip, 1, ch + '_RUN', dx=-7.62)
210     d.terminal(jip, 2, 'VEE', dx=-7.62)
211     d.text(15, 258, 'J5: internal PSU harness. Bench current-limited supply for first am
plifier-only tests.', 1.5)
212     d.text(15, 265, 'Tab = VEE: insulate from grounded chassis / heatsink.', 1.5)
213     d.text(15, 272, 'GND is a net name; route input, feedback and load returns separatel
y.', 1.5)
214     d.part('Conn3', 'J5', 'INTERNAL PSU', 35.56, 215.9)
215     for n, name in [(1, 'VCC'), (2, 'GND'), (3, 'VEE')]:
216         d.terminal('J5', n, name, dx=-7.62)
217         ref = '#FLG' + str(n)
218         d.part('Flag', ref, 'PWR_FLAG', 50.8 + (n - 1) * 17.78, 241.3)
219         d.terminal(ref, 1, name)
220     d.text(15, 279, 'No mains, fuse or speaker relay circuit in this revision. Pin 5 sha
res VCC with pin 1; pins 2/6/11 are NC.', 1.4)
221     DEST.mkdir(parents=True, exist_ok=True)
222     d.save()
223     print(f'Generated {len(d.parts)} components in {DEST}')
224
225
226 if __name__ == '__main__':
227     build()

```


build_power_supply.py

tools/build_power_supply.py

```

1  """Draw the isolated-secondary portion of the internal supply, not mains wiring."""
2  from build_schematic import Drawing, define, passive
3
4
5  def build():
6      define('Fuse', passive,
7          '(rectangle(start -2.54 1.016)(end 2.54 -1.016)(stroke(width 0.254)(type default))(fill(type none)))', 'F')
8      define('Bridge', [(('AC1', '~1', 'passive', -12.7, 5.08, 0),
9                          ('AC2', '~2', 'passive', -12.7, -5.08, 0),
10                         ('P', '+', 'passive', 12.7, 5.08, 180),
11                         ('N', '-', 'passive', 12.7, -5.08, 180))],
12          '(rectangle(start -10.16 10.16)(end 10.16 -10.16)(stroke(width 0.254)(type default))(fill(type background)))', 'BR')
13      d = Drawing('internal-psu-v02', 'LM3886 internal PSU - isolated secondaries only')
14      d.text(15, 16, 'INTERNAL LINEAR PSU / V0.2 / SECONDARY-SIDE DRAFT', 2.6)
15      d.text(15, 25, 'T1 candidate: 300 VA, 2 x 25 VAC INDEPENDENT windings. Primary / soft start shown only in system documentation.', 1.5)
16      d.text(15, 33, 'Two bridges; connect BR1 negative to BR2 positive at the reservoir star point. Do not pre-join the AC windings.', 1.5)
17      for i, (ch, y, positive, negative) in enumerate([('POS', 76.2, 'VCC', 'GND'), ('NEG', 177.8, 'GND', 'VEE')]):
18          j, fuse, br = 'J'+str(201+i), 'F'+str(201+i), 'BR'+str(i+1)
19          d.text(15, y-22, ch + ' RAIL / floating 25 VAC secondary', 1.8)
20          d.part('Conn2', j, 'T1 SEC '+str(i+1), 40.64, y-5.08)
21          d.terminal(j, 1, ch+'_AC1', dx=-10.16)
22          d.terminal(j, 2, ch+'_AC2', dx=-10.16)
23          d.part('Fuse', fuse, 'TBD per transformer', 96.52, y-5.08)
24          d.terminal(fuse, 1, ch+'_AC1', dx=-5.08)
25          d.part('Bridge', br, '>=15A / >=200V TBD', 157.48, y)
26          d.wire(d.pin(fuse, 2), d.pin(br, 'AC1'))
27          d.label(111.76, y-5.08, ch+'_AC_FUSED')
28          d.terminal(br, 'AC2', ch+'_AC2', dx=-17.78)
29          d.terminal(br, 'P', positive, dx=10.16)
30          d.terminal(br, 'N', negative, dx=10.16)
31          for n, x in enumerate((233.68, 312.42)):
32              d.pair('CP', 'C'+str(201+i*2+n), '10000u / 63V', x, y, positive, negative)
33          d.pair('R', 'R'+str(201+i), '2.2k / 2W BLEED', 233.68, y+30.48, positive, negative)
34          d.pair('C', 'C'+str(205+i), '100n / 100V film', 312.42, y+30.48, positive, negative)
35          d.part('Conn3', 'J203', 'TO AMP J5', 381, 129.54)
36          for n, net in ((1, 'VCC'), (2, 'GND'), (3, 'VEE')):
37              d.terminal('J203', n, net, dx=-10.16)
38          d.text(15, 238, 'C201/C202: positive lead to VCC. C203/C204: positive lead to GND.', 1.6)
39          d.text(15, 247, '20,000 uF per rail. GND star is not a substitute for the protective earth chassis bond.', 1.5)
40          d.text(15, 256, 'Bridge pin IDs AC1/AC2/P/N are logical terminals; map to the selected part before assigning any footprint.', 1.4)
41          d.text(15, 265, 'F201/F202 ratings, transformer, bridge cooling, primary fuse, inrush control and speaker protection remain TBD.', 1.4)
42          d.text(15, 274, 'Separate schematic projects: J203 pin 1/2/3 wires to amplifier J5 pin 1/2/3. Same-label text does not wire the two files.', 1.35)
43          d.save()
44          print(f'Generated internal PSU secondary draft: {len(d.parts)} components')
45
46
47  if __name__ == '__main__':
48      build()

```

verify_electrical.py

tools/verify_electrical.py

```

1  """Audit KiCad's exported nets against an independent circuit specification."""
2  import csv
3  import json
4  import subprocess
5  from pathlib import Path
6  import xml.etree.ElementTree as ET
7
8  ROOT = Path(__file__).resolve().parents[1]
9  ELECTRICAL = ROOT / 'electrical'
10
11
12 def verify():
13     root = ET.parse(ELECTRICAL / 'netlist.xml').getroot()
14     actual = {n.get('name').lstrip('/'): {f'{p.get("ref")}.{p.get("pin")}' for p in n}
15               for n in root.findall('nets/net')}
16     expected = {'GND': {'J5.2'}, 'VCC': {'J5.1'}, 'VEE': {'J5.3'}}
17     # Pin-level specification independently transcribed from the intended circuit.
18     for ch, base, u, j_in, j_out, jp, coil in [
19         ('L', 0, 'U1', 'J1', 'J2', 'JP1', 'L1'),
20         ('R', 100, 'U2', 'J3', 'J4', 'JP2', 'L2')]:
21         r = lambda n: f'R{base+n}'
22         c = lambda n: f'C{base+n}'
23         expected['VCC'].update([u+'.1', u+'.5', c(3)+'.1', c(7)+'.1'])
24         expected['VEE'].update([u+'.4', c(4)+'.2', c(6)+'.2', jp+'.2'])
25         expected['GND'].update([u+'.7', j_in+'.2', j_out+'.2', r(1)+'.1', r(2)+'.1',
26                                c(2)+'.1', c(3)+'.2', c(4)+'.1', c(5)+'.1', c(6)+'.1', c
27                                (7)+'.2', c(8)+'.1'])
28         for name, pins in {
29             'IN': [j_in+'.1', r(1)+'.2', c(1)+'.1'],
30             'AC': [c(1)+'.2', r(6)+'.1'],
31             'PLUS': [r(6)+'.2', r(2)+'.2', u+'.10'],
32             'INV': [u+'.9', r(4)+'.1', r(3)+'.2'],
33             'FB_AC': [r(3)+'.1', c(2)+'.2'],
34             'OUT': [u+'.3', r(4)+'.2', r(5)+'.2', coil+'.1', r(7)+'.1'],
35             'ZOBEL': [r(5)+'.1', c(5)+'.2'],
36             'SPK': [coil+'.2', r(7)+'.2', j_out+'.1'],
37             'MUTE': [u+'.8', c(8)+'.2', r(8)+'.1'],
38             'RUN': [r(8)+'.2', jp+'.1'],
39         }.items():
40             expected[ch+'_'+name] = set(pins)
41         for pin in (2, 6, 11):
42             expected[f'unconnected-({u}-NC-Pad{pin})'] = {f'{u}.{pin}'}
43     if actual != expected:
44         delta = {n: {'actual': sorted(actual.get(n, set())), 'expected': sorted(expected
45 .get(n, set()))}
46                 for n in actual.keys() | expected.keys() if actual.get(n) != expected.g
47 et(n)}
48     raise RuntimeError('Net mismatch: ' + json.dumps(delta, indent=2))
49     erc = json.loads((ELECTRICAL / 'erc.json').read_text())
50     violations = [v for s in erc['sheets'] for v in s['violations']]
51     if violations:
52         raise RuntimeError(f'ERC has {len(violations)} violations')
53     components = root.findall('components/comp')
54     if len(components) != 43:
55         raise RuntimeError(f'Expected 43 components, found {len(components)}')
56     values = {c.get('ref'): c.findtext('value') for c in components}
57     for base, u, coil in [(0, 'U1', 'L1'), (100, 'U2', 'L2')]:
58         wanted = {u: 'LM3886T', coil: '0.7uH / air core'}
59         for number, value in {1: '1M', 2: '22k', 3: '1k / 1%', 4: '20k / 1%',
60                               5: '2.7R / 2W', 6: '1k', 7: '10R / 2W', 8: '22k / 0.25W'}.
61 items():
62             wanted[f'R{base+number}'] = value
63         for number, value in {1: '2.2u / 63V film', 2: '47u / 63V BP', 3: '100n / 63V',

```

```

60         4: '100n / 63V', 5: '100n / 100V film', 6: '470u / 63V',
61         7: '470u / 63V', 8: '100u / 63V'}.items():
62         wanted[f'C{base+number}'] = value
63         for ref, value in wanted.items():
64             if values.get(ref) != value:
65                 raise RuntimeError(f'{ref}: expected {value}, got {values.get(ref)}')
66         requirements = {
67             'LM3886': 'LM3886T/NOPB; non-isolated T package; footprint TBD',
68             'R': '1% metal film; 0.25W unless value specifies 2W; output resistors low induc
tance',
69             'C': 'Film unless 47u BP (nonpolar); 100n supply bypass may use X7R',
70             'CP': 'Polarized; pin 1 positive, pin 2 negative; verify ripple and temperature
rating',
71             'L': 'Air core; DCR <=0.05 ohm target; >=4A peak; thermal validation required',
72             'Conn2': 'Connector/panel hardware TBD; RUN switch contacts >=60V DC if substitu
ted',
73             'Conn3': 'Internal PSU harness; pin1 VCC, pin2 GND, pin3 VEE; current rating TBD
',
74         }
75         with (ELECTRICAL / 'bom-draft.csv').open('w', newline='') as f:
76             w = csv.writer(f, lineterminator='\n')
77             w.writerow(['reference', 'quantity', 'value', 'symbol', 'footprint', 'selection_
notes'])
78             for component in components:
79                 kind = component.find('libsource').get('part')
80                 w.writerow([component.get('ref'), 1, component.findtext('value'), kind,
81                             component.findtext('footprint', ''), requirements[kind]])
82             count = sum(len(v) for v in actual.values())
83             version = subprocess.check_output(['kicad-cli', 'version'], text=True).strip()
84             report = f'''# V0.2 電氣驗證紀錄
85
86 本報告由 `python3 tools/rebuild.py` 在 KiCad {version} 完成檢查後產生。
87
88 | 檢查 | 結果 |
89 |---|---|
90 | 原理圖載入與 PDF 匯出 | 通過 |
91 | KiCad ERC, 未排除規則 | 0 錯誤、0 警告 |
92 | 元件數 | {len(components)}, BOM 由 KiCad netlist 匯出 |
93 | IC 及被動元件數值 | 與獨立設計規格一致 |
94 | 網路與腳位核對 | {len(actual)} 個網路、{count} 個元件腳位通過獨立規格比對; 包含 6 個單
腳 NC 網路 |
95 | 正負電源與 IC 腳位 | pin 1/5=VCC、4=VEE、7=GND; 2/6/11 不接 |
96 | 回授、輸出隔離、左右聲道 | 拓模及網路連接通過 |
97 | 負軌與靜音電解極性 | 正端在 GND, 負端分別在 VEE / MUTE |
98 | 手動靜音回路 | 各聲道 pin 8→電阻→RUN 跳線→VEE, 兩個控制節點分開 |
99
100 ERC 與網路核對不驗證 PCB 寄生、穩定度、失真、散熱、保護或喇叭相容性。本版尚無 footprint
/ PCB、SPICE 元件模擬或硬體量測。計算報告是理想模型, 不能當實測。
101
102 產生的 `erc.json` / `netlist.xml` 為本機檢查中間檔, 未版控。BOM、PDF、PNG 及本報告隨版本
提交。KiCad 檔案中的符號庫檢查未關閉。
103 '''
104         (ELECTRICAL / 'validation.md').write_text(report)
105         print(f'PASS: {len(components)} components, {len(actual)} nets, {count} pins; ERC cl
ean; BOM written')
106
107
108 if __name__ == '__main__':
109     verify()

```

verify_power_supply.py

tools/verify_power_supply.py

```

1  """Independent topology, polarity and harness audit for the secondary PSU."""
2  from pathlib import Path
3  import csv
4  import json
5  import xml.etree.ElementTree as ET
6
7  DEST = Path(__file__).resolve().parents[1] / 'electrical'
8
9
10 def verify():
11     root = ET.parse(DEST/'psu-netlist.xml').getroot()
12     nets = {n.get('name').lstrip('/'): {p.get('ref')+'.'+p.get('pin') for p in n} for n
13     in root.findall('nets/net')}
14     expected = {
15         'VCC': {'BR1.P', 'C201.1', 'C202.1', 'R201.1', 'C205.1', 'J203.1'},
16         'GND': {'BR1.N', 'BR2.P', 'C201.2', 'C202.2', 'R201.2', 'C205.2', 'C203.1', 'C20
17         4.1', 'R202.1', 'C206.1', 'J203.2'},
18         'VEE': {'BR2.N', 'C203.2', 'C204.2', 'R202.2', 'C206.2', 'J203.3'},
19     }
20     for ch, j, f, br in [(('POS', 'J201', 'F201', 'BR1'), ('NEG', 'J202', 'F202', 'BR2'))
21     :
22         expected[ch+'_AC1'] = {j+'.1', f+'.1'}
23         expected[ch+'_AC_FUSED'] = {f+'.2', br+'.AC1'}
24         expected[ch+'_AC2'] = {j+'.2', br+'.AC2'}
25     if nets != expected:
26         raise RuntimeError('PSU exported netlist does not match independent topology')
27     erc = json.loads((DEST/'psu-erc.json').read_text())
28     if any(s['violations'] for s in erc['sheets']):
29         raise RuntimeError('PSU ERC violations')
30     parts = root.findall('components/comp')
31     if len(parts) != 15:
32         raise RuntimeError('Expected 15 secondary PSU components')
33     values = {p.get('ref'): p.findtext('value') for p in parts}
34     for ref in ('C201', 'C202', 'C203', 'C204'):
35         if values[ref] != '10000u / 63V':
36             raise RuntimeError('Reservoir capacitance/rating mismatch')
37     for ref in ('R201', 'R202'):
38         if values[ref] != '2.2k / 2W BLEED':
39             raise RuntimeError('Bleeder mismatch')
40     amp = ET.parse(DEST/'netlist.xml').getroot()
41     amp_nets = {n.get('name').lstrip('/'): {p.get('ref')+'.'+p.get('pin') for p in n} fo
42     r n in amp.findall('nets/net')}
43     for pin, net in [(1, 'VCC'), (2, 'GND'), (3, 'VEE')]:
44         if f'J5.{pin}' not in amp_nets[net] or f'J203.{pin}' not in nets[net]:
45             raise RuntimeError('PSU-to-amplifier harness mismatch')
46     with (DEST/'psu-bom-draft.csv').open('w', newline='') as f:
47         writer = csv.writer(f, lineterminator='\n')
48         writer.writerow(['reference', 'quantity', 'value', 'symbol', 'footprint', 'note'
49         ])
50     for p in parts:
51         kind = p.find('libsource').get('part')
52         note = {'Bridge': 'Logical pin IDs; map to selected MPN before PCB; cooling/
53         IFSM TBD',
54                 'Fuse': 'Rating and breaking capacity TBD; this is not a selected fu
55         se',
56                 'CP': 'Pin1 positive; ripple rating and dimensions TBD'}.get(kind, '
57         Component selection/footprint TBD')
58         writer.writerow([p.get('ref'), 1, p.findtext('value'), kind, p.findtext('foo
59         tprint', ''), note])
60     with (DEST/'validation.md').open('a') as f:
61         f.write(f'\n## 內建電源次級圖\n\nERC 0 錯誤; 0 警告; {len(parts)} 個元件、{len(n
62         ets)} 個網路、{sum(map(len,nets.values()))} 個腳位通過獨立核對。兩個次級 AC 回路、
63         橋式整流輸出串接、濾波 / 洩放極性及 J203→放大板 J5 的三線接序已核對。\\n\\n這是兩個

```

獨立 KiCad 專案，以線束相連；ERC 不會自動檢查跨檔接線。Bridge 的 AC1 / AC2 / P / N 為功能端子，未選實體料號或 footprint。沒有完成一次側接線、軟啟動、保護控制器、PCB、耐壓 / 接地測試或實機量測。 \n')

```
53     print(f'PASS: PSU {len(parts)} parts, {len(nets)} nets; polarity and inter-board har
ness checked')
54
55
56 if __name__ == '__main__':
57     verify()
```

power_budget.py

tools/power_budget.py

```

1  """Ideal class-B power/thermal estimates, not an LM3886 simulation."""
2  from math import pi, sqrt, log10
3
4  LOAD = 8.0
5  RF, RG, RB, RIN = 20000.0, 1000.0, 1000.0, 22000.0
6  CI, CF = 2.2e-6, 47e-6
7  IQ = 0.085 # Datasheet limit at its test conditions; extrapolated assumption here.
8  TA, RJC, RCS, RSA = 40.0, 1.0, 0.3, 0.4
9  GAIN = (1 + RF / RG) * RIN / (RIN + RB)
10
11
12 def response(frequency):
13     s = 2j * pi * frequency
14     return RIN / (RB + RIN + 1 / (s * CI)) * (1 + RF / (RG + 1 / (s * CF)))
15
16
17 def dissipation(rail, power):
18     peak = sqrt(2 * LOAD * power)
19     return 2 * rail * peak / (pi * LOAD) - power + 2 * rail * IQ
20
21
22 def worst_heat(rail):
23     return 2 * rail * rail / (pi * pi * LOAD) + 2 * rail * IQ
24
25
26 def report():
27     lines = ['# 功率、供電與散熱估算', '',
28             '由 `python3 tools/power_budget.py` 產生。這是理想線性電路與 class-B 能量模',
29             '型，不是 LM3886 SPICE 模擬或實測。', '',
30             '## 計算假設', '',
31             '- 負載為 8Ω 電阻，兩聲道相同。內建末穩壓電源負載約每軌 33V，35V 為比較條',
32             '件，41V 為上界情境。',
33             '- 每顆 IC 靜態電流採 85mA 作估算；原廠測試條件主要為 ±28V，外推到本設計電',
34             '壓仍需實測。',
35             '- LM3886T 的 θJC 採 1°C/W；絕緣介面 θCS=0.3°C/W、每顆獨立散熱器 θSA=0.4',
36             '°C/W 為選型假設。',
37             '- 環境為機內 40°C，設計接面溫度目標低於 125°C；不把熱保護作正常工作點。',
38             '- 功率餘裕試算預留每側 6V 輸出壓降；此為專案假設，不能套用小電流 dropout',
39             '規格來保證大功率輸出。', '',
40             '來源：[TI LM3886 datasheet, Electrical Characteristics / 熱設計](https://ww',
41             'w.ti.com/lit/ds/symlink/lm3886.pdf)。', '',
42             '## 增益與低頻', '',
43             'f'- IC 中頻閉迴路增益：1+20k/1k = 21 V/V。含輸入 1k 串阻與 22k 負載：{GAIN:',
44             '.3f} V/V ( {20*log10(GAIN):.2f}dB )。',
45             'f'- 輸入隔直轉折估算：1/[2π×(1k+22k)×2.2μF] = {1/(2*pi*(RB+RIN)*CI):.2f}Hz',
46             '。',
47             'f'- 回授下臂轉折：1/(2π×1k×47μF) = {1/(2*pi*RG*CF):.2f}Hz，DC 增益趨近 1。',
48             'f'- 理想網路 20Hz 相對 1kHz：{20*log10(abs(response(20)/response(1000))):.3',
49             'f}dB；未含 IC 頻寬、訊源阻抗與輸出網路。', '',
50             '## 每聲道輸出需求', '',
51             '| 功率 / 8Ω | 輸出 Vrms | 輸出 Vpeak | 負載 Ipeak | 輸入 Vrms，按中頻增益',
52             '|',
53             '| ---|---:|---:|---:|---:|',
54             for p in (1, 40, 50):
55                 vrms = sqrt(p * LOAD)
56                 lines.append(f'| {p}W | {vrms:.3f}V | {sqrt(2)*vrms:.3f}V | {sqrt(2)*vrms/LOAD:.',
57                               '.3f}A | {vrms/GAIN:.3f}V |')
58             lines += ['', '## 供電與耗散', '',
59                     '- Pdc = 2 × Vrail × Vpeak / (π × Rload) + 2 × Vrail × Iq`；`Pd = Pdc - P',
60                     'out`。雙聲道總功率乘 2。', '',
61                     '| 每側電源 | 6V 壓降假設下功率上界 / 聲道 | 40W 時雙聲道 DC 需求 | 40W 時',
62                     '每軌平均電流 | 最大耗散 / 顆 | 最大耗散對應輸出 / 聲道 | 估計 Tj |',

```

```

50         '|---|---:|---:|---:|---:|---:|')
51     for rail in (33, 35, 41):
52         heat = worst_heat(rail)
53         dc = 2 * (40 + dissipation(rail, 40))
54         temp = TA + heat * (RJC + RCS + RSA)
55         lines.append(f'| ±{rail}V | {(rail-6)**2/(2*LOAD):.2f}W | {dc:.2f}W | {dc/(2*rail):.2f}A | {heat:.2f}W | {2*rail**2/(pi*pi*LOAD):.2f}W | {temp:.1f}°C |')
56         lines += ['', '上表的功率上界是電壓幾何估算，不包含限流、SPiKe、失真或電源下陷，不能當額定輸出。', ''],
57         '\`Pd,max = 2 × Vrail² / (π² × Rload) + 2 × Vrail × Iq`。耗散最大時的輸出功率不是滿功率；因此必須測試中等輸出。', ''],
58         '獨立散熱器：`Tj = Ta + Pd × (θJC + θCS + θSA)`。若兩顆共用散熱器，應改成 `Tj = Ta + 2×Pd×θSA,shared + Pd×(θJC+θCS)`；同等條件需共用散熱器約 ≤0.20°C/W。', ''],
59         '若仍用舊版介面 0.5°C/W 與散熱器 0.5°C/W，±41V 最壞模型的介面將約 139°C，原散熱選擇不再滿足本專案 125°C 目標。必須核對實際介面、通風及負載，尤其真實喇叭的相角。', ''],
60         '2×50W 同相正弦的每軌訊號峰值約 7.07A，另有靜態電流。300VA / 2×25Vac 次級的連續 DC 能力須依整流充電波形評估；詳見[內建電源估算](06-mains-calculations.md)。', ''],
61         '## 靜音電流', ''],
62         '依原廠近似關係：`I8 = (|VEE| - 2.6V) / 22kΩ`。電阻功耗為 `(VEE_abs-2.6)²/22k`，未含瞬態。', ''],
63         '| 負電源 | 解除靜音電流估算 | 22k 穩態耗散 |', '|---|---:|---:|')
64     for rail in (20, 28, 33, 35, 41):
65         lines.append(f'| -{rail}V | {(rail-2.6)/22000*1000:.3f}mA | {(rail-2.6)**2/22000*1000:.2f}mW |')
66         lines += ['', '採 0.25W、1% 電阻。22k×100μF=2.2s 是 RC 常數，實際解除 / 進入靜音時刻仍需量測。', '']]
67     return '\n'.join(lines)
68
69
70 if __name__ == '__main__':
71     print(report(), end='')

```

mains_budget.py

tools/mains_budget.py

```

1  """First-order unregulated PSU estimates; component candidates are not selected."""
2  from math import sqrt, pi, log
3  from power_budget import LOAD, IQ
4
5  VAC, VA, HZ, CAP, BLEED = 25.0, 300.0, 60.0, 0.020, 2200.0
6
7
8  def rail_case(line_factor, power):
9      peak_load = sqrt(2 * power * LOAD)
10     peak_rail = sqrt(2) * VAC * line_factor - 2 * 1.1
11     current = 2 * (peak_load / (pi * LOAD) + IQ) + peak_rail / BLEED
12     ripple = current / (2 * HZ * CAP)
13     return current, ripple, peak_rail-ripple/2, peak_rail-ripple
14
15
16 def report():
17     winding_current = VA / (2 * VAC)
18     no_load_high = VAC * 1.10 * 1.08 * sqrt(2) - 2 * 0.6
19     lines = ['# 內建電源估算', '',
20             '由 `python3 tools/mains_budget.py` 產生；未穩壓電源的第一階估算，沒有電路
模擬或實測。', '',
21             '## 候選與假設', '',
22             '- 變壓器總容量 300VA，兩組彼此獨立的 25Vac 次級，額定值均對應實際選定的一
次側額定電壓。',
23             '- 市電暫按 110V / 60Hz，99-121V 為 ±10% 設計情境，並非本次量測或供電公司保
證。115V 一次側料件須改算變比。',
24             '- 每次級各接一個全橋；輸出串接成正負電源，次級 AC 端不預先接地或互連。每軌
20,000µF。',
25             '- 負載時每顆導通二極體壓降假設 1.1V，空載假設 0.6V。變壓器空載調整率假設 +
8%，待原廠數據替換。',
26             '- 50W 仍是延伸目標；滿載電壓、失真與散熱決定最後額定。', '',
27             '## 負載情境', '',
28             '`Vpk ≈ √2×Vac-2Vf`，`ΔVpp=Irail/(2×fline×Crail)`，`Vavg=Vpk-ΔVpp/2`
。',
29             '雙聲道平均每軌電流使用理想 class-B 訊號電流加 IC 靜態及洩放電流。忽略線阻
/ ESR / 充電角與變壓器動態下陷；表格不是保證下限。', '',
30             '| 市電情境 | 每聲道目標 | 每軌平均電流 | 紋波估算 | 每軌平均電壓 | 每軌谷
值 | 谷值扣除所需輸出峰值 |',
31             '|---|---|---|---|---|---|---|']
32     for factor, name in [(0.9, '-10%'), (1.0, '標稱'), (1.1, '+10%')]:
33         for power in (40, 50):
34             current, ripple, average, trough = rail_case(factor, power)
35             margin = trough - sqrt(2 * power * LOAD)
36             lines.append(f'| {name} | {power}W | {current:.2f}A | {ripple:.2f}Vpp | ±{av
erage:.2f}V | ±{trough:.2f}V | {margin:.2f}V |')
37     lines += [' ', '本專案以 6V 大電流輸出壓降作保守功率試算。標稱市電下 40W 尚有初步電壓
餘裕；低市電不保證 40W，50W 也不可直接列為額定。最後一欄並非元件保證的 dropout。',
38             '',
39             '## 變壓器、整流與儲能', '',
40             f'- 候選每組次級額定電流：300VA/(2×25V) = {winding_current:.2f}Arms。',
41             f'- 全橋電容輸入的粗估 DC 能力：0.62×{winding_current:.2f} = {0.62*winding
_current:.2f}A / 軌；僅為初選，仍須檢查溫升與峰值充電。',
42             '- 2×50W 同相正弦的每軌訊號峰值約 7.07A，另加靜態負載，短時間由電源與濾波
電容共同承擔。',
43             '- 電解紋波電流先以每軌 DC 電流的 2-3 倍檢查，再依實際充電波形選料；兩顆
並聯不保證精確均流。',
44             '- 若電容容差為 -20%，紋波估算增為上表的 1.25 倍；ESR / 配線壓降另計。',
45             ' ',
46             '初選方法參考 [Hammond 整流設計指南](https://www.hamamfg.com/pdf/5c007.pdf)
。',
47             '## 高市電空載與放電', '',
48             f'- +10% 市電、+8% 空載調整率情境：25×1.10×1.08×√2-1.2 = {no_load_high:.
2f}V / 軌，總軌間約 {2*no_load_high:.2f}V。',

```



```
47         '- 專案暫用 ±41V 作元件 / 散熱上界試算；這不是過壓箝位。LM3886 的工作總電壓
    上限為 84V，實際峰值及公差必須留有餘裕，不能以空載計算當過壓保護。',
48         f'- 41V 時每軌 2.2k 洩放電阻功耗 = {41**2/BLEED:.3f}W；初選 2W 並檢查機內
    降額。',
49         f'- 每軌 RC 常數 = {BLEED*CAP:.1f}s；只有洩放電阻時 41V→5V 理想時間 = {BL
    EED*CAP*log(41/5):.1f}s。',
50         f'- 兩軌 41V 儲能總計 = {CAP*41**2:.2f}J。放電時間會受容差、電阻失效與負載
    影響，斷電後仍須量測電容殘壓。', ''',
51         '高市電及浪湧 / 啟停規劃參考 [TI AN-1849](https://www.ti.com/lit/an/snaa057
    c/snaa057c.pdf)；IC 電壓限制見 [LM3886 datasheet](https://www.ti.com/lit/ds/symlin
    k/lm3886.pdf)。', '']
52     return '\n'.join(lines)
53
54
55 if __name__ == '__main__':
56     print(report(), end='')
```

rebuild.py

tools/rebuild.py

```

1  """Regenerate project deliverables and stop on any verification failure."""
2  from pathlib import Path
3  import shutil
4  import subprocess
5  import sys
6
7  ROOT = Path(__file__).resolve().parents[1]
8  SCH = 'electrical/lm3886-v01.kicad_sch'
9
10
11 def run(*args):
12     subprocess.run(args, cwd=ROOT, check=True)
13
14
15 def main():
16     for tool in ('kicad-cli', 'pdftoppm'):
17         if not shutil.which(tool):
18             raise SystemExit(f'Missing prerequisite: {tool}')
19     run(sys.executable, 'tools/build_schematic.py')
20     run(sys.executable, 'tools/build_power_supply.py')
21     run('kicad-cli', 'sch', 'erc', '--format', 'json', '--exit-code-violations', '-o', '
electrical/erc.json', SCH)
22     run('kicad-cli', 'sch', 'export', 'netlist', '--format', 'kicadxml', '-o', 'electric
al/netlist.xml', SCH)
23     run('kicad-cli', 'sch', 'export', 'pdf', '-o', 'electrical/preview/lm3886-v01.pdf',
SCH)
24     run('pdftoppm', '-scale-to', '2400', '-png', '-singlefile', 'electrical/preview/lm38
86-v01.pdf', 'electrical/preview/lm3886-v01')
25     run(sys.executable, 'tools/verify_electrical.py')
26     psu = 'electrical/internal-psu-v02.kicad_sch'
27     run('kicad-cli', 'sch', 'erc', '--format', 'json', '--exit-code-violations', '-o', '
electrical/psu-erc.json', psu)
28     run('kicad-cli', 'sch', 'export', 'netlist', '--format', 'kicadxml', '-o', 'electric
al/psu-netlist.xml', psu)
29     run('kicad-cli', 'sch', 'export', 'pdf', '-o', 'electrical/preview/internal-psu-v02.
pdf', psu)
30     run('pdftoppm', '-scale-to', '2400', '-png', '-singlefile', 'electrical/preview/inte
rnal-psu-v02.pdf', 'electrical/preview/internal-psu-v02')
31     run(sys.executable, 'tools/verify_power_supply.py')
32     output = subprocess.check_output([sys.executable, 'tools/power_budget.py'], cwd=ROOT
, text=True)
33     (ROOT / 'docs/02-calculations.md').write_text(output)
34     mains = subprocess.check_output([sys.executable, 'tools/mains_budget.py'], cwd=ROOT,
text=True)
35     (ROOT / 'docs/06-mains-calculations.md').write_text(mains)
36     print('All V0.2 deliverables rebuilt and electrical checks passed.')
37
38
39 if __name__ == '__main__':
40     main()

```

17 工作約定、授權與設定

AGENTS.md

專案工作約定

- 先讀 README.md、HANDOFF.md，確認工作樹與遠端。
- 僅維護 LM3886 AB 類後級；TPA3255、Purifi 使用各自儲存庫。
- 使用者指定內建供電、外接 Eversolo DAC-Z10 的 RCA 前級輸出；音量由 Z10 控制。實驗電源只用於板級測試。
- 原廠參數要附來源與條件，區分元件規格、設計假設、計算、模擬及實測。
- 放大板 / 次級電源圖分別由 tools/build_schematic.py、tools/build_power_supply.py 產生；修改後執行 tools/rebuild.py 並檢視兩份預覽。
- 不以 ERC 取代電路審查，不把未驗證 footprint / PCB 當可製造版本。
- 更新 HANDOFF.md 與首頁的進度，保留其他協作者的修改，不強制覆寫遠端。

LICENSE

MIT License

Copyright (c) 2026 ewinkuo1-sudo

Permission is hereby granted, free of charge, to any person obtaining a copy of this software and associated documentation files (the "Software"), to deal in the Software without restriction, including without limitation the rights to use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of the Software, and to permit persons to whom the Software is furnished to do so, subject to the following conditions:

The above copyright notice and this permission notice shall be included in all copies or substantial portions of the Software.

THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.

.gitignore

```
__pycache__/  
*.pyc  
*.kicad_prl  
*-backups/  
~*.lck  
electrical/erc.json  
electrical/netlist.xml  
electrical/psu-erc.json  
electrical/psu-netlist.xml
```

electrical/sym-lib-table

```
(sym_lib_table
  (version 7)
  (lib (name "Project")(type "KiCad")(uri "${KIPRJMOD}/Project.kicad_sym")(options "")(descr
    "Project symbols"))
)
```

KiCad .kicad_pro、.kicad_sch 及 .kicad_sym 的完整機器可讀內容，請使用同名內嵌附件；原理圖的可視內容已收錄於第 13 章。