

Nom :	
Matricule:	

Architecture des ordinateurs (GIF-3000) Département de Génie électrique et de Génie informatique Automne 2017

#### **EXAMEN PARTIEL #1**

Question	Points	Score
1	16	
2	20	
3	20	
4	44	
Total:	100	

			. •		
In	ctr	110	t1/	ons	•
111	3 L.I	uc	uι	шъ	

- 1 feuille aide-mémoire <u>manuscrite</u> est permise (recto-verso);
- répondre sur le questionnaire;
- durée de l'examen : 110 minutes.

<u>Pondération</u>: Cet examen compte pour 20% de la note finale.

## **Question 1** (16 points sur 100)


Un système critique comporte trois ordinateurs identiques, accomplissant les mêmes tâches. Lorsqu'ils produisent tous le même résultat, le système est considéré parfaitement fonctionnel. Lorsque deux sur trois produisent le même résultat, le 3e est considéré comme défectueux. Si les trois produisent des résultats différents, alors le système cesse d'opérer (n'est plus fonctionnel). Sachant que, pour chaque ordinateur, le temps moyen avant une défaillance (MTTF) est de 3 ans et que temps moyen de remplacement (MTTR) est de 4 jours :

)	(10 points) Calculez le taux de défaillance du système global, en supposant que les défaillances sont indépendantes et distribuées selon une loi exponentielle. Exprimez votre réponse en FIT.

(ii)	(6 points) Supposons maintenant que l'on veuille ajouter des fonctionnalités au système mais que les processeurs d'origine à 1 seul cœur soient insuffisants pour satisfaire à la nouvelle tâche. En supposant que 30% des traitements pourraient être parallélisés, et en supposant que chacun des cœurs du nouveau processeur a la même performance que le
	processeur d'origine à 1 seul cœur, calculez le gain maximum de performance ( <i>speedup</i> que l'on peut <b>espérer</b> en faisant appel à des processeurs multicœurs? Donnez votre ré ponse pour des processeurs à 2, 4 et 8 cœurs.

# Question 2 (20 points sur 100)

Soit la figure suivante, qui représente la micro architecture du MIPS implantée avec un pipeline à cinq phases, sans **chemin de traverse** (pas de *«forwarding»*) ni optimisation pour les branchements, tel que vu en classe.



Supposons que ce processeur en pipeline exécute les instructions suivantes.

			t	t+1	t+2	t+3	t+4	t+5	t+6	t+7	t+8
i	DADD	R3,R3,R4	IF	ID	EX	MEM	WB				
i+1	DADDI	R2, R2, #-1		IF	ID	EX	MEM	WB			
i+2	DADD	R4,R5,R4			IF	ID	EX	MEM	WB		
i+3	SD	R3,8(R1)				IF	ID	ID	EX	MEM	WB
i+4	SD	R4,16(R1)					IF	bulle	ID	ID	EX
i+5	BEQZ	R2,Loop							IF	bulle	ID

La bulle au cycle t+5 est causée par une dépendance de données entre les instructions i et i+3 via le registre R3, alors que la bulle au cycle t+7 est causée par une dépendance de données entre les instructions i+2 et i+4 via le registre R4.

(i)	(4 points)	Donnez la valeur du registre $\mathbf{ID}/\mathbf{EX.B}$ au début du cycle $t+2$ .
(ii)	(4 points)	Donnez la valeur du registre $\mathbf{IF/ID.IR}$ au début du cycle $t+7$ .
(iii)	(4 points)	Donnez la valeur du registre $\mathbf{EX/MEM.ALUoutput}$ au début du cycle $t+4$ .

(iv)	(4 points)	Donnez la valeur du registre <b>IF/ID.NPC</b> au début du cycle $t+7$ .	
(v)	(4 points)	Sans affecter la rectitude du programme, est-il possible d'améliorer la <b>perfor</b>	•
(v)	mance de	Sans affecter la rectitude du programme, est-il possible d'améliorer la <b>perfor</b> ce code en changeant <b>l'ordre d'exécution</b> de certaines instructions? Si oui e ou les changements à faire et quel sera le gain résultant.	
(v)	mance de	ce code en changeant l'ordre d'exécution de certaines instructions? Si oui	
(v)	mance de	ce code en changeant <b>l'ordre d'exécution</b> de certaines instructions ? Si oui e ou les changements à faire et quel sera le gain résultant.	
(v)	mance de	ce code en changeant <b>l'ordre d'exécution</b> de certaines instructions ? Si oui e ou les changements à faire et quel sera le gain résultant.	
(v)	mance de	ce code en changeant <b>l'ordre d'exécution</b> de certaines instructions ? Si oui e ou les changements à faire et quel sera le gain résultant.	
(v)	mance de	ce code en changeant <b>l'ordre d'exécution</b> de certaines instructions ? Si oui e ou les changements à faire et quel sera le gain résultant.	
(v)	mance de	ce code en changeant <b>l'ordre d'exécution</b> de certaines instructions ? Si oui e ou les changements à faire et quel sera le gain résultant.	
(v)	mance de	ce code en changeant <b>l'ordre d'exécution</b> de certaines instructions ? Si oui e ou les changements à faire et quel sera le gain résultant.	

## **Question 3** (20 points sur 100)

Soit le programme MIPS suivant :

1	Loop:	LD	R2,512(R1)
2		LD	R3,1024(R1)
3		DMUL	R3,R2,R3
4		SD	R3,2048(R1)
5		DADDI	R1,R1,#-4
6		BNE	R1,R4,Loop

Simulez l'exécution de ce programme en bouclant autant de fois que nécessaire pour une durée totale de 17 cycles (du temps t au temps t+17; supposez que la condition de branchement de l'instruction 6 est toujours vraie). Pour ce faire, remplissez les tableaux suivants en inscrivant les noms des **différentes phases** du pipeline, et en écrivant « bulle » pour **chaque aléa** rencontrés. Par la suite, expliquez brièvement la **cause** de chaque aléa.

(i) (10 points) Dans un premier temps, supposez que le pipeline ne supporte aucun **chemin de traverse** (pas de *forwarding*) entre les étages du pipeline ni **aucune** optimisation des instructions de branchement (test de la condition durant la phase EX).

			t	t+1	t+2	t+3	t+4	t+5
i	LD	R2,512(R1)	IF	ID	EX	MEM	WB	
i+1	LD	R3,1024(R1)						
i+2	DMUL	R3,R2,R3						
i+3	SD	R3,2048(R1)						
i+4	DADDI	R1,R1,#-4						
i+5	BNE	R1,R4,Loop						
i+6	LD	R2,512(R1)						
i+7	LD	R3,1024(R1)						
i+8	DMUL	R3,R2,R3						
i+9	SD	R3,2048(R1)						
i + 10	DADDI	R1,R1,#-4						
i+11	BNE	R1,R4,Loop						
			t+6	t+7	t+8	t+9	t + 10	t + 11
i	LD	R2,512(R1)	t + 0			t+g	t+10	<i>t</i> + 11
i+1	LD	R3,1024(R1)						
i+2	DMUL	R3, R2, R3						
i+3	SD	R3,2048(R1)						
i+4	DADDI	R1, R1, #-4						
i+5	BNE	R1,R4,Loop						
i+6	LD	R2,512(R1)						
i+7	LD	R3,1024(R1)						
i+8	DMUL	R3,R2,R3						
i+9	SD	R3,2048(R1)						
i + 10	DADDI	R1,R1,#-4						
i+11	BNE	R1,R4,Loop						
			1 1 10	10	14	15	1 + 10	4 . 17
i	T D	D2 E12/D1)	t+12	t+13	t+14	t+15	t+16	t+17
i + 1	LD LD	R2,512(R1)						
i+1 $i+2$	DMUL	R3,1024(R1) R3,R2,R3						
i+2 $i+3$	SD	R3,2048(R1)						
i+3	DADDI	R1, R1, #-4						
i+4 i+5	BNE	R1,R4,Loop						
i+5	LD	R2,512(R1)						
$\frac{i+6}{i+7}$	LD	R3,1024(R1)						
i+1 i+8	DMUL	R3, R2, R3						
i+8	SD	R3,2048(R1)						
$\frac{i+3}{i+10}$	DADDI	R1, R1, #-4						
i+10	BNE	R1,R4,Loop						
υ ¬- 11	הואה	ит, ид, пооb				1		

Expliquez l'origi	ne des bulles produites :	

(ii) (10 points) Supposez maintenant que le pipeline comporte des **chemins de traverse** (*forwarding*) entre les étages du pipeline, et qu'il **optimise** les instructions de branchement.

			t	t+1	t+2	t+3	t+4	t+5
i	LD	R2,512(R1)	IF	ID	EX	MEM	WB	
i+1	LD	R3,1024(R1)						
i+2	DMUL	R3,R2,R3						
i+3	SD	R3,2048(R1)						
i+4	DADDI	R1,R1,#-4						
i+5	BNE	R1,R4,Loop						
i+6	LD	R2,512(R1)						
i+7	LD	R3,1024(R1)						
i+8	DMUL	R3,R2,R3						
i+9	SD	R3,2048(R1)						
i + 10	DADDI	R1,R1,#-4						
i+11	BNE	R1,R4,Loop						

			t+6	t+7	t+8	t+9	t + 10	t + 11
i	LD	R2,512(R1)						
i+1	LD	R3,1024(R1)						
i+2	DMUL	R3,R2,R3						
i+3	SD	R3,2048(R1)						
i+4	DADDI	R1,R1,#-4						
i+5	BNE	R1,R4,Loop						
i+6	LD	R2,512(R1)						
i+7	LD	R3,1024(R1)						
i+8	DMUL	R3,R2,R3						
i+9	SD	R3,2048(R1)						
i+10	DADDI	R1,R1,#-4						
i+11	BNE	R1,R4,Loop						
			t + 12	t+13	t + 14	t+15	t + 16	t + 17
i	LD	R2,512(R1)	t+12	t+13	t+14	t+15	t+16	t+17
i $i+1$	LD LD	R2,512(R1) R3,1024(R1)	t+12	t+13	t+14	t+15	t+16	t+17
$ \begin{array}{ c c c c c c c c c c c c c c c c c c c$		<u> </u>	t+12	t+13	t+14	t+15	t+16	t+17
i+1	LD	R3,1024(R1)	t+12	t+13	t+14	t+15	t+16	t+17
$ \begin{array}{ c c c c c c c c c c c c c c c c c c c$	LD DMUL	R3,1024(R1) R3,R2,R3	t+12	t+13	t+14	t+15	t+16	t+17
i+1 $i+2$ $i+3$	LD DMUL SD	R3,1024(R1) R3,R2,R3 R3,2048(R1)	t + 12	t+13	t+14	t+15	t+16	t+17
$ \begin{array}{c c} i+1 \\ i+2 \\ i+3 \\ i+4 \end{array} $	LD DMUL SD DADDI	R3,1024(R1) R3,R2,R3 R3,2048(R1) R1,R1,#-4	t + 12	t+13	t+14	t+15	t+16	t+17
i+1 $i+2$ $i+3$ $i+4$ $i+5$	LD DMUL SD DADDI BNE	R3,1024(R1) R3,R2,R3 R3,2048(R1) R1,R1,#-4 R1,R4,Loop	t + 12	t+13	t+14	t+15	t+16	t+17
i+1 $i+2$ $i+3$ $i+4$ $i+5$ $i+6$	LD DMUL SD DADDI BNE LD	R3,1024(R1) R3,R2,R3 R3,2048(R1) R1,R1,#-4 R1,R4,Loop R2,512(R1)	t + 12	t + 13	t+14	t+15	t+16	t+17
	LD DMUL SD DADDI BNE LD LD	R3,1024(R1) R3,R2,R3 R3,2048(R1) R1,R1,#-4 R1,R4,Loop R2,512(R1) R3,1024(R1)	t + 12	t+13	t+14	t+15	t+16	t+17
	LD DMUL SD DADDI BNE LD LD DMUL	R3,1024(R1) R3,R2,R3 R3,2048(R1) R1,R1,#-4 R1,R4,Loop R2,512(R1) R3,1024(R1) R3,R2,R3	t + 12	t+13	t+14	t+15	t+16	t+17

Expliquez l'origine des bulles produites :

# Question 4 (44 points sur 100)

Répondez brièvement et précisément aux questions suivantes.

(i)	(4 points) Quels sont les principaux facteurs qui influencent le <b>coût</b> des composants électroniques intégrés ?
(ii)	(4 points) Expliquez pourquoi la <b>moyenne géométrique</b> est plus indiquée que la moyenne arithmétique pour comparer la performance des ordinateurs (pour un <i>benchmark suite</i> )?
(iii)	(4 points) Expliquez la différence entre la <b>latence</b> et le <b>débit</b> ?

(iv)	(4 points) Quel est l'impact d'un pipeline sur la <b>latence</b> et le <b>débit</b> ?
(v)	(4 points) Pourquoi les jeux d'instruction <b>mémoire-mémoire</b> sont-ils aujourd'hui désuets?
(vi)	(4 points) Expliquez en quoi consiste un <b>aléa de branchement</b> .

(vii)	(4 points) Expliquez en quoi consiste la <b>gestion précise</b> des exceptions.
(viii)	(4 points) Les architectures <b>RISC</b> ont été proposées au moment où les <b>langages de pro grammation</b> compilés, tels que le langage C, ont gagné en popularité. Expliquez la re lation entre ces deux technologies et la synergie qui leur a permis de s'imposer dans le systèmes informatiques?
(ix)	(4 points) Quels sont les principaux facteurs qui influencent la <b>puissance dissipée</b> dyna miquement par les microprocesseurs et, pour chacun d'entre eux, dites comment celle-cest affectée?

	(4 points) Qu'est-ce que la règle empirique du <b>90-10</b> et comment se traduit-elle dans l <b>principe de localité</b> (temporelle et spatiale) ?	е
(xi)	(4 points) Expliquez ce qu'est un aléa de type <i>Write-After-Write</i> (WAW) et dites dan quelle situation il peut notamment se produire?	s
(xi)		s
(xi)	quelle situation il peut notamment se produire?	s
(xi)	quelle situation il peut notamment se produire?	
(xi)	quelle situation il peut notamment se produire?	
(xi)	quelle situation il peut notamment se produire?	
(xi)	quelle situation il peut notamment se produire?	
(xi)	quelle situation il peut notamment se produire?	
(xi)	quelle situation il peut notamment se produire?	
(xi)	quelle situation il peut notamment se produire?	