

Examen final

Département de génie électrique et de génie informatique
Microélectronique - GIF17457

le 27 avril 2006

Vous avez droit à tous les documents et aux calculatrices autorisées.
Durée de l'examen: 2 heures (13h30-15h30).

1. (20 points) *Verilog, logique synchrone et combinatoire*
Soit la description Verilog suivante:


```
module circuit (y, x, clk, reset)
  input x, clk, reset;
  output y;
  reg y;

  always
    begin
      wait (reset==0);
      @(posedge clk) yt=x;
    end

  always(yt, reset)
    begin
      if reset=='1' then
        y=0;
      else
        y=yt;
      end
endmodule
```

- (a) (5 points) Parmi les deux blocs **always**, identifiez, s'il y a lieu lequel ou lesquels correspondent à de la logique synchrone.
- (b) (5 points) Dans cette description, l'action du signal **reset** est-elle synchrone ou asynchrone? Justifiez brièvement.
- (c) (10 points) Faites le schéma d'un circuit réalisant la même fonction que la description Verilog en utilisant des éléments de base (portes logiques, multiplexeurs, portes de transmission)

2. (28 points) *Pseudo-nMOS, analyse dynamique et statique*
 Soit le circuit suivant:



On assume que les transistors ont les paramètres suivants:


- $\beta_n = 1.6 \text{ mA/V}^2$;
- $\beta_p = 0.2 \text{ mA/V}^2$ si $W/L=1$;
- $C_{S_n} = C_{D_n} = 20 \text{ fF}$;
- $C_{S_p} = C_{D_p} = 20 \text{ fF}$ si $W/L=1$;
- $V_{T_n} = 0.3 \text{ V}$;
- $|V_{T_p}| = 0.4 \text{ V}$;
- $C_{G_n} = 10 \text{ fF}$;
- $C_{G_p} = 10 \text{ fF}$ si $W/L=1$;

et que la tension d'alimentation $V_{DD} = 1.8 \text{ V}$.

- (a) (3 points) Trouvez la capacité d'entrée de l'inverseur de sortie.
- (b) (5 points) Trouvez la capacité totale au point A .
- (c) (5 points) Trouvez le temps de montée de 10% à 90% au point A .
- (d) (5 points) Trouvez le temps de descente de 100% à 50% au point A dans le pire des cas.
- (e) (5 points) Calculez la tension minimale en A lorsque la sortie est au niveau '0'.
- (f) (5 points) Trouvez le point milieu V_M de la caractéristique statique de l'inverseur de sortie.

3. (27 points) *Mémoire, modèle RC, analyse dynamique*

Soit le circuit suivant (cellule de mémoire SRAM avec une seule ligne d'accès) et son circuit équivalent:



On assume que les transistors ont les paramètres suivants:

- Transistors nMOS constituant les inverseurs:
 - $\beta_n = 1.6 \text{ mA/V}^2$;
 - $C_{S_n} = C_{D_n} = 20 \text{ fF}$;
 - $V_{T_n} = 0.3 \text{ V}$;
 - $C_{G_n} = 10 \text{ fF}$;
- Transistors pMOS
 - $\beta_p = 1.6 \text{ mA/V}^2$;
 - $C_{S_p} = C_{D_p} = 80 \text{ fF}$;
 - $|V_{T_p}| = 0.4 \text{ V}$;
 - $C_{G_p} = 40 \text{ fF}$;
- Transistor d'accès
 - $\beta_A = 3.2 \text{ mA/V}^2$;
 - $C_{S_A} = C_{D_A} = 40 \text{ fF}$;
 - $C_{G_A} = 20 \text{ fF}$;

et que la tension d'alimentation $V_{DD} = 1.8 \text{ V}$.

- (a) (4 points) Calculez la capacité C_2 en tenant compte de toutes les capacités pertinentes.
- (b) (4 points) Sachant que la capacité de la ligne $C_{\text{bit}} = 500 \text{ fF}$, calculez C_1 .
- (c) (5 points) Calculez R_A , R_p et R_n .
- (d) (5 points) En supposant que l'inverseur A est idéal (il a un seuil $V_M = \frac{V_{DD}}{2}$ et la transition est instantanée) et que C_2 est initialement déchargé, considérez le circuit équivalent ci-dessus où on tente d'écrire la valeur '1'. **Vers quelle tension finale le condensateur sera-t-il chargé initialement?**
- (e) (5 points) Quel sera le temps d'écriture, c-à-d le temps nécessaire pour faire basculer l'inverseur A dans l'état opposé?
- (f) (4 points) À l'inverse, si on suppose qu'il y a un '1' de stocké en C_2 et qu'on désire lire cette valeur alors que la ligne bit est initialement déchargée (i.e. la charge sur C_1 est nulle), quel sera le niveau final sur la ligne bit après partage de charge?

4. (25 points) *Arithmétique, conception*

Vous avez à réaliser un compteur sur 4 bits à séquence naturelle en binaire redondant.

- (a) (10 points) Dessinez le schéma, en utilisant des demi-additionneurs et plein-additionneurs, de l'additionneur binaire redondant nécessaire sur 4 chiffres
- (b) (10 points) Dessinez le schéma de haut niveau du circuit complet en utilisant le circuit conçu en (a) comme composante, ainsi que des bascules D.
- (c) (5 points) Quel est l'avantage d'utiliser le binaire redondant dans ce contexte au lieu du binaire conventionnel?

Bonne chance et bon été!

Sébastien Roy