## GIF-1001 Ordinateurs: Structure et Applications

Hiver 2018

Examen mi-session

27 février 2018

Durée: 170 minutes

Professeur: Jean-François Lalonde

Cet examen comporte 7 questions sur 16 pages (incluant celle-ci), comptabilisées sur un total de 100 points. L'examen compte pour 40% de la note totale pour la session.

- Vous avez droit à une feuille aide-mémoire  $8.5 \times 11$  recto-verso, écrite à la main, ainsi qu'une calculatrice acceptée;
- Assurez-vous que l'étiquette sur le cahier bleu corresponde bien à vous;
- Assurez-vous d'avoir toutes les pages;
- Certaines questions apparaissent au verso : regardez des deux côtés!
- Écrivez vos réponses dans le cahier bleu qui vous a été remis;
- SVP sortez vos cartes étudiantes et placez-la visiblement sur votre table de travail;
- L'examen contient quatre (4) annexes :
  - l'annexe A contient un rappel sur les unités en binaire et les logarithmes;
  - l'annexe B contient une liste d'instructions ARM ainsi que des codes de conditions;
  - l'annexe C contient la table ASCII;
  - l'annexe D contient le jeu d'instructions du simulateur du TP1.

La table ci-dessous indique la distribution des points pour chaque question.

Question:	1	2	3	4	5	6	7	Total
Points:	15	20	10	10	15	20	10	100

Bonne chance!

- 1. (15 points) Répondez aux questions suivantes sur la représentation des données dans un ordinateur.
  - (a) (1 point) Combien de bits sont nécessaires pour stocker le nombre entier de millilitres dans un litre?
  - (b) (4 points) Calculez le résultat de 10 + 7 en complément-2 :
    - i. Sur 5 bits. Écrivez votre réponse en binaire et en décimal. Indiquez s'il y a débordement.
    - ii. Sur 6 bits. Écrivez votre réponse en binaire et en décimal. Indiquez s'il y a débordement.
  - (c) (1 point) Comment fait-on pour détecter un débordement lors d'une addition en complément-2?
  - (d) (2 points) Une retenue est générée lorsque le résultat d'une addition est valide, mais qu'il nécessite un bit supplémentaire.
    - i. Donnez un exemple de retenue générée lors d'une addition sur 5 bits en arithmétique non-signée.
    - ii. Donnez un exemple de retenue générée lors d'une addition sur 5 bits en arithmétique signée.
  - (e) (2 points) Comment le microprocesseur fait-il pour savoir que 0x4F5341 signifie «OSA» en ASCII plutôt que 5198657 en décimal?
  - (f) (4 points) La norme IEEE754 encode des nombres rationnels sur 32 bits de la façon suivante :

(signe)1, mantisse  $\times 2^{(exposant-127)}$ .

et les bits sont stockés selon la figure 1 :

1 bit	8 bits	23 bits
signe	exposant	mantisse

FIGURE 1 – Convention IEEE-754 sur 32 bits.

- i. Quelle est la représentation de -13.5 en IEEE754 sur 32 bits? Écrivez votre résultat en hexadécimal.
- ii. Quelle est la représentation décimale de 0x40F80000, encodé en IEEE754 sur 32 bits?
- (g) (1 point) Est-ce que la multiplication des deux nombres 0xC34D2000 et 0xD36EC000 représentés en IEEE754 donnera un résultat plus grand ou plus petit que 0?

- 2. (20 points) Répondez aux questions suivantes portant sur le microprocesseur du simulateur du travail pratique 1. Dans ce système, toutes les instructions du microprocesseur sont encodées sur 16 bits et se décomposent comme suit :
  - Bits 15 à 12 : Opcode de l'instruction
  - Bits 11 à 8 : Registre utilisé comme premier paramètre.
  - Bits 7 à 0 : Registre ou constante utilisés comme deuxième paramètre

Comme à l'habitude, le bit 0 est le moins significatif, et 15 le plus significatif. Le nombre identifiant le registre PC est 0xF (15), et le jeu d'instruction est décrit en annexe D.

- (a) (1 point) En arithmétique non-signée, quelle est la plus grande constante pouvant être utilisée dans ce jeu d'instructions? Écrivez votre réponse en décimal et expliquez pourquoi.
- (b) (2 points) Est-ce que le microprocesseur peut distinguer les instructions MOV RO, #0x02 et MOV RO, R2 étant donné que, dans les deux cas, les paramètres sont encodés de la même façon? Si oui, comment fait-il? Sinon, pourquoi?
- (c) (5 points) Chacune des descriptions suivantes peut être exécutée en une seule instruction, indiquez laquelle. Important: pour chaque instruction, écrivez votre résultat en texte (ex: MOV RO, #0xO) et en binaire (ex: 0x4000).
  - i. Place la valeur 13 dans R2.
  - ii. Lit la valeur en mémoire à l'adresse indiquée par R2 et stocke le résultat dans R1;
  - iii. Si la valeur du registre R3 est égale à 0, place 0x4 dans PC;
  - iv. Effectue l'addition du contenu de R2 et de R3, et place le résultat dans R2.
  - v. Effectue un branchement à l'adresse 0x7.
- (d) (5 points) Traduisez le programme suivant en binaire, et écrivez votre réponse en hexadécimal. Les numéros de ligne sont indiqués à gauche.

```
LDR R3, [R1]
SUB R1, R0
JZE R0, #0x1
STR R2, [R3]
MOV PC, #0x9A
```

(Suite au verso de la page)

(e) Soit le programme suivant. Pour chaque ligne, on indique l'adresse (qui commence à 0x0), suivie de l'instruction en format binaire. Les numéros de ligne sont indiqués à gauche.

```
0 \times 0
             0 \times 4040
  0 \times 1
             0x8000
  0x2
             0x4141
  0x3
             0x8101
             0x4200
  0x4
  0x5
             0xF109
  0x6
             0x1200
             0x6101
  0x7
  0x8
             0x4F05
  0x9
             0x4142
10
  0xA
             0x9201
```

- i. (3 points) Écrivez le programme assembleur correspondant au code binaire ci-haut.
- ii. (4 points) Décrivez, en une seule phrase, ce que ce programme fait. Indiquez clairement les adresses employées pour les données en entrée et en sortie. Indice: pour déterminer ce que fait ce programme, placez de faibles valeurs fictives (e.g. entre 1 et 5) aux adresses mémoire 0x40 et 0x41, exécutez ce programme pas à pas, et observez l'évolution du contenu des registres au fil du temps. Important: vous devez décrire le comportement global du programme; toute réponse décrivant les instructions une par une recevra la note de 0.

- 3. (10 points) Un système de type «memory-mapped I/O» possède les caractéristiques suivantes :
  - un bus d'adresse de 24 bits, avec les 3 bits les plus significatifs (MSB) utilisés pour le décodeur d'adresse;
  - un bus de données de 24 bits :
  - deux mémoires RAM où chaque octet possède une adresse différente;
  - trois autres périphériques sont branchés sur les bus;
  - il stocke les données en mémoire avec la convention «little endian»;
  - si on nomme les bits les plus significatifs (MSB) du bus d'adresse  $b_{23}$ ,  $b_{22}$  et  $b_{21}$ , le décodeur sélectionne les périphériques de la façon suivante :

$b_{23}$	$b_{22}$	$b_{21}$	Périphérique activé
0	0	0	RAM 1
0	0	1	RAM 2
0	1	0	Périphérique 1
0	1	1	Périphérique 2
1	X	X	Périphérique 3

Ici, «X» indique soit 0 ou 1, sans importance.

- (a) (2 points) Quelle est la taille maximale de la mémoire RAM 1? Écrivez votre réponse en mega-octets (Mo), et écrivez votre démarche.
- (b) On emploie une instruction pour stocker la valeur 0xABCDEF à l'adresse 0x203000.
  - i. (1 point) À quel périphérique cette addresse correspond-elle?
  - ii. (2 points) Indiquez les adresses du périphérique correspondant qui sont modifiées par cette instruction, ainsi que la valeur placée à chacune de ces adresses.
- (c) (3 points) La carte de la mémoire («memory map») d'un système indique les premières et dernières adresses du microprocesseur correspondant à chaque périphérique branché sur les bus. Quelle est la carte de la mémoire de ce système?
- (d) (2 points) Du point de vue du microprocesseur, quelle est la différence entre l'écriture d'une donnée en RAM 2 par rapport à l'envoi d'une donnée au périphérique 2?

4. (10 points) Pour vous pratiquer, vous écrivez le code ARM suivant :

```
SECTION INTVEC

B main

SECTION CODE

mavar ASSIGN32 Ox01ABCDEF

main

LDR RO, mavar

LDR RO, =mavar

MOV R3, #1

SECTION DATA
```

Vous démarrez ensuite le simulateur, et vous observez que le contenu de la mémoire est :

```
00
                         02
                             03
                                   04
                                        05
                                             06
                                                  07
                                                       80
                                                            09
                                                                 OA
                                                                      OΒ
                                                                           0C
                                                                                0D
                                                                                          OF
0x0000000
              1F
                         00
                             ΕA
08000000x0
                             01
                                   0C
                                        00
                                                       00
                                                            00
                                                                 9F
                                                                                30
                                                                                          E3
              EF
                   CD
                         AB
                                             1F
                                                  F.5
                                                                      F.5
                                                                           01
                                                                                     AΛ
0x00000090
              80
                   00
                         00
                             00
```

Répondez aux questions suivantes concernant la relation entre votre code et le contenu en mémoire.

- (a) (2 points) De l'adresse 0x80 à 0x83 inclusivement, pourquoi la variable mavar apparaitelle dans l'ordre inverse (0xEFCDAB01) plutôt que dans l'ordre que vous aviez spécifié (0x01ABCDEF)?
- (b) (1 point) Quelle est la valeur binaire de l'instruction LDR RO, mavar sur 32 bits? Écrivez votre réponse en hexadécimal.
- (c) (1 point) Quelle est la valeur binaire de l'instruction MOV R3, #1 sur 32 bits? Écrivez votre réponse en hexadécimal.
- (d) (1 point) Sachant que les bits  $b_{24}$  à  $b_{21}$  d'une instruction ARM correspond à son «opcode», quel est l'opcode de l'instruction MOV? Ici,  $b_0$  est le bit le moins significatif et  $b_{31}$  le plus significatif.
- (e) (1 point) Sachant que le bit  $b_{20}$  d'une instruction MOV doit être mis à 1 si l'on désire mettre à jour les drapeaux du CPSR, quel est le code binaire de l'instruction MOVS R3, #1? Ici,  $b_0$  est le bit le moins significatif et  $b_{31}$  le plus significatif. Écrivez votre réponse en hexadécimal.
- (f) (2 points) À l'adresse 0x90, on remarque la présence de la valeur 0x80 (sur 32 bits). Pourtant, vous n'aviez pas placé cette valeur explicitement dans votre code. À quoi correspond cette valeur ? Pourquoi a-t-elle été placée à cet endroit par l'assembleur ?
- (g) (1 point) Lorsque vous exécutez le code et que vous vous arrêtez à l'instruction LDR RO, mavar, vous remarquez que l'instruction courante correspond à LDR RO, [R15, #-0xC]. Pourquoi l'instruction a-t-elle été remplacée?
- (h) (1 point) Dans la question précédente, pourquoi l'assembleur a-t-il choisi #-0xC dans LDR RO, [R15, #-0xC]?

5. (15 points) Répondez aux questions portant sur le code assembleur ARM suivant (les numéros de ligne sont indiqués à gauche) :

```
SECTION INTVEC
  B main
  SECTION CODE
  main
  LDR SP, =maPile
10 ADD SP, SP, #4
12 LDR RO, =source
13 LDR R1, =destination
  PUSH {R1}
  POP {R5}
15
  ADD R1, R1, #12
17
  BL fonctionMystere
19
  B main
  fonctionMystere
^{21}
22
  debut
23
  CMP RO, R5
  BEQ fin
25
  LDR R2, [R0], #4
  STR R2, [R1], #-4
29 B debut
30
31 fin
32 BX LR
  SECTION DATA
34
                ASSIGN32 0x1, 0x2, 0x3, 0x4
36 source
37
  destination ALLOC32
  maPile
                ALLOC32
                          1
```

- (a) (1 point) Pourquoi doit-on rajouter 4 à SP à la ligne 10?
- (b) (1 point) Quelle instruction pourrait-on utiliser pour remplacer le PUSH et le POP aux lignes 14 et 15?
- (c) (2 points) Sachant que la section DATA débute à l'adresse 0x1000, quelle est la valeur de R1 après l'exécution de l'instruction ADD R1, R1, #12 à la ligne 16?
- (d) (2 points) Que fait l'instruction STR R2, [R1], #-4 à la ligne 28?
- (e) (1 point) Comment l'instruction BEQ fin (ligne 25) fait-elle pour savoir si la condition EQ est satisfaite? Quelle autre instruction affecte cette condition?

(Suite au verso de la page)

- (f) (2 points) La fonction fonctionMystere modifie le registre R2. Quelles sont les deux instructions qui, rajoutées à cette fonction, feraient en sorte que fonctionMystere ne modifierait aucun registre autre que R0 et R1? Indiquez clairement l'endroit où chacune de ces deux instructions devraient être rajoutées.
- (g) Comme vous pouvez le constater, la fonction fonctionMystere parcourt les éléments du tableau source.
  - i. (1 point) Comment la fonction fait-elle pour savoir quand arrêter de boucler?
  - ii. (3 points) Quels registres sont utilisés pour passer des arguments à la fonction? À quoi ces arguments correspondent-ils?
  - iii. (2 points) Décrivez en une seule phrase ce que fait fonctionMystere. Important : vous devez décrire le comportement global du programme ; toute réponse décrivant les instructions une par une recevra la note de 0.

- 6. (20 points) Répondez aux questions suivantes, portant sur l'assembleur ARM.
  - (a) (1 point) Expliquez la différence entre «big endian» et «little endian».
  - (b) (2 points) Pourquoi doit-on choisir entre «big» et «little endian» en ARM, mais pas dans l'ordinateur du TP1?
  - (c) (2 points) Pourquoi doit-on incrémenter PC de 4 à chaque instruction?
  - (d) (4 points) Écrivez un court programme en assembleur ARM qui effectue les trois étapes suivantes :
    - 1. Multiplie la valeur contenue dans R2 par 2, sans utiliser l'instruction MUL, et stocke le résultat dans R2;
    - 2. Si le résultat de la multiplication est plus grand que 4, brancher à l'adresse 0x80;
    - 3. Si le résultat de la multiplication est plus petit ou égal à 4, brancher à l'adresse 0x100.
  - (e) (6 points) Écrivez un court programme en assembleur ARM qui calcule la somme s du carré des éléments d'un vecteur v de longueur N:

$$s = \sum_{i=1}^{N} v_i^2,$$

où le vecteur v contient des éléments de 32 bits en mémoire commençant à l'adresse 0x1000, et N est dans R0. La somme s doit être stockée dans R3. Vous disposez d'une fonction puissanceDeux qui prend un nombre en entrée dans R1 et retourne le carré de ce nombre dans R1 également. Vous n'avez pas à implémenter la fonction puissanceDeux, assumez qu'elle existe et que vous pouvez l'utiliser.

En résumé, implémentez le pseudo-code suivant :

```
\begin{array}{l} \mathtt{R3} \leftarrow 0 \ ; \\ \mathtt{R2} \leftarrow \mathtt{0x1000} \ ; \\ \mathbf{while} \ \mathit{R0} > 0 \ \mathbf{do} \\ & \mid \mathtt{R1} \leftarrow \mathtt{Memoire}[\mathtt{R2}] \ ; \\ & \mathtt{Appel} \ \mathrm{de} \ \mathrm{la} \ \mathrm{fonction} \ \mathtt{puissanceDeux} \\ & \mathtt{R3} \leftarrow \mathtt{R3} + \mathtt{R1} \ ; \\ & \mathtt{R2} \leftarrow \mathtt{R2} + 4 \ ; \\ & \mathtt{R0} \leftarrow \mathtt{R0} - 1 \ ; \\ & \mathbf{end} \end{array}
```

(Suite au verso de la page)

(f) (5 points) Considérez le code suivant. Pour chaque ligne, on indique l'adresse (qui commence à 0x80), suivie de l'instruction en format binaire. Les numéros de ligne sont indiqués à gauche.

```
08x0
      MOV R1, PC
0x84
      MOV RO, #1
      PUSH {R1}
0x88
0x8C
      SUB R5, PC, #8
      MOV RO, #3
0x90
boucle
      SUBS RO, RO, #1
0x94
      ADDGT R5, R5, #12
0x98
0x9C
      BLT boucle
0xA0
      BX R5
      MOV RO, #1
0xA4
8Ax0
      POP {PC}
```

Indiquez l'ordre des 20 premières instructions exécutées par le microprocesseur en utilisant leur *numéro de ligne* correspondant. Vous pouvez assumer qu'une pile a préalablement été préparée. Vous devez indiquer la ligne d'une instruction conditionnelle (par exemple, MOVEQ) même si sa condition (par exemple, EQ) n'est pas satisfaite.

- 7. (10 points) Répondez aux questions suivantes par une réponse courte.
  - (a) (1 point) Nommez une différence entre le RISC et le CISC.
  - (b) (1 point) Pourquoi est-il avantageux d'utiliser un pipeline à trois étages (comme en ARM)?
  - (c) (1 point) À quoi sert un décodeur d'adresses?
  - (d) (1 point) Vrai ou faux? Lors de l'exécution d'une instruction STR, le bus de contrôle est placé en lecture.
  - (e) (1 point) Quelles sont les deux étapes effectuées par un microprocesseur ARM lorsqu'il exécute l'instruction BL etiquette?
  - (f) (1 point) Vrai ou faux? Les trois principaux bus sont les bus d'adresse, de données et d'instructions.
  - (g) (1 point) Quelles sont les trois étapes principales du cycle d'instructions?
  - (h) (1 point) Expliquez la différence entre le complément-2 (signée) et la représentation binaire non-signée.
  - (i) (1 point) Vrai ou faux? Dans l'architecture von Neumann, les données et les instructions sont dans des mémoires différentes.
  - (j) (1 point) Combien de bits peut-on représenter avec trois caractères en hexadécimal?

### A Annexe: Unités et logarithmes

#### A.1 Unités

Petit rappel sur les unités :

$$1 \text{Ko} = 2^{10} \text{o} = 1 024 \text{ octets}$$
 $1 \text{Mo} = 2^{20} \text{o} = 1 024 \text{Ko} = 1 048 576 \text{ octets}$ 
 $1 \text{Go} = 2^{30} \text{o} = 1 024 \text{Mo} = 1 073 741 824 \text{ octets}$ 

#### A.2 Logarithme en base 2

Il est facile de calculer des logarithmes en base 2 à partir de logarithmes dans une autre base N (ex : 10). Pour ce faire, appliquez l'équation suivante :

$$\log_2 x = \frac{\log_N x}{\log_N 2} \,.$$

### B Annexe: Instructions ARM et codes de conditions

Instruction	Description			
ADD Rd, Rs, Op1	$Rd \leftarrow Rs + Op1$			
AND Rd, Rs, Op1	$\texttt{Rd} \; \leftarrow \; \texttt{Rs AND Op1}$			
ASR Rd, Rs, #cte	$ ext{Rd} \leftarrow  ext{Rs} / 2^{ ext{cte}}$			
B etiquette	$\texttt{PC} \leftarrow \texttt{adresse}(\texttt{etiquette})$			
BL etiquette	$\texttt{LR} \; \leftarrow \; \texttt{PC} \; \texttt{-} \; 4,  \texttt{PC} \; \leftarrow \; \texttt{adresse}(\texttt{etiquette})$			
BX Rs	$PC \leftarrow Rs$			
CMP Rs, Op1	Change les drapeaux comme Rs - Op1			
LDR Rd, etiquette	$\texttt{Rd} \; \leftarrow \; \texttt{valeur}(\texttt{etiquette})$			
LDR Rd, =etiquette	$\texttt{Rd} \; \leftarrow \; \texttt{adresse}(\texttt{etiquette})$			
LDR Rd, [Rb, Op1]	$\texttt{Rd} \leftarrow \texttt{Mem}[\texttt{Rb} + \texttt{Op1}]$			
LDR Rd, [Rb], Op1	$\texttt{Rd} \leftarrow \texttt{Mem[Rb]}, \texttt{Rb} \leftarrow \texttt{Rb} + \texttt{Op1}$			
LDR Rd, [Rb, Op1]!	$\texttt{Rb} \leftarrow \texttt{Rb} + \texttt{Op1}, \texttt{Rd} \leftarrow \texttt{Mem[Rb]}$			
LSL Rd, Rb, #cte	$Rd \leftarrow Rb \times 2^{cte}$			
MUL Rd, Rn, Rs	$\mathtt{Rd} \leftarrow \mathtt{Rn} \times \mathtt{Rs}$			
MVN Rd, Op1	$Rd \leftarrow !Op1 \text{ (inverse les bits)}$			
POP {Liste Reg}	Charge les registres en ordre croissant à partir de la pile,			
	$\mathtt{SP} \leftarrow \mathtt{SP} - 4  imes (\mathtt{nombre} \ \mathtt{de} \ \mathtt{registres})$			
PUSH {Liste Reg}	$\mathtt{SP} \leftarrow \mathtt{SP} + \mathtt{4} \times \mathtt{(nombre\ de\ registres)},$			
	Met la liste de registres sur la pile dans l'ordre décroissant			
STR Rs, etiquette	$\texttt{valeur(etiquette)}  \leftarrow  \texttt{Rd}$			
STR Rs, [Rb, Op1]	$\texttt{Mem}[\texttt{Rb} + \texttt{Op1}] \leftarrow \texttt{Rs}$			
STR Rs, [Rb], Op1	$\texttt{Mem[Rb]} \leftarrow \texttt{Rs}, \texttt{Rb} \leftarrow \texttt{Rb} + \texttt{Op1}$			
STR Rs, [Rb, Op1]!	$\texttt{Rb} \leftarrow \texttt{Rb} + \texttt{Op1}, \texttt{Mem[Rb]} \leftarrow \texttt{Rs}$			
SUB Rd, Rs, Op1	Rd ← Rs - Op1			

Table 1 – Instructions ARM. Op1 dénote une opérande de type 1, soit une constante, un registre ou un registre décalé.

Code	Condition	Code	Condition
CS	Retenue (carry)	CC	Pas de retenue
EQ	Égalité	NE	Inégalité
VS	Débordement	VC	Pas de débordement
GT	Plus grand	LT	Plus petit
GE	Plus grand ou égal	LE	Plus petit ou égal
PL	Positif	MI	Négatif

Table 2 – Codes de condition.

# C Annexe: Table ASCII

1       1       001       SOH       44       2C       054       ,       87       57       127       W         2       2       002       STX       45       2D       055       -       88       58       130       X         3       3       003       ETX       46       2E       056       .       89       59       131       Y         4       4       004       EOT       47       2F       057       /       90       5A       132       Z         5       5       005       ENQ       48       30       060       0       91       5B       133       [         6       6       006       ACK       49       31       061       1       92       5C       134       \         7       7       007       BEL       50       32       062       2       93       5D       135       ]         8       8       010       BS       51       33       063       3       94       5E       136       ^         9       9       011       TAB       52       34       064       4	Dec	Hx	Oct	Char	Dec	Hx	Oct	Char	Dec	Hx	Oct	Char
2 2 002 STX 45 2D 055 - 88 58 130 X 3 3 003 ETX 46 2E 056 . 89 59 131 Y 4 4 004 EOT 47 2F 057 / 90 5A 132 Z 5 5 005 ENQ 48 30 060 0 91 5B 133 [ 6 6 6 006 ACK 49 31 061 1 92 5C 134 \ 7 7 007 BEL 50 32 062 2 93 5D 135 ] 8 8 010 BS 51 33 063 3 94 5E 136  9 9 011 TAB 52 34 064 4 95 5F 137 _ 10 A 012 LF 53 35 065 5 96 60 140  11 B 013 VT 54 36 066 6 97 61 141 a 12 C 014 FF 55 37 067 7 98 62 142 b 13 D 015 CR 56 38 070 8 99 63 143 c 14 E 016 SO 57 39 071 9 100 64 144 d 15 F 017 SI 58 3A 072 : 101 65 145 e 16 10 020 DLE 59 3B 073 ; 102 66 146 f 17 11 021 DC1 60 3C 074 < 103 67 147 g 18 12 022 DC2 61 3D 075 = 104 68 150 h 19 13 023 DC3 62 3E 076 > 105 69 151 i 20 14 024 DC4 63 3F 077 ? 106 6A 152 j 21 15 025 NAK 64 40 100 @ 107 6B 153 k 22 16 026 SYN 65 41 101 A 108 6C 154 1 23 17 027 ETB 66 42 102 B 109 6D 155 m	0	0	000	NUL	43	2B	053	+	86	56	126	V
3 3 003 ETX 46 2E 056 . 89 59 131 Y 4 4 004 EOT 47 2F 057 / 90 5A 132 Z 5 5 005 ENQ 48 30 060 0 91 5B 133 [ 6 6 6 006 ACK 49 31 061 1 92 5C 134 \ 7 7 007 BEL 50 32 062 2 93 5D 135 ] 8 8 010 BS 51 33 063 3 94 5E 136 ^ 9 9 011 TAB 52 34 064 4 95 5F 137 _ 10 A 012 LF 53 35 065 5 96 60 140 ^ 11 B 013 VT 54 36 066 6 97 61 141 a 12 C 014 FF 55 37 067 7 98 62 142 b 13 D 015 CR 56 38 070 8 99 63 143 c 14 E 016 SO 57 39 071 9 100 64 144 d 15 F 017 SI 58 3A 072 : 101 65 145 e 16 10 020 DLE 59 3B 073 ; 102 66 146 f 17 11 021 DC1 60 3C 074 < 103 67 147 g 18 12 022 DC2 61 3D 075 = 104 68 150 h 19 13 023 DC3 62 3E 076 > 105 69 151 i 20 14 024 DC4 63 3F 077 ? 106 6A 152 j 21 15 025 NAK 64 40 100 @ 107 6B 153 k 22 16 026 SYN 65 41 101 A 108 6C 154 1 23 17 027 ETB 66 42 102 B 109 6D 155 m								,				
4       4       004       EOT       47       2F       057       /       90       5A       132       Z         5       5       005       ENQ       48       30       060       0       91       5B       133       [         6       6       006       ACK       49       31       061       1       92       5C       134       \         7       7       007       BEL       50       32       062       2       93       5D       135       ]         8       8       010       BS       51       33       063       3       94       5E       136       ^         9       9       011       TAB       52       34       064       4       95       5F       137          10       A       012       LF       53       35       065       5       96       60       140       ^         11       B       013       VT       54       36       066       6       97       61       141       a         12       C       014       FF       55       37       067       7 <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>-</td> <td></td> <td></td> <td></td> <td></td>								-				
5       5       005       ENQ       48       30       060       0       91       5B       133       [         6       6       006       ACK       49       31       061       1       92       5C       134       \         7       7       007       BEL       50       32       062       2       93       5D       135       ]         8       8       010       BS       51       33       063       3       94       5E       136       ^         9       9       011       TAB       52       34       064       4       95       5F       137          10       A       012       LF       53       35       065       5       96       60       140       ^         11       B       013       VT       54       36       066       6       97       61       141       a         12       C       014       FF       55       37       067       7       98       62       142       b         13       D       015       CR       56       38       070       8		3						•				
6 6 006 ACK 49 31 061 1 92 5C 134 \ 7 7 007 BEL 50 32 062 2 93 5D 135 ] 8 8 010 BS 51 33 063 3 94 5E 136 \ 9 9 011 TAB 52 34 064 4 95 5F 137 \ 10 A 012 LF 53 35 065 5 96 60 140 \ 11 B 013 VT 54 36 066 6 97 61 141 a 12 C 014 FF 55 37 067 7 98 62 142 b 13 D 015 CR 56 38 070 8 99 63 143 c 14 E 016 SO 57 39 071 9 100 64 144 d 15 F 017 SI 58 3A 072 : 101 65 145 e 16 10 020 DLE 59 3B 073 ; 102 66 146 f 17 11 021 DC1 60 3C 074 < 103 67 147 g 18 12 022 DC2 61 3D 075 = 104 68 150 h 19 13 023 DC3 62 3E 076 > 105 69 151 i 20 14 024 DC4 63 3F 077 ? 106 6A 152 j 21 15 025 NAK 64 40 100 @ 107 6B 153 k 22 16 026 SYN 65 41 101 A 108 6C 154 1 23 17 027 ETB 66 42 102 B 109 6D 155 m		4						/				
7       7       007       BEL       50       32       062       2       93       5D       135       ]         8       8       010       BS       51       33       063       3       94       5E       136       ^         9       9       011       TAB       52       34       064       4       95       5F       137				-					91			
8       8       010       BS       51       33       063       3       94       5E       136       ^         9       9       011       TAB       52       34       064       4       95       5F       137		6		ACK	49		061		92		134	
9 9 011 TAB 52 34 064 4 95 5F 137		7	007		50				93	5D		
10       A       012       LF       53       35       065       5       96       60       140       6         11       B       013       VT       54       36       066       6       97       61       141       a         12       C       014       FF       55       37       067       7       98       62       142       b         13       D       015       CR       56       38       070       8       99       63       143       c         14       E       016       SO       57       39       071       9       100       64       144       d         15       F       017       SI       58       3A       072       :       101       65       145       e         16       10       020       DLE       59       3B       073       ;       102       66       146       f         17       11       021       DC1       60       3C       074       <	8	8	010	BS	51	33	063	3	94	$5\mathrm{E}$	136	^
11 B 013 VT 54 36 066 6 97 61 141 a  12 C 014 FF 55 37 067 7 98 62 142 b  13 D 015 CR 56 38 070 8 99 63 143 c  14 E 016 SO 57 39 071 9 100 64 144 d  15 F 017 SI 58 3A 072 : 101 65 145 e  16 10 020 DLE 59 3B 073 ; 102 66 146 f  17 11 021 DC1 60 3C 074 < 103 67 147 g  18 12 022 DC2 61 3D 075 = 104 68 150 h  19 13 023 DC3 62 3E 076 > 105 69 151 i  20 14 024 DC4 63 3F 077 ? 106 6A 152 j  21 15 025 NAK 64 40 100 @ 107 6B 153 k  22 16 026 SYN 65 41 101 A 108 6C 154 1  23 17 027 ETB 66 42 102 B 109 6D 155 m	9	9	011	TAB	52	34	064		95	5F	137	_
12       C       014       FF       55       37       067       7       98       62       142       b         13       D       015       CR       56       38       070       8       99       63       143       c         14       E       016       SO       57       39       071       9       100       64       144       d         15       F       017       SI       58       3A       072       :       101       65       145       e         16       10       020       DLE       59       3B       073       ;       102       66       146       f         17       11       021       DC1       60       3C       074        103       67       147       g         18       12       022       DC2       61       3D       075       =       104       68       150       h         19       13       023       DC3       62       3E       076       >       105       69       151       i         20       14       024       DC4       63       3F       077	10	A	012	$_{ m LF}$	53	35	065	5	96	60	140	4
13       D       015       CR       56       38       070       8       99       63       143       c         14       E       016       SO       57       39       071       9       100       64       144       d         15       F       017       SI       58       3A       072       :       101       65       145       e         16       10       020       DLE       59       3B       073       ;       102       66       146       f         17       11       021       DC1       60       3C       074       <	11	В	013	VT	54	36	066	6	97	61	141	a
14       E       016       SO       57       39       071       9       100       64       144       d         15       F       017       SI       58       3A       072       :       101       65       145       e         16       10       020       DLE       59       3B       073       ;       102       66       146       f         17       11       021       DC1       60       3C       074       <	12	$\mathbf{C}$	014	FF	55	37	067	7	98	62	142	b
15       F       017       SI       58       3A       072       :       101       65       145       e         16       10       020       DLE       59       3B       073       ;       102       66       146       f         17       11       021       DC1       60       3C       074       <	13	D	015	$\operatorname{CR}$	56	38	070	8	99	63	143	$\mathbf{c}$
16       10       020       DLE       59       3B       073       ;       102       66       146       f         17       11       021       DC1       60       3C       074       <	14	$\mathbf{E}$	016	SO	57	39	071	9	100	64	144	d
17       11       021       DC1       60       3C       074       <	15	$\mathbf{F}$	017	SI	58	3A	072	:	101	65	145	$\mathbf{e}$
17       11       021       DC1       60       3C       074       <	16	10	020	DLE	59	3B	073	;	102	66	146	f
18       12       022       DC2       61       3D       075       =       104       68       150       h         19       13       023       DC3       62       3E       076       >       105       69       151       i         20       14       024       DC4       63       3F       077       ?       106       6A       152       j         21       15       025       NAK       64       40       100       @       107       6B       153       k         22       16       026       SYN       65       41       101       A       108       6C       154       l         23       17       027       ETB       66       42       102       B       109       6D       155       m	17	11	021	DC1	60	3C	074		103	67	147	g
20       14       024       DC4       63       3F       077       ?       106       6A       152       j         21       15       025       NAK       64       40       100       @       107       6B       153       k         22       16       026       SYN       65       41       101       A       108       6C       154       l         23       17       027       ETB       66       42       102       B       109       6D       155       m	18	12	022	DC2	61	3D	075	=	104	68	150	
21 15 025 NAK 64 40 100 @ 107 6B 153 k 22 16 026 SYN 65 41 101 A 108 6C 154 l 23 17 027 ETB 66 42 102 B 109 6D 155 m	19	13	023	DC3	62	3E	076	>	105	69	151	i
21 15 025 NAK 64 40 100 @ 107 6B 153 k 22 16 026 SYN 65 41 101 A 108 6C 154 l 23 17 027 ETB 66 42 102 B 109 6D 155 m	20	14	024	DC4	63	3F	077	?	106	6A	152	j
23 17 027 ETB 66 42 102 B 109 6D 155 m	21	15	025	NAK	64	40	100	@	107	6B	153	
	22	16	026	SYN	65	41	101	A	108	6C	154	1
	23	17	027	ETB	66	42	102	В	109	6D	155	$\mathbf{m}$
24 18 030 CAN 67 43 103 C 110 6E 156 n	24	18	030	CAN	67	43	103	$\mathbf{C}$	110	6E	156	n
25	25	19	031	EM	68	44	104	D	111	6F	157	O
26 1A 032 SUB 69 45 105 E 112 70 160 p	26	1A	032	SUB	69	45	105	${f E}$	112	70	160	р
27 1B 033 ESC 70 46 106 F 113 71 161 q				ESC				$\mathbf{F}$				
28 1C 034 FS 71 47 107 G 114 72 162 r												
29 1D 035 GS 72 48 110 H 115 73 163 s		1D										
30 1E 036 RS 73 49 111 I 116 74 164 t	30	1E	036	RS	73	49		I				
31 1F 037 US 74 4A 112 J 117 75 165 u		1F	037		74	4A	112	J	117	75	165	u
32 20 040 Space 75 4B 113 K 118 76 166 v												V
33 21 041 ! 76 4C 114 L 119 77 167 w			041									W
34 22 042 " 77 4D 115 M 120 78 170 x												
35 $23$ $043$ $#$ $78$ $4E$ $116$ $N$ $121$ $79$ $171$ $y$				#								
36 24 044 \$ 79 4F 117 O 122 7A 172 z												-
37 25 045 % 80 50 120 P 123 7B 173 {												
38 26 046 & 81 51 121 Q 124 7C 174												· ·
39 27 047 ' 82 52 122 R 125 7D 175 }				,								}
40 28 050 ( 83 53 123 S 126 7E 176 ~				(								-
41 29 051 ) 84 54 124 T 127 7F 177 DEL												
42 2A 052 * 85 55 125 U												

## D Annexe : Jeu d'instructions du microprocesseur du TP1

Mnémonique	Opcode	Description
MOV Rd, Rs	0000	$Rd \leftarrow Rs$
MOV Rd, Const	0100	$Rd \leftarrow Const$
ADD Rd, Rs	0001	$Rd \leftarrow Rd + Rs$
ADD Rd, Const	0101	$Rd \leftarrow Rd + Const$
SUB Rd, Rs	0010	$Rd \leftarrow Rd - Rs$
SUB Rd, Const	0110	$Rd \leftarrow Rd$ - Const
LDR Rd, [Rs]	1000	$Rd \leftarrow Mem[Rs]$
STR Rd, [Rs]	1001	$Mem[Rs] \leftarrow Rd$
JZE Rc, Const	1111	$si Rc = 0, PC \leftarrow Const$
JZE Rc, Rs	1011	$si Rc = 0, PC \leftarrow Rs$

Table 3 – Jeu d'instructions du microprocesseur du TP1