

Solution - Examen final

Département de génie électrique et de génie informatique

GEL-3000 – Électronique des composants intégrés

Le 29 avril 2024

Documentation permise : 1 feuilles de notes recto verso et 1 calculatrice.

Durée de l'examen : 1 heure 50 (10h30 – 12h20).

1. (20 points) Questions à courts développements

Répondez aux questions suivantes :

- Soit le circuit montré à la Figure 1. Si $V_{\text{ref}} = 1\text{ V}$ et $M=2$, expliquez comment on pourrait obtenir un courant $I_{\text{ref}} = 2\text{ mA}$ au drain de Q_2 . **Expliquez votre démarche et montrez toutes les étapes de vos calculs.**
- Soit le schéma montré à la Figure 2. i) Nommez le type de circuit représenté par ce schéma. ii) Expliquez son fonctionnement. iii) Exprimez la sortie V_{ref} en fonction de V_{BE} , ΔV_{BE} et K . iv) Expliquez son utilité et décrivez 1 cas d'application concret.
- Pour l'inverseur CMOS montré à la Figure 3, supposons que la tension de seuil $|V_t| = |V_p| = 2\text{ V}$. Quelles doivent être les valeurs minimum et maximum de V_{in} pour que ce circuit fonctionne comme un véritable inverseur. **Montrez toutes les étapes de vos calculs pour les deux valeurs de V_{in} .**
- Décrivez en quelques lignes le fonctionnement d'une cellule de mémoire Flash et expliquez pourquoi on lui donne ce nom.




Figure 1.




Figure 2.




Figure 3.

Solution :

1. a) C'est un circuit de référence de courant où $I_{ref} = M \frac{V_{ref}}{R}$

On utilise Q_2 2x plus "gros" que

$$Q_1 : M = \frac{(W/L)_2}{(W/L)_1} = 2$$

Il suffit de calculer R en fct. de $I_{ref} = 2 \mu A$, $V_{ref} = 1V$ et $M = 2$

$$R = \frac{M V_{ref}}{I_{ref}} = \frac{2 \cdot 1V}{2 \mu A} = 1 M\Omega$$

1. b)

(i) C'est une référence de tension band gap.

(ii) Le V_{BE} du transistor BJT augmente en fonction de T .


- L'idée est d'utiliser un circuit PTAT capable de générer un coefficient de variation négatif en fct. de T .
- Ici ΔV_{BE} diminue en fct. de la T .
- Il suffit d'ajuster le gain K pour que le coefficient de $\frac{V_{BE}}{T}$ et celui de ΔV_{BE} s'annulent parfaitement en fct. de T .

$$(iii) V_{ref} = V_{BE} + K \Delta V_{BE} \approx 1,26V$$

(iv) ce circuit permet de maintenir une référence de tension très précise et constante en fct. de T .

L'utilisation d'un tel circuit est essentiel pour concevoir des convertisseurs de données à plusieurs bits (> 10 bits)

1.c)



Pour $V_i = 0V$

PMOS: $V_G = 0V$

$V_S = 0V$

$V_{SG} = V_S - V_G = 0 < |V_{tp}|$

$\therefore$ ne conduit pas courant.

NMOS: $V_G = 0V$

$V_S = -5V$

$V_{GS} = V_G - V_S = 5V > V_{tn}$
 $\therefore$ conduit du courant.

$\therefore V_o = -5V$

Pour $V_i = -5V$

PMOS: $V_G = -5V$

$V_S = 0V$

$V_{SG} = V_S - V_G = 5V > |V_{tp}|$

$\therefore$ conduit du courant

NMOS: $V_G = -5V$

$V_S = -5V$

$V_{GS} = V_G - V_S = 0$
 $\therefore$ ne conduit pas courant.

$\therefore V_o = 0V$

Pour se comporter comme un véritable inverseur, ce circuit exige que V_i soit égal à $0V$ pour une sortie "LOW" ($-5V$), ou $-5V$ pour une sortie "HIGH" ($0V$).
 La source connectée au PMOS est considérée comme étant le niveau logique haut.

1.d)

Les cellules mémoires utilisant des transistors à grilles flottantes qu'on programme à l'aide d'une tension élevée, ce qui change la tension de seuil du transistor. ($Q = 1$)
 On peut ensuite l'effacer électriquement ($Q = 0$) en court-circuitant la grille flottante à la masse. On l'appelle Flash car on peut effacer plusieurs ~~cellules~~ blocs de cellules mémoires en même temps.

2. (20 points) *Circuits non-linéaires*

Soit le circuit de la Figure 4, répondez aux questions suivantes :

- Expliquez le fonctionnement du circuit montré à la Figure 1 et tracez sa caractéristique v_o en fonction de v_I .
- Tracez la sortie v_o pour une entrée $v_I = 3\cos(\omega t)$. Note : utilisez $R_2/R_1 = 2$.
- Concevez un circuit permettant d'extraire le niveau moyen du signal v_o obtenu en (b). Tracez votre schéma et expliquez votre démarche. Spécifiez la valeur de l'amplitude de sortie en fonction des paramètres du circuit conçu.
- Concevez un circuit permettant d'extraire la valeur maximum du signal v_o obtenu en (b). Tracez votre schéma et tracez la tension sortie en fonction des paramètres du circuit conçu. Utilisez comme tension d'entrée la tension tracée précédemment en b).





Figure 4.


Solution :

2. a) si $v_i > 0$, D_2 conduit et D_1 est bloquée. $v_o = 0$, par R_2 et le ce virtuel entre S_+ et S_- . Enfin, l'amplio-op est en suiveur par D_2 qui conduit.

si $v_i < 0$, D_1 conduit et D_2 est bloquée. On obtient un circuit inverseur de gain $-R_2/R_1$.





c) on ajoute un filtre passe-bas à fréquence de coupure très basse afin d'extraire la composante DC de v_o qui n'est autre que la valeur moyenne de v_o .



$$v_i = \left(-\frac{R_2}{R_1} \right) \frac{v_o}{\pi} \left(-\frac{R_4}{R_3} \right) = \frac{6V}{\pi}$$

si $R_4/R_3 = 1$

d) filtre de sortie



3. (40 points) *Oscillateurs et convertisseurs de données*

Un système d'analyse du mouvement utilise un capteur inertielle comportant 6 axes (3 axes pour le gyroscope (les angles) et 3 axes pour l'accélération). Le capteur comporte 6 sorties, soit une sortie par axe de mesure. La plage de tension de sortie est de 0V à 3V.

Répondez aux questions suivantes et expliquez bien votre raisonnement.

- a) On veut utiliser un seul ADC à approximation successive (Figure 5) pour numériser les 6 sorties. Tracez le circuit de multiplexage réalisant cet objectif. Votre solution doit comporter un ou plusieurs exemplaires des circuits suivants :
- Commutateur à MOSFET
 - Circuit d'échantillonneur bloqueur (condensateur et suiveur de tension)
 - ADC (représenté par une boîte carrée)
- b) Si les sorties du capteur inertielle possèdent une fréquence d'opération maximum de 30 Hz, quelle doit être la fréquence d'échantillonnage minimum utilisée au niveau de l'échantillonnage blocage de votre circuit?
- c) On choisit un ADC SAR à 10 bits et on mesure un SNR supérieur à 50 dB pour chaque canal. Quel est le nombre de bit effectif minimum de ce système? Donnez tous les détails de votre démarche.
- d) À quelle fréquence minimum doit-on mettre à jour le registre à décalage du ADC SAR (c'est à dire: à quelle fréquence changent les bits du registre)?
- e) Tracer $V_{D/A}$ pour les 4 premiers cycles d'horloge du premier échantillon du premier canal (axe 1) si la tension à numériser est de 1.24V.
- f) À quelle fréquence faudrait-il fonctionner si on voulait utiliser un ADC intégrateur à deux pentes (c'est-à-dire: à quelle fréquence faudrait-il faire fonctionner le compteur)?
- g) Concevez un circuit d'horloge à l'aide d'un seul ampli-op en configuration **bistable inverseur** et des composants passifs (résistances et condensateurs). Tracez le schéma de votre circuit et expliquez son fonctionnement en quelques phrases.
- h) Tracez la caractéristique qui lie la tension d'entrée v_i et la tension de sortie v_o du circuit bistable inverseur utilisé en g).






Figure 5.

Solution :

3.a)



c)

$$SNR = 6.02 \text{ ENOB} + 1.76 \text{ dB}$$

$$\text{ENOB} = \frac{50 \text{ dB} - 1.76 \text{ dB}}{6.02}$$

$$\approx 8 \text{ bits.}$$

d) Il faut convertir 6 échantillons
par période d'échantillonnage.
Or, chaque conversion du SAR demande
10 cycles d'horloge.

Par conséquent,

$$CLK_{\text{registre}} = 60 \text{ Hz} \times 6 \text{ axes} \times 10 \text{ cycles}$$

$$= 3,6 \text{ kHz}$$

e) $V_{in} = 1,24 \text{ V}$, or $V_{ref} = 3 \text{ V}$

① $V_{in} > V_{ref}/2$?

$$V_{D/A_1} = V_{ref} \left(\frac{b_1}{2^1} + \frac{b_2}{2^2} \dots \frac{b_n}{2^n} \right)$$

$$= 3 \text{ V} \left(\frac{1}{2} \right) = 1,5 \text{ V}$$

$$= 1,5 \text{ V}$$

Résultat : $1,24 < 1,5 \Rightarrow b_1 = 0$

$$\textcircled{2} \quad V_{in} > \frac{V_{ref}}{4}$$

$$\begin{aligned} V_{D/A2} &= V_{ref} \left(\frac{b_1}{2} + \frac{b_2}{2^2} \dots + \frac{b_n}{2^n} \right) \\ &= 3 \left(\frac{0}{2} + \frac{1}{4} \right) = 0,75V \end{aligned}$$

Resultat: $1,24 > 0,75$, $b_2 = 1$

$$\textcircled{3} \quad V_{in} > \frac{V_{ref}}{4} + \frac{V_{ref}}{8} ?$$


$$\begin{aligned} V_{D/A3} &= V_{ref} \left(\frac{b_1}{2^1} + \frac{b_2}{2^2} \dots + \frac{b_n}{2^n} \right) \\ &= 3V \left(\frac{0}{2} + \frac{1}{4} + \frac{1}{8} \right) \\ &= 1,125V \end{aligned}$$

Resultat: $1,24V > 1,125V \Rightarrow b_3 = 1$

$$\textcircled{4} \quad V_{in} > \frac{V_{ref}}{4} + \frac{V_{ref}}{8} + \frac{V_{ref}}{16} ?$$


$$\begin{aligned} V_{D/A4} &= 3V \left(\frac{0}{2} + \frac{1}{4} + \frac{1}{8} + \frac{1}{16} \right) \\ &= 1,3125V \end{aligned}$$

Resultat: $1,24V < 1,3125V \Rightarrow b_4 = 0$



f) Il faut faire 60×6 conversions par seconde. Or une conversion avec l'intégrateur à 2 points prend $2 \cdot 2^N$ cycles, soit 2^{10+1} cycles
 $= 2048$ cycles par conversion au max.

$$f_{2\text{points}} = 60 \text{ Hz} \times 6 \text{ axes} \times 2048 \text{ cycles} \\ = 737 280 \text{ Hz}$$



c'est un circuit astable utilisant un intégrateur inverseur dont les seuils sont déterminés par R_2 et R_1 .

h)

