
SMP - PROBLEME DE EXAMEN

EVALUAREA PERFORMANTELOR

- 1) Un sistem multiprocesor genereaza rezultate de patru categorii la ratele R_1 =1 MFLOPS, R_2 =5 MFLOPS, R_3 =10 MFLOPS si R_4 =100 MFLOPS. Considerand ca 1% reprezinta rezultate de tipul 1, 10% de tipul 2, 4% de tipul 3 si restul de tipul 4, sa se calculeze rata medie armonica ponderata a masinii.
- 2) Intr-un calculator paralel 30% din prelucrari sunt scalare cu rata de executie de 5 MFLOPS, iar restul sunt vectoriale cu rata de executie de 200 MFLOPS. Sa se calculeze rata medie armonica ponderata a masinii.
- 3) O problema poate fi rezolvata pe un uniprocesor in timpul T1=1.5 s, iar pe un sistem cu 8 procesoare in timpul T8=250 ms. Sa se calcueze acceleratia si eficienta sistemului paralel.
- 4) Se considera executia a N=1000 de taskuri, fiecare necesitand t=1 ms pentru executie pe un sistem uniprocesor. Pe un sistem cu n=10 procesoare executia in paralel a acestor taskuri necesita un timp suplimentar de overhead t_0 =0.05 ms si un timp de sincronizare (pentru trecerea la un grup nou de taskuri) t_s =0.1 ms. Sa se calculeze factorul de accelerare si eficienta sistemului paralel. Sa se determine valorile limita pentru S si E in cazul in care $n\to\infty$ (N fixat), respectiv $N\to\infty$ (n fixat).
- 5) a) Capacitatea de calcul pentru un procesor este aproximat cu rata MIPS. Sa se calculeze rata MIPS pentru un program cu 4.8·109 instructiuni executat intr-un timp de 500 ms. b) analog, pentru un procesor cu frecventa ceasului 1.6 GHz si 2 cicluri / instructiune.
 - 6) Se considera graficul DOP (grad de paralelism) pentru un sistem multiprocesor:



7) Se presupune $t_i = 1/i$ pentru i = 1, 2, ..., n (corespunde cazului ideal cand un job unitate de timp este executat de i procesoare in timp minim). deci rata $R_i = i$, caci rata de executie creste de i ori de la $R_1 = 1$ atunci cand sunt utilizate i procesoare.

Se considera distributia de probabilitate in care

$$s = \sum_{i=1}^{n} i$$

si anume:

 $\pi_2 = (1/s, 2/s, ..., n/s)$ (favorizeaza utilizarea mai multor procesoare)

Sa se calculeze rata medie armonica ponderata.


8) Se considera ca pentru rezolvarea unei probleme intr-un sistem uniprocesor sunt necesare $O(1)=2\cdot10^6$ operatii unitare (atentie T(1)=O(1)!!!). Pentru aceeasi problema intr-un sistem cu 100 de procesoare sunt necesare $O(n)=2.25\cdot10^6$ operatii unitare care necesita un timp de executie $T(n)=0.05\cdot10^6$ unitati de timp. Sa se calculeze factorul de accelerare S, eficienta E, redundanta R, utilizarea U si calitatea paralelismului Q.

RETELE DE INTERCONECTARE


- 1) Sa se proiecteze o retea pentru un multicalculator cu 64 de noduri, utilizand: a) tor 3D; b) hipercub 6D; c) retea cu cicluri cub conectate CCC cu un diametru minim.
- a) daca d=gradul de nod, D=diametrul, l=numarul total de legaturi, atunci se defineste calitatea retelei $q=1/(d\cdot D\cdot l)$. Sa se ordoneze solutiile dupa calitate.
- b) distanta iternod medie este numarul mediu de legaturi strabatute de un mesaj intre oricare doua noduri (se considera toate perechile de noduri sursa si destinatie si se face media). Sa se ordoneze solutiile dupa distanta medie, daca se presupune ca un nod va trimite un mesaj la toate celelalte noduri la distanta *i* cu

probabilitatea
$$\frac{D-i+1}{\sum_{i=1}^{D} k}$$

- 2) Sa se proiecteze logica de acces (multiplexare, arbitrare, control) la o memorie multiport pentru patru procesoare P0-P3, avand prioritati diferite a) P0 este procesorul c.m.prioritar b) se utlizeaza algoritm LRU (Least Recently Used).
- 3) Sa se proiecteze un punct de intersectie dintr-un comutator grila (crossbar switch) care conecteaza patru procesoare la un modul de memorie 256M*32 biti (procesorul P0 este cem mai prioritar). Se cere:



- a) schema bloc a punctului de intersectie;
- b) structura interna detaliata a punctului de intersectie (se vor utiliza magistrale);
- c) organigrama unitatii de comanda (modulul de arbitrare).
- 4) Sa se proiecteze detaliat un comutator elementar 2x2 (bloc de interschimb) care poate realiza patru tipuri de conexiuni, in functie de semnalele de control C0 si C1: directa (00), transm.inferioara (01), transm.superioara (10) si inversa (11).
 - 5) Sa se proiecteze o retea baseline 16x16.
 - 6) Sa se determine interconexiunile shuffle pentru un singur nivel 16x16. Sa se reprezinte reteaua.
- 7) Sa se determine interconexiunile butterfly de ordinul 2 (B_2) pentru un singur nivel 16x16. Sa se reprezinte reteaua.
 - 8) Pentru arborele gros din figura sa se calculeze gradul de nod si diametrul.



- 9) Se considera un hipercub 4D. Sa se specifice intr-o tabela adresele (codurile) nodurilor hipercubului (cu ..., dar minim 8 noduri). Sa se listeze codurile tuturor nodurilor care pot fi accesate de la nodul (0000) in exact 2 pasi (la distanta 2). Sa se identifice un algoritm aplicabil si pentru un hipercub 10D si sa se denumeasca algoritmul.
 - 10) Se considera un multicalculator cu 64 de noduri interconectate printr-o retea tor 3D. Se cere:
 - a) Sa se furnizeze o solutie de organizare si de codificare (etichetare) a nodurilor.
 - b) Sa se calculeze gradul de nod (d), diametrul (D) si numarul de legaturi (l). Argumentati.
 - c) Sa se reprezinte (partial) reteaua cu nodurile etichetate.
 - d) Dati trei exemple de perechi de noduri care comunica in timpul cel mai lung.
 - 11) Se considera o retea ciclu cub conectata de dimensiune 4 (4D). Se cere:
 - a) Sa se calculeze numarul de noduri (N), gradul de nod (d), diametrul (D) si numarul de legaturi (l).
 - b) Sa se furnizeze o solutie de codificare (etichetare) a nodurilor.
 - c) Sa se reprezinte reteaua (partial) cu nodurle codificate.

MULTICAL CULATOARE

- 1) Sa se analizeze latenta de comunicatie (varianta simpla de analiza) in cazul mecanismelor de routare "store-and-forward" si "whormhole" pentru lungimea pachetului L=2 Kbiti, largimea de banda a canalululi w=1 Mbit/sec, distanta intre nodurile sursa si destinatie D=8 (canale traversate), lungimea unui flit 8 biti.
- 2) Intr-o retea plasa 3D cu 8x8x8 noduri sa se determine ruta de la nodul s=(0,1,7) la nodul d=(3,3,5) pe baza algoritmului determinist de rutare xyz. Sa se reprezinte traseul folosind doua sectiuni plane prin retea (notatii!). Sa se calculeze traficul si latenta comunicatiei.
- 3) Intr-un hipercub 4D se considera ca nodul 1010 trimite un mesaj la toate celelalte noduri folosind algoritmul de broadcast bazat pe arbore de acoperire ("spanning tree"). Sa se reprezinte acest arbore si sa se marcheze in cadrul hipercubului transmisia mesajului. Sa se calculeze traficul si latenta comunicatiei.
- 4) Intr-un hipercub 4D nodul 1001 trimite un mesaj la nodul 0010 pe baza unui algoritm de routare Ecub. Sa se determine toate nodurile intermediare si sa se marcheze ruta pe un desen al retelei. Sa se calculeze traficul si latenta comunicatiei.
- 5) Sa se realizeze un comutator cu 48 de canale (48 intrari si 48 iesiri) utilizand comutatoare IMS C004 (32 canale) pentru un sistem cu transputere.

6) Sa se realizeze o comparatie intre cele doua categorii de baza de multicalculatoare (MPP si COW) sub forma unui tabel care sa cuprinda caracterisiticile comparate ale acestora, sub forma:


Caracteristica	MPP	COW

PROGRAMAREA MULTICALCULATOARELOR

- 1) Sa se scrie o aplicatie paralela utilizand MPI pentru calcularea mediei aritmetice a elementelor unei matrici citite de la tastatura.
- 2) Sa se scrie o aplicatie paralela utilizand MPI pentru calcularea histogramei unei imagini cu niveluri de gri 256x256 pixeli, 8 biti/pixel, citita de la tastatura.
- 3) Sa se specifice un algoritm pentru matrici/vectori executat pe un hipercub de dimensiune d (cu 2^d procesoare).

MULTIPROCESOARE

- 1) Intr-un sisteme cu patru procesoare coerenta memoriilor cache este asigurata cu protocol Dragon. Sa se specifice starile la nivelul fiecarei memorii cache considerand succesiunea de operatii referitoare la acelasi bloc (initial blocul se gaseste numai in memoria principala): P3Rd, P0Rd, P1Rd, P2Wr, P2Rd, P0Rd, P0Wr, P1Rd.
- 2) Intr-un sisteme cu trei procesoare coerenta memoriilor cache este asigurata cu protocol Dragon. Sa se specifice starile la nivelul fiecarei memorii cache considerand succesiunea de operatii referitoare la acelasi bloc (initial blocul se gaseste numai in memoria principala): P0Rd, P1Rd, P0Wr, P2Rd, P1Rd, P0Wr, P2Wr.
- 3) Intr-un sisteme cu patru procesoare coerenta memoriilor cache este asigurata cu protocol MESI. Sa se specifice starile la nivelul fiecarei memorii cache considerand succesiunea de operatii referitoare la acelasi bloc (initial blocul se gaseste numai in memoria principala): P3Rd, P0Rd, P1Rd, P2Wr, P2Rd, P0Rd, P0Wr, P1Rd.
- 4) Sa se proiecteze unitatea de control a dispozitivului de acces la magistrala intr-un sistem multiprocesor cu patru procesoare cu magistrala partajata de tipul:
 - a) cu inlantuire si rotirea prioritatilor;
 - b) cu interogare in care unitatea de control utilizeaza un algoritm de tip LRU ("Least Recently Used");
- c) cu cereri independente in care unitatea de control utilizeaza un algoritm FIFO al cererilor (la cereri simlutane P0 are prioritate maxima).
- 5) Sa se proiecteze interfata unei memorii multiport dintr-un sistem multiprocesor cu patru procesoare. Interfata arbitreaza cererile pe baza unui algoritm LRU. Se cere:
 - a) schema bloc detaliata a interfetei;
 - b) organigrama unitatii de control.
- 6) Sa se furnizeze o solutie pentru implementarea hardware a primitivei Fetch-and-Add (X,e) sau F&A(X,e) in cadrul unui switch procesor-memorie. X este o variabila partajata intreaga, iar e este o expresie intreaga. Se presupune ca exista doua cereri simultane, P_1 cu prioritate mai mare decat P_2 .



Se cere:

- a) schema bloc detaliata a switch-ului;
- b) organigrama UC.
- 7) Se considera un sistem multiprocesor cu patru procesoare. Intr-o variabila partajata procesoarele P0 si P1 lanseaza scrieri in ordinea:

P0 scrie 0

P0 scrie 1

P1 scrie 2

P1 scrie 3

Procesoarele P2 si P3 citesc aceasta locatie (patru citiri succesive de valori diferite fiecare procesor). Sa se indice toate variantele posibile de valori citite de cele doua procesoare in cazurile modelelor de consistenta a memoriei partajate: consistenta stricta, consistenta secventiala, consistenta de procesor.

- 8) Intr-un sistem multiprocesor 16 procesoare sunt conectate la 16 module de memorie printr-o retea omega. Sa se reprezinte schema. Adresa (codul) modulului de memorie se utilizeaza pentru routare prin retea. Sa se marcheze pe schema ruta pentru o operatie lansata de procesorul P11 de scriere in modulul de memorie M5 (explicatii)
- 9) Se considera un multiprocesor CC-NUMA cu 64 de procesoare cu cataloage solutie distribuita neierarhica bazata pe memorie. Memoria totala este de 64 GB, repartizata cate 1GB/nod, 64 octeti/bloc de cache. La un moment dat pot exista copii ale unui bloc la toate nodurile. Sa se reprezinte schema bloc (simplificata) a sistemului, sa se specifice structura cuvantului de adresa fizica si sa se faca un calcul pentru memoria necesara cataloagelor (in GB).
- 10) Se considera un multiprocesor CC-NUMA cu 512 de noduri (procesoare) cu cataloage solutie distribuita neierarhica bazata pe memorie. Blocul de cache este de 16 octeti/bloc de cache. La un moment dat pot exista copii ale unui bloc la toate nodurile. Sa se calculeze overhead-ul cauzat de memoria necesara cataloagelor. Varianta 1: dimensiune bloc 64 B / bloc cache. Varianta 2: dimensiune bloc 256 B / bloc cache.
- 11) Sa se proiecteze supraveghetorul de magistrala ("bus snooper") corespunzator unui procesor (unei memorii cache) in cadrul unui sistem multiprocesor. Se cere:
 - -schema bloc detaliata a supraveghetorului (inclusiv resursele corespunzatoare din memoria cache);
 - -explicarea functionarii;
 - -organigrama de functionare a supraveghetorului.
- 12) Sa se specifice o posibila solutie pentru arbitrarea magistralei cu patru agenti (procesoare) simetrici plus un agent prioritar, de tipul celei utilizate intr-un sistem multiprocesor cu microprocesoare Intel Pentium Pro. Se cere:

- -structura detaliata a arbitrului la nivelul unui agent;
- -explicarea functionarii schemei de arbitrare;
- -organigrama functionarii arbitrului.
- 13) In cadrul modelului de consistenta secventiala a memoriei partajate sa se proiecteze switch-ul de acces la memoria uniport pentru patru procesoare de prioritati egale, avand in vedere numai operatiile de scriere:
 - -sa se defineasca dialogul intre procesoare si switch (schema bloc, semnale, specificarea semnalelor);
 - -structura switch-ului (schema bloc);
 - -organigrama UC a switch-ului.

PROGRAMAREA MULTIPROCESOARELOR

- 1) Utilizand operatorii P si V sa se specifice algoritmul prin care doua procese concurente A si B executa operatii curente intr-un cont bancar (depuneri si retrageri), contul fiind reprezentat printr-o variabila partajata. Fiecare proces ruleaza intr-o bucla in care citeste codul operatiei (0/1 depunere / retragere) si suma, executand apoi operatia respectiva.
- 2) Utilizand operatorii PE si VE sa se specifice algoritmul prin care patru procese P0-P3 utilizeaza mutual exclusiv cate doua resurse din patru (R0-R3), astfel:

```
P0: R0, R1;
P1: R1, R2;
P2: R2, R3;
P3: R3, R0.
```

Procesele au prioritati diferite, P0 fiind procesul cel mai prioritar.

- 3) Sa se scrie o aplicatie OpenMP in care se calculeaza histograma unei imagini binare (0,1) cu rezolutia 128x128 pixeli, imaginea fiind impartita in benzi de 16 linii si distribuite thread-urilor.
- 4) Sa se scrie o aplicatie paralela utilizand OpenMP pentru calcularea mediei aritmetice a elementelor unei matrici citite de la tastatura.
- 5) Sa se scrie o aplicatie cu thread-uri Windows in care se calculeaza histograma unei imagini binare (0,1) cu rezolutia 128x128 pixeli, imaginea fiind impartita in benzi de 16 linii si distribuite thread-urilor.
- 6) Sa se scrie o aplicatie paralela cu thread-uri Windows pentru calcularea mediei aritmetice a elementelor unei matrici citite de la tastatura.
 - 7) Sa se construiasca graful de precedenta (de taskuri) pentru urmatorul program concurent:

```
begin

S1; S2;
cobegin

S3; S4; S5
coend;
S6;
cobegin

S7;
begin

S8;
cobegin

S9; S10
```

8) Sa se construiasca programul concurent pentru urmatorul graf de precedenta (de taskuri).

SIMD

1) Sa se specifice o solutie de implementare a modulului de inmultire matrice-vector / matrice-matrice.

Modul de înmulțire matrice-vector:

$$d = c + \sum_{i=1}^{p} A_i b_i$$

unde $\{b_i \ i=1,2,...,p\}$, c și d sunt vectori coloană m*1, iar $\{A_i \ i=1,2,...,p\}$ sunt matrici m*m.

Modul de înmulțire matrici:

$$D = C + \sum_{i=1}^{p} A_i B_i$$

unde $\{A_i, B_i \mid i=1,2,...,p\}$, C și D sunt matrici m*m.

In cazul utilizarii si altor tipuri de procesoare (decat cele de la curs) sa se specifice structura si functionarea acestora.

2) Sa se proiecteze o retea sistolica de procesoare pentru calcularea unei sume de matrici

$$D = c \cdot \sum_{i=1}^{p} A_i$$

unde Ai este o matrice m·m, iar c este o constanta reala. Se cere:

- a) structura interna a unui procesor;
- b) structura si functionarea retelei.
- 3) Sa se specifice structura unui dispozitiv aritmetic sistolic (VLSI) care calculeaza convolutia a doi vectori a si b, fiecare element al vectorului rezultat fiind dat de:

$$c_i = \sum_{k=1}^l a_k b_{i+1-k}$$