南京信息工程大学期末考试卷

2023－2024学年 第 2 学期《计算机组成与系统结构》课程试卷样卷

本试卷共 5 页；考试时间 120分钟；任课教师： 许小龙 ；出卷时间 2024 年 6 月

_____ 学院_____专业 __年级 _ 班

学号_____ 姓名_____得分_____

一、选择题（20分）

1. 完整的计算机系统应包括 。

A．运算器、控制器、存储器 B．外部设备和主机

C．主机和实用程序 D．软硬件系统

2. 计算机软件分为两大类，他们是 。

A．操作系统与应用软件 B．操作系统与系统软件

C．操作系统与CAD软件 D．系统软件与应用软件

3. 冯·诺依曼机的基本工作方式是_____。

A. 控制流驱动方式

B. 多指令多数据流方式

C. 微程序控制方式

D. 数据流驱动方式

4. 若寄存器内容为 10000000，若它等于-0，则为_____。

A. 原码

B. 补码

C. 反码

D. 移码

5. 实现N位(不包括符号位)补码一位乘时，乘积为___位
A. N
B. N+1
C. 2N
D. 2N+1

6. 加/减法器做减法运算使用的方法是　　。
Ａ．用减法器实现被减数减去减数
Ｂ．从被减数中减去减数后求反
Ｃ．将减法转化为补码的加法运算
Ｄ．根据减数形式选择一种适当的方法

7. DRAM的刷新是以____为单位的。
A. 存储单元
B. 行
C. 列
D. 存储字

8. 假定用若干 16Kx8 位的存储芯片组成一个 64Kx8 位的存储器，芯片各单元采用交叉编址方式，则地址BFFFH所在的芯片的最小地址为_____。
A.0000H
B.0001H
C.0002H
D.0003H

9. CPU不能直接访问的是　　。
A.DRAM　　B.ROM　　C.磁盘　　D.SRAM

10. 需要刷新的存储器是　　。
A. Cache　B.ROM　　C.静态存储器　D.动态存储器

11. CPU中不包括_____。
A.存储器地址寄存器
B.指令寄存器
C.地址译码器
D.程序计数器

12. 下列关于流水 CPU 基本概念的描述中，正确的是_____。
A.流水CPU是以空间并行性为原理构造的处理器
B.流水CPU一定是 RISC 机器
C.流水CPU 一定是多媒体CPU
D.流水CPU 是一种非常经济而实用的时间并行技术

13. 堆栈计算机中，有些堆栈零地址的运算类指令在指令格式中不给出操作数的地址，参加的两个操作数来自_____。
A.累加器和寄存器
B.累加器和暂存器
C.堆栈的栈顶和次栈顶单元
D.堆栈的栈顶单元和暂存器

14.假定指令中地址码所给出的是操作数的有效地址，则该指令采用____。
A.直接寻址
B.立即寻址
C.寄存器寻址
D.间接寻址

15. 采用基址寻址可以扩大寻址范围，且　　。

A. 基址寄存器的内容由用户确定，在程序执行过程中不能改变
B. 基址寄存器的内容由操作系统确定，在程序执行过程中不能改变
C. 基址寄存器的内容由用户确定，在程序执行过程中可以改变
D. 基址寄存器的内容由操作系统确定，在程序执行过程中或以改变

16. CPU响应中断时最先完成的步骤是_____。
A.开中断
B.保存断点
C.关中断
D.转入中断服务程序

17. 中央处理器（CPU）是指　　。
A. 运算器
B. 控制器
C. 运算器和控制器
D. 运算器、控制器和主存储器

18. .下列不属于 CPU数据通路结构的是_____。
A.单总线结构
B.多总线结构
C.部件内总线结构
D.专用数据通路结构

19. 微机中读写信号的作用是_____。
A. 决定数据总线上的数据流方向　　B. 控制存储器操作类型
C. 控制存储器中数据的流向　　D. 三者均正确

20.在____的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用显式的I/O指令。
A.单总线　　B.双总线　　C.三总线　　D.以上三种总线

二、填空题（10分，每空一分）

1. 若十进制数为 137.5，则其八进制数为_____。

2. 若寄存器内容为 10000000，若它等于-0，则10000000为_____。

3. 在 CPU中，跟踪下一条要执行的指令的地址的寄存器是_____。

4. 用M264静态RAM芯片(8K×8)构成４８Ｋ字节的存储器需要　　片，芯片上的地址引线有　　根，ＣＰＵ要访问该存储器，应该发出　　位地址。

5.指令系统的完整性通常是指　　和　　。

6. 微指令的三种编码方式分别为：_____ 表示法、_____ 表示法及混合表示法。

三、简答题（15分）

1. （7分）指令和数据都存于存储器中，CPU 如何区分它们?

2.（8分） 某机字长32位，指令单字长，指令系统中具有二地址指令、一地址指令和零地址指令各若干条，已知每个地址长12位，采用扩展操作码方式，问该指令系统中的二地址指令、一地址指令、零地址指令最多能有多少条?

四、计算题（15分）

1. x= -0.1011，y=0.0110，用补码一位乘法求[x×y]补


（4分）

2. （4分）CPU执行一段程序时，Cache 完成存取的次数为 1900，主存完成存取的次数为 100，已知 Cache 存取周期为 50ns，主存存取周期为 250ns。设主存与 Cache 同时访问。
1)Cache主存系统的效率是多少;
2)平均访问时间是多少。

3. （7分）已知x=0.5,y=-0.4375,求x+y=?(用IEEE754标准单精度格式计算)

五、综合应用题（40分）
1. （12分）假设指令字长为 16 位，操作数的地址码为6位，指令有零地址、一地址、二地址3种格式。
1)设操作码固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种?
2)采用扩展操作码技术，二地址指令最多有几种?
3)采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种?

2. (12分)某计算机的数据通路结构如下图所示，写出实现 ADDR1,(R2)的微操作序列(取指令及确后继指令地址)。



3. (16分)用4K×4位的EPROM存储器片组成一个16K×8位的半导体只读存储器，试问：

(1) 数据寄存器多少位?

(2) 地址寄存器多少位?

(3) 共需要多少个这样的存储器?

(4) 画出此存储器的组成框图?