

2151769-8博文.


4.4·在R/W为低电代表写命全的时候地总线和数据总线不能改变。 时序图:



- 4.5 (1) \$12/64×16/1 = 1287 (2)单元刷新间隔为2ms,每单元有128行 .. T = 3/18 = 15.625/115
- 4.6. 解 的 ROM 地址空间为000H~IFFFH. 所以ROM为8K×8的结构。 我们和用CPU总线的高三位作选择器



- 7. SRAM是静态、依循器、需要刷新, DRAM是动态、存储器、需要刷新,
- 11 能我们需要 127个芯片,
- 主总容量10次定地址总线为30位, An~ Ao. 4体交叉存储, 所以低能用来选择存储件其余23位地址线作剂于地址,到土地址经二选一电路选择价储体的体内土地上上, 其中每个存储体由32亿长,由位扩展方式形成,大致如下:



中,12. (1)单个周期=1+4+1=6

总、时间=6×16=96 + 周期

(2) 总时间=6×16=96 + 周期

(2) 总时间=(1+4+4)×4=36 + 周期

中空思主存,我们可以采用流水线的方式协图
中空思主存,我们可以按下一次的地址
在每次线送数据的时候,我们可以按下一次的地址
在每次线送数据的时候,我们可以按下一次的地址
在每次线数据的时候,我们可以按下一次的地址
一共 4×6+3=27 + 周期

(3) 中华交及价替读取的方法类似于中宫思主后,单次读 4 个空需要 1+4+4=9 + 周期

安们同样可以利用流水线的原理在传输数据的读取下一个地址
一共 4×6+3=27 + 周期

7.1 存储系统层次: cache一主存一结存。

cache-SRAM. 主有一DRAM 与前有一名兹老面存储。 寄存器组一 Cache-转一排存 存储分局:

的诸师: 寄存器一电路容量邮到大,速度的高到低

1.2. 至在:随机按字在取,辅有:DMA成组传送.

7.3 有 cache时平均 访存时间=(lone x 0.98 + (lo + (oo) x 0.02) + (lox 0.95 + (lo+10g) x 0.05) x 5 21115

元 cache 时:平均访存时间= 100×1+100×==120ns

120/15 = 8倍.

7.4 苦細哈佛结构土地址与数据分开处理有 Cache的平均访存时间为 12/1-提高120/12=10倍.

7.5..角星:(1) 2MB=221B,主存土也土止为21位. 16KB=214B, 221/214=27, FFI以区号占了位. 4路组租联,所以每组 Z².23.22= Z7 B: 21427=27,所以组号占了位.

1	7	2	3.	12	
区号	组号	块地	- 字地	上字节社	加地

(2) 10/x4=404B << 16KB

所以cache第一次所有的包含中后十次所有的包约命中。

命中军为 LOX101 ≈ 90.9%.

设转读的使用间积 则 cache读lost字时间为t·

无cache总时间=」tx11=t5t

有cache总明间=(bttbt\*\*\*tx10=16t:

速度提高 北北 公外信

)解:(1)的 cache采用直接映像法、所以.4096色置与0位置总会存在 cache的0位置. 所以交替取指全下命中军为0%

(2) 10x0.95+ (10+100)x0.05=15ns

1·(1) 8192=213, 32=25, 213x25=218, 丰存一共自18位. 64=26, 26x25=214, cache + th+11=1052. 4路组相联

(2)区号=7位,组号.4位,北姆2位,块府地址.5位.

7.9.有虚存用户编程.时不用考虑.允许使用的转容量,无虚作则应考虑。

7.10虚拟地址30位,实际地址22位;寻址方式计算出的是虚拟地址;原始度218 7.11 80324H; 96128H; 无效查找失败

7.12. (1) FIFO:命輕为 3/15=20%

LRU: 命輸 1/10 ~39.3%。 6/15=40%。

(2)FIFO: 命中军 9/11=60%—6/11=40%

LRU:命中率:9/15 二6%

B)命中率是访存改变页面时的命率,根据局部性原理,在基础调入主存后,一般 CPU会例访问该页,所以 CPU访问主任命中全远远超过上述数据.