同济大学计算机系

计算机组成原理实验报告



| 学 | 号。 | 2151769 |
|--------|----|------------|
| 姓 | 名 | 吕博文 |
| 专 | 业 | 计算机科学与技术 |
| 授课老师 _ | | <u>陈永生</u> |


一、实验内容

在本次实验中,我们将使用 Verilog HDL 语言实现 31 条 MIPS 指令 1 的单周期 CPU 的设计和仿真,要求我们自己分析 31 条指令,画出数据通路图,设计控制器,运算器,寄存器单元,内存单元等等并将其通过总线相连,构成并实现 CPU 的功能,通过各个指令的汇编语言测试并和 MARS 文件中的正确结果相比较无误,之后继续通过 Modelsim 完成后仿真,利用七段数码管完成下板实验,完成整个实验。

二、硬件逻辑图

(实验步骤中要求用 logisim 画图的实验,在该部分给出 logisim 原理图,否则该部分在实验报告中不用写)

31 条 CPU 的数据通路图设计如下:



三、模块建模

(该部分要求对实验中建模的所有模块进行功能描述,并列出各模块建模的 verilog 代码)

顶层模块: sccomp_dataflow.v:(通过网站测试的版本):

- 1.`timescale 1ns / 1ps
- 2.
- 3.module sccomp_dataflow(
- 4. input clk in,
- 5. input reset,
- output[31:0]inst,
- 7. output[31:0]pc

```
8. );
          9.
                wire[31:0] pc;//符合 MARS 格式的 pc
                  assign _{pc} = pc-32'h00400000;
          10.
          11.
                 wire [31:0] _addr,addr;//符合 MARS 格式的地址
          12.
                  assign _addr = (addr -32'h10010000)/4;//这里除以 4 是因为我们在 DMEM
              中定义的 reg 是 32 位的,不同于常规的 8 位, 所以要除以 4
          13.
          14.
                  wire[31:0]ram_wdata,ram_rdata;
          15.
                  wire ram_ena;
          16.
                  //CPU
          17.
          18.
                  cpu sccpu(
          19.
                      .clk(clk_in),
          20.
                      .rst(reset),
          21.
                      .inst(inst),
          22.
                      .pc(pc),
          23.
                      .ram_ena(ram_ena),
          24.
                      .ram_addr(addr),
          25.
                      .ram_rdata(ram_rdata),
          26.
                      .ram_wdata(ram_wdata)
          27.
                 );
          28.
          29.
                  //ROM
          30.
                  IMEM rom(
          31.
                      .addr(_pc[12:2]),
          32.
                      .inst(inst)
          33.
                  );
          34.
          35.
                  //RAM
          36.
                 DMEM ram(
          37.
                      .clk(clk_in),
          38.
                      .w_ena(ram_ena),
          39.
                      .addr(_addr[10:0]),
          40.
                      .wdata(ram_wdata),
          41.
                      .rdata(ram_rdata)
          42.
                 );
          43. endmodule
顶层模块: sccomp_dataflow(实验下板的版本):
          1. `timescale 1ns / 1ps
          2.
          3.module sccomp_dataflow(
          4.
                input clk_in,
          5.
                input reset,
          6.
                output[7:0] o_seg,
```

```
7.
      output[7:0] o_sel
8.
      );
9.
      wire [31:0]inst;
10.
       wire [31:0]pc;
11.
       wire[31:0] _pc;//符合 MARS 格式的 pc
12.
       assign _{pc} = pc-32'h00400000;
13.
       wire [31:0] _addr,addr;//符合 MARS 格式的地址
14.
       assign _addr = (addr -32'h10010000)/4;//这里除以 4 是因为我们在 DMEM
   中定义的 reg 是 32 位的,不同于常规的 8 位,所以要除以 4
15.
16.
       wire[31:0]ram wdata,ram rdata;
17.
       wire ram_ena;
18.
       wire clk_cpu;//下板仿真所用的时钟
19.
20.
21.
       Divider u divider(
22.
            .clk(clk_in),
23.
            .rst_n(~reset),
24.
            .clk_out(clk_cpu)
25.
       );
26.
27.
       //CPU
28.
       cpu sccpu(
29.
            .clk(clk_cpu),
30.
            .rst(reset),
31.
            .inst(inst),
32.
            .pc(pc),
33.
            .ram_ena(ram_ena),
34.
            .ram_addr(addr),
35.
            .ram_rdata(ram_rdata),
36.
            .ram_wdata(ram_wdata)
37.
       );
38.
39.
       //ROM
40.
       IMEM rom(
41.
            .addr(_pc[12:2]),
42.
            .inst(inst)
43.
       );
44.
45.
       //RAM
46.
       DMEM ram(
47.
            .clk(clk_cpu),
48.
            .w_ena(ram_ena),
49.
            .addr(_addr[10:0]),
```

```
50.
                       .wdata(ram_wdata),
           51.
                       .rdata(ram rdata)
          52.
                  );
          53.
           54.
                  seg7x16 seg7x16_inst(
          55.
                   .clk(clk_in),
           56.
                   .reset(reset),
          57.
                   .cs(1'b1),
          58.
                   .i_data(inst),
          59.
                   .o_seg(o_seg),
          60.
                   .o_sel(o_sel)
                  );
          61.
          62. endmodule
CPU 模块: cpu.v:
          1.`timescale 1ns / 1ps
          2.
          3. module cpu(
          4.
                 input clk,
          5.
                 input rst,
          6.
                 input[31:0]inst,
          7.
                 output [31:0]pc,
          8.
                 output ram_ena,
          9.
                 output[31:0]ram_addr,
          10.
                  input [31:0]ram_rdata,
          11.
                  output[31:0]ram_wdata
          12.
                  );
          13.
                  //定义需要在模块中调用的变量
                  wire[31:0]pc_next;
          14.
          15.
                  wire[4:0]rs,rt;
          16.
                  wire[31:0]rdata1,rdata2,wdata;
          17.
                  wire[31:0]alu_a,alu_b,alu_res;
          18.
                  wire w_ena;
           19.
                  wire[5:0]alu_func;
           20.
                  wire[4:0]waddr;
          21.
                  wire zero,carry,negative,overflow;
          22.
          23.
                  //PC port, 完成 PC_next-->PC 的工作
           24.
                  PCReg pc_reg(
          25.
                       .clk(clk),
          26.
                       .rst(rst),
          27.
                       .ena(1),
          28.
                       .pc_in(pc_next),
          29.
                       .pc_out(pc)
          30.
                  );
```

```
31.
32.
        //Control Unit 模块,完成指令的译码并产生各总线信号的模块
33.
        Control_Unit my_control(
34.
            .inst(inst),
35.
            .pc(pc),
36.
            .pc_out(pc_next),
37.
            .rs(rs),
38.
            .rt(rt),
            .rdata1(rdata1),
39.
40.
            .rdata2(rdata2),
41.
            .alu_func(alu_func),
42.
            .alu_a(alu_a),
43.
            .alu_b(alu_b),
44.
            .ram_rdata(ram_rdata),
45.
            .alu_res(alu_res),
46.
            .w_ena(w_ena),
47.
            .waddr(waddr),
48.
            .wdata(wdata),
49.
            .ram_ena(ram_ena),
50.
            .ram_addr(ram_addr),
51.
            .ram_wdata(ram_wdata)
52.
        );
53.
54.
        //Register
55.
        RegFile cpu_ref(
56.
            .clk(clk),
57.
            .rst(rst),
58.
            .w_ena(w_ena),
59.
            .waddr(waddr),
60.
            .wdata(wdata),
61.
            .raddr1(rs),
62.
            .rdata1(rdata1),
63.
            .raddr2(rt),
64.
            .rdata2(rdata2)
65.
        );
66.
67.
        //ALU
68.
       ALU alu_part(
69.
            .a(alu_a),
70.
            .b(alu_b),
71.
            .res(alu_res),
72.
            .alu_func(alu_func),
73.
            .zero(zero),
74.
            .carry(carry),
```

```
75.
                    .negative(negative),
         76.
                    .overflow(overflow)
         77.
                );
         78. endmodule
控制器 Control Unit.v:
         1. `timescale 1ns / 1ps
         2.
         3. //本模块作用是分析指令确定所有控制信号
         4. module Control Unit(
         5.
               input [31:0] inst,//得到的 cpu 指令
         6.
               input [31:0] pc,//上一条 pc
         7.
               output reg [31:0] pc_out,//因为涉及到转移指令,所以需要分情况讨论下一条
            pc 的值
         8.
         9.
               output [4:0] rs,
                output [4:0] rt,//解析指令得到寄存器编码并输出方便 RegFile 模块调用
         10.
         11.
         12.
                input[31:0] rdata1,
                input [31:0] rdata2,//从 RegFile 里读取到的数据
         13.
         14.
                output reg[5:0] alu_func,//分析指令得到的 alu 执行操作类型信号
         15.
         16.
                output reg[31:0] alu_a,
         17.
                output reg[31:0] alu b,
         18.
         19.
                input [31:0] ram rdata, //从 DMEM 中读取到的数据
                input [31:0] alu_res,//从 ALU 模块中计算得到的数据
         20.
         21.
                output reg w_ena,//RegFile 写使能信号
         22.
         23.
                output [4:0] waddr,//写寄存器信号,指出是哪个寄存器
         24.
                output reg [31:0] wdata,//具体要写入寄存器中的值
         25.
         26.
                output ram_ena,//RAM 使能信号,控制读和写
         27.
                output [31:0] ram_addr,//RAM 写入的地址
                output reg [31:0] ram_wdata //RAM 写入的值
         29.
                );
         30.
                //接下来首先定义几个有关指令具体类型的常量,方便接下来继续编写代码
         31.
         32.
                //alu_func 的类型
         33.
                parameter ADD = 0 ;
         34.
                parameter ADDU =1;
         35.
                parameter SUB = 2;
         36.
                parameter SUBU = 3;
         37.
                parameter AND = 4;
         38.
                parameter OR = 5;
```

```
39.
       parameter XOR = 6;
40.
       parameter NOR = 7;
41.
       parameter SLT = 8;
42.
       parameter SLTU = 9;
43.
       parameter SLL = 10;
44.
       parameter SRL = 11;
45.
       parameter SRA = 12;
46.
       parameter SLLV = 13;
47.
       parameter SRLV = 14;
48.
       parameter SRAV = 15 ;
49.
       parameter LUI = 16;
50.
       //三种指令类型及其具体分类
       parameter No_op = 6'b111111;
51.
52.
       parameter No_func = 6'b111111;
53.
       parameter R_type_op = 6'b000000;
54.
       parameter add func = 6'b100000;
55.
       parameter addu_func = 6'b100001;
56.
       parameter sub_func = 6'b100010;
57.
       parameter subu_func = 6'b100011;
58.
       parameter and_func = 6'b100100;
59.
       parameter or_func = 6'b100101;
60.
       parameter xor_func = 6'b100110;
61.
       parameter nor func = 6'b100111;
       parameter slt_func = 6'b101010;
62.
63.
       parameter sltu_func = 6'b101011;
64.
       parameter sll_func = 6'b000000;
65.
       parameter srl_func = 6'b000010;
       parameter sra_func = 6'b000011;
66.
67.
       parameter sllv_func = 6'b000100;
68.
       parameter srlv_func = 6'b000110;
69.
       parameter srav_func = 6'b000111;
70.
       parameter jr_func = 6'b001000;
71.
72.
       parameter addi_op = 6'b001000;
73.
       parameter addiu_op = 6'b001001;
74.
       parameter andi_op = 6'b001100;
75.
       parameter ori_op = 6'b001101;
76.
       parameter xori_op = 6'b001110;
       parameter lw_op = 6'b100011;
77.
78.
       parameter sw_op = 6'b101011;
79.
       parameter beq_op = 6'b000100;
80.
       parameter bne_op = 6'b000101;
81.
       parameter slti_op = 6'b001010;
       parameter sltiu_op = 6'b001011;
82.
```

```
83.
       parameter lui_op = 6'b001111;
84.
       parameter j_op = 6'b000010;
85.
86.
       parameter jal_op = 6'b000011;
87.
       //首先,我们按照所有可能的指令格式将指令分解为可能有意义的几段
88.
89.
       wire[5:0]op;
       wire [4:0]shamt;
90.
91.
       wire [5:0]func;
92.
       wire [15:0] imm;
93.
       wire [25:0] addr;
       wire [5:0] rd;
94.
95.
       assign op = inst[31:26];
       assign shamt = inst[10:6];
96.
97.
       assign func = inst[5:0];
       assign imm = inst[15:0];
98.
99.
       assign addr = inst[25:0];
100.
          assign rs = inst[25:21];
          assign rt = inst[20:16];
101.
          assign rd = inst[15:11];
102.
103.
          wire [31:0] shamt_ex;//shamt 的 32 位扩充
104.
          wire [31:0] imm_ex;//imm 的 32 位扩充
105.
          assign shamt ex = {27'b0,shamt};
106.
          assign imm_ex = (op == andi_op||op == ori_op||op == xori_op)?{
   16'b0,imm}:{{16{imm[15]}},imm};
107.
          //确定指令需要写入哪个寄存器
108.
109.
          assign waddr = (op == R_type_op)?rd:((op == jal_op)?5'b11111:r
   t);
110.
111.
          //确定所有可能的下一个 pc 的值
112.
          wire[31:0]npc;
113.
          wire [31:0]pc_jump;
114.
          wire [31:0] pc_branch;
115.
          assign npc = pc+4;
          assign pc_jump = {npc[31:28],addr,2'b00};
116.
          assign pc_branch = npc +{{14{imm[15]}},imm,2'b00};
117.
118.
          //根据指令确定 DMEM 的信号
119.
          assign ram_ena = (op == sw_op)?1:0;//1 是写信号, 0 是读信号
120.
121.
          assign ram_addr = rdata1 + imm_ex;//lw 或 sw 指令需要的 DMEM 地址
          reg [31:0]load_data;//向 DMEM 中写入的值
122.
123.
          //ALU 部分信号
124.
```

```
125.
           always@(*)
126.
            begin
127.
                //首先给 ALU_data 赋值
128.
                case(op)
129.
                R_type_op:
130.
                begin
131.
                    case(func)
132.
                    add_func,sub_func,
133.
                    addu_func,subu_func,
                    and_func,or_func,xor_func,
134.
135.
                    nor_func,slt_func,sltu_func,
136.
                    sllv_func,srlv_func,srav_func:
137.
                    begin
138.
                         alu_a<=rdata1;</pre>
                         alu_b<=rdata2;</pre>
139.
140.
                    end
141.
                    sll_func,srl_func,sra_func:
142.
                    begin
143.
                         alu_a<=shamt_ex;</pre>
144.
                         alu_b<=rdata2;</pre>
145.
                    end
146.
                    default:
147.
                    begin
148.
                         alu_a<=rdata1;</pre>
149.
                         alu_b<=rdata2;</pre>
                    end
150.
151.
                    endcase
152.
                end
                addi_op,addiu_op,andi_op,
153.
154.
                ori_op,xori_op,slti_op,
155.
                sltiu_op,lui_op:
156.
                begin
157.
                    alu_a<=rdata1;
158.
                    alu_b<=imm_ex;</pre>
159.
                end
160.
                default:
161.
                begin
162.
                    alu_a<=rdata1;
163.
                    alu_b<=rdata2;</pre>
164.
                end
165.
                endcase
166.
167.
                //接下来给 ALU_func 赋值
                case(op)
168.
```

```
169.
                      R_type_op:
170.
                      begin
171.
                          case(func)
172.
                               add_func : alu_func<=ADD;</pre>
173.
                               addu_func : alu_func<=ADDU;</pre>
174.
                               sub_func : alu_func<=SUB;</pre>
175.
                               subu func : alu func<=SUBU;</pre>
                               and_func : alu_func<=AND;</pre>
176.
177.
                               or_func : alu_func<=OR;</pre>
178.
                               xor_func : alu_func<=XOR;</pre>
179.
                               nor func : alu func<=NOR;</pre>
180.
                               slt_func : alu_func<=SLT;</pre>
181.
                               sltu_func : alu_func<=SLTU;</pre>
182.
                               sll_func : alu_func<=SLL;</pre>
183.
                               sllv_func : alu_func<=SLLV;</pre>
184.
                               srl func : alu func<=SRL;</pre>
185.
                               srlv_func : alu_func<=SRLV;</pre>
186.
                               sra_func : alu_func<=SRA;</pre>
187.
                               srav_func : alu_func<=SRAV;</pre>
188.
                               default :alu_func<=ADDU;</pre>
189.
                          endcase
190.
                      end
191.
                      addi op : alu func<=ADD;</pre>
192.
                      addiu_op : alu_func<=ADDU;</pre>
193.
                      andi_op : alu_func<=AND;</pre>
194.
                      ori_op : alu_func<=OR;</pre>
195.
                      xori_op : alu_func<=XOR;</pre>
196.
                      slti_op : alu_func<=SLT;</pre>
197.
                      sltiu_op : alu_func<=SLTU;</pre>
198.
                      lui_op : alu_func<=LUI;</pre>
199.
                     default : alu_func<=ADDU;</pre>
200.
                 endcase
201.
            end
202.
203.
            //RAM 部分信号
204.
            always@(*)
205.
            begin
206.
                 //load 信号
207.
                 case(op)
208.
                      lw_op : load_data<=ram_rdata;</pre>
209.
                     default : load_data<=ram_rdata;</pre>
210.
                 endcase
211.
                 //sw 信号
212.
                 case(op)
```

```
213.
                     sw_op : ram_wdata<=rdata2;</pre>
214.
                     default : ram wdata<=rdata2;</pre>
215.
                endcase
216.
            end
217.
218.
            //RegFile 部分信号
219.
            always@(*)
            begin
220.
221.
                case(op)
222.
                     sw_op,beq_op,bne_op,
223.
                     j_op : w_ena<=0;</pre>
224.
                     default : w_ena<=1;</pre>
225.
                endcase
226.
227.
                case(op)
228.
                     R_type_op : wdata<=alu_res;</pre>
229.
                     jal_op : wdata<=npc;</pre>
230.
                     lw_op : wdata<=load_data;</pre>
231.
                     default : wdata<=alu_res;</pre>
232.
                endcase
233.
            end
234.
235.
            //PCRegFile
236.
            always@(*)
237.
            begin
238.
                case(op)
239.
                     R_type_op :
240.
                     begin
241.
                          case(func)
242.
                              jr_func : pc_out<=rdata1;</pre>
243.
                              default : pc_out<=npc;</pre>
244.
                          endcase
245.
                     end
                     j_op,jal_op : pc_out<=pc_jump;</pre>
246.
247.
                     beq_op : pc_out<=(rdata1 == rdata2)?pc_branch:npc;</pre>
248.
                     bne_op : pc_out<=(rdata1!=rdata2)?pc_branch:npc;</pre>
249.
                     default : pc_out<=npc;</pre>
250.
                endcase
            end
251.
252.
       endmodule
```

运算器 ALU.v:

```
1.`timescale 1ns / 1ps
```

3.module ALU(

```
4. input[31:0] a,
5.
      input[31:0] b,
6.
      output[31:0] res,
7.
      input[5:0] alu_func,
8.
      output zero,
9.
      output carry,
10.
       output negative,
11.
       output overflow
12.
       //参数中的 alu_func 代表执行运算的类型,由指令的 opt 和 func 决定,在传入
13.
   ALU 模块之前就计算好了
14.
       //下面定义几个运算类型的表示,按照文档顺序定义
15.
       parameter ADD = 0 ;
16.
       parameter ADDU =1;
17.
       parameter SUB = 2;
18.
       parameter SUBU = 3;
19.
       parameter AND = 4;
20.
       parameter OR = 5;
21.
       parameter XOR = 6;
22.
       parameter NOR = 7;
23.
       parameter SLT = 8;
24.
       parameter SLTU = 9;
25.
       parameter SLL = 10;
26.
       parameter SRL = 11;
27.
       parameter SRA = 12;
28.
       parameter SLLV = 13;
29.
       parameter SRLV = 14;
30.
       parameter SRAV = 15 ;
31.
       parameter LUI = 16;
32.
       wire signed [31:0]sign_a,sign_b;//将给定数据转化为有符号数方便接下来
   进行计算
       assign sign_a = a;
33.
34.
       assign sign_b = b;
35.
       reg[32:0]tmp_res;//暂时存储结果
36.
       always@(*)
37.
       begin
38.
           case(alu_func)
39.
           ADD : tmp_res<=sign_a+sign_b;
           ADDU : tmp_res<=a+b;
40.
41.
           SUB : tmp_res<=sign_a-sign_b;</pre>
42.
           SUBU : tmp_res<=a-b;</pre>
43.
           AND : tmp_res<=a & b;
44.
           OR : tmp_res<=a | b;
           XOR : tmp_res<= a ^ b;</pre>
45.
```

```
46.
                       NOR : tmp_res <= \sim(a|b);
           47.
                       SLT : tmp res<=(sign a<sign b);</pre>
           48.
                       SLTU : tmp_res<=(a<b);</pre>
           49.
                       SLL : tmp_res<=(b<<a);</pre>
           50.
                       SRL : tmp_res<=(b>>a);
           51.
                       SRA : tmp_res<=(sign_b>>>sign_a);
           52.
                       SLLV : tmp res<= (b<<a[4:0]);</pre>
           53.
                       SRLV : tmp_res<=(b>>a[4:0]);
           54.
                       SRAV : tmp_res<=(sign_b>>>sign_a[4:0]);
           55.
                       LUI : tmp_res<={b[15:0],16'b0};</pre>
           56.
                       endcase
           57.
                   end
           58.
                   assign res = tmp_res[31:0];
           59.
                   assign zero=(tmp_res==32'b0)?1:0;
           60.
                   assign carry = tmp_res[32];
           61.
                   assign overflow = tmp res[32];
           62.
                   assign negative = tmp_res[31];
           63. endmodule
寄存器单元 RegFile.v:
          1. `timescale 1ns / 1ps
           2.
           3.
           4. module RegFile(
           5.
                 input clk,
           6.
                 input rst,
           7.
                 input w_ena,
           8.
                 input [4:0]waddr,
           9.
                 input [31:0] wdata,
           10.
                   input [4:0]raddr1,
           11.
                   output[31:0]rdata1,
           12.
                  input [4:0]raddr2,
                   output[31:0]rdata2
           13.
           14.
                   );
           15.
                   reg[31:0] array_reg[0:31];//定义 RegFile 中的寄存器
           16.
                   integer i;
           17.
                   //write 信号
                   always@(negedge clk or posedge rst)
           18.
           19.
                   begin
           20.
                       if(rst)begin
           21.
                           for(i=0;i<32;i=i+1)array_reg[i]<=32'b0;//rst 信号发挥作用,
               全部寄存器内容清空
           22.
                       end
           23.
                       else if(rst==0)begin
           24.
                           if(w_ena&&waddr!=5'b0)begin
```

```
25.
                            //写信号且不能改变寄存器 0 中的内容
          26.
                            array_reg[waddr]<=wdata;</pre>
          27.
                         end
          28.
                     end
          29.
                 end
          30.
          31.
                 //read 信号
          32.
                 assign rdata1 = array_reg[raddr1];
          33.
                 assign rdata2 = array_reg[raddr2];
          34. endmodule
PCReg.v:
         1.`timescale 1ns / 1ps
          2.
          3.module PCReg(
          4.
                input clk,
          5.
                input rst,
          6.
               input ena,
          7.
                input [31:0]pc_in,
          8.
                output reg[31:0] pc_out
          9.
                );
          10.
                 always@(negedge clk or posedge rst)
          11.
                 begin
          12.
                     if(rst)pc out<=32'h00400000;//这是 MARS 中取指令的开始地址
          13.
                     else if(rst==0&&ena)pc_out<=pc_in;</pre>
          14.
                 end
         15. endmodule
IMEM.v:
         1.`timescale 1ns / 1ps
          2.
          3.
          4. module IMEM(
                input [10:0] addr,
          5.
               output [31:0] inst
          6.
          7.
                //IMEM 模块就是调用了我们事先实现好的 IP 核,给定一个地址,返回对应的指
          8.
             令,在 cpu 指令流程图中与 pc 相连接,起到读取指令的作用
          9.
                dist_mem_gen_0 inst_get(.a(addr),.spo(inst));
         10. endmodule
DMEM.v:
         1.`timescale 1ns / 1ps
          2.
          3.module DMEM(
```

4.

5.

input clk,

input w_ena,//控制在存储器中的读写信号

```
6. input [10:0]addr,
          7.
                 input [31:0] wdata,
          8.
                output [31:0] rdata
          9.
                );
          10.
                  reg[31:0] DM_data[0:31];//32 个 32 位的通用寄存器
          11.
                  //这里我们向寄存器写采用同步逻辑,而读寄存器内容采用异步逻辑
          12.
                  always@(negedge clk)
          13.
                  begin
          14.
                      if(w_ena)DM_data[addr]<=wdata;</pre>
          15.
                  end
                  assign rdata=(w ena==0?DM data[addr]:32'bz);
          17. endmodule
分频器 Divider.v:
          1.`timescale 1ns / 1ps
          2.
          3.module Divider(
                input clk,
          5.
                input rst_n,
                output reg clk_out
          6.
          7.
                );
          8.
                reg [31:0] count3=32'd0; //50,000,000 分频
          9.
                //50,000,000 分频
          10.
                  always @(posedge clk)
          11.
                  begin
          12.
                      if(!rst_n)
          13.
                      begin
          14.
                      count3 <= 1'b0;
          15.
                      clk_out <= 0;</pre>
          16.
          17.
                      else if(count3 == 32'd50000000)
          18.
                      begin
          19.
                          count3 <= 32'd0;
          20.
                          clk_out <= ~clk_out;</pre>
          21.
                      end
          22.
                      else
          23.
                          count3 <= count3+1'b1;</pre>
          24.
                  end
          25. endmodule
                                                      1. 七段数码管 seg7x16.v:
                                                          `timescale 1ns / 1ps
          3.module seg7x16(
          4.
                input clk,
          5.
                input reset,
```

```
input cs,
7.
      input [31:0] i data,
                               //需要数码管输出的内容
                               //输出内容
8.
      output [7:0] o_seg,
9.
      output [7:0] o_sel
                                //片选信号
10.
        );
11.
12.
        reg [14:0] cnt;
13.
         always @ (posedge clk, posedge reset)
14.
          if (reset)
15.
            cnt <= 0;
16.
          else
            cnt <= cnt + 1'b1;</pre>
17.
18.
19.
        wire seg7_clk = cnt[14];
20.
21.
         reg [2:0] seg7_addr;
22.
23.
         always @ (posedge seg7_clk, posedge reset)
24.
           if(reset)
25.
              seg7_addr <= 0;</pre>
26.
            else
27.
              seg7_addr <= seg7_addr + 1'b1;</pre>
28.
29.
         reg [7:0] o_sel_r;
30.
31.
         always @ (*)
32.
           case(seg7_addr)
33.
              7 : o_sel_r = 8'b01111111;
34.
              6 : o_sel_r = 8'b10111111;
35.
              5 : o_sel_r = 8'b11011111;
              4 : o_sel_r = 8'b11101111;
36.
              3 : o_sel_r = 8'b11110111;
37.
38.
              2 : o_sel_r = 8'b11111011;
39.
              1 : o_sel_r = 8'b11111101;
40.
              0 : o_sel_r = 8'b11111110;
41.
            endcase
42.
43.
         reg [31:0] i_data_store;
         always @ (posedge clk, posedge reset)
44.
45.
           if(reset)
46.
              i_data_store <= 0;</pre>
47.
            else if(cs)
48.
              i_data_store <= i_data;</pre>
49.
```

```
50.
         reg [7:0] seg_data_r;
51.
         always @ (*)
52.
           case(seg7_addr)
              0 : seg_data_r = i_data_store[3:0];
53.
54.
              1 : seg_data_r = i_data_store[7:4];
55.
              2 : seg_data_r = i_data_store[11:8];
56.
              3 : seg_data_r = i_data_store[15:12];
57.
              4 : seg_data_r = i_data_store[19:16];
58.
              5 : seg_data_r = i_data_store[23:20];
59.
              6 : seg_data_r = i_data_store[27:24];
60.
              7 : seg_data_r = i_data_store[31:28];
61.
            endcase
62.
63.
         reg [7:0] o_seg_r;
64.
         always @ (posedge clk, posedge reset)
65.
           if(reset)
66.
              o_seg_r <= 8'hff;
67.
            else
              case(seg_data_r)
68.
69.
                    4'h0 : o_seg_r <= 8'hC0;
70.
                    4'h1 : o_seg_r <= 8'hF9;
71.
                    4'h2 : o_seg_r <= 8'hA4;
72.
                    4'h3 : o seg r <= 8'hB0;
73.
                    4'h4 : o_seg_r <= 8'h99;
74.
                    4'h5 : o_seg_r <= 8'h92;
75.
                    4'h6 : o_seg_r <= 8'h82;
76.
                    4'h7 : o_seg_r <= 8'hF8;
77.
                    4'h8 : o_seg_r <= 8'h80;
78.
                    4'h9 : o_seg_r <= 8'h90;
79.
                    4'hA : o_seg_r <= 8'h88;
80.
                    4'hB : o_seg_r <= 8'h83;
81.
                    4'hC : o_seg_r <= 8'hC6;
82.
                4'hD : o_seg_r <= 8'hA1;
83.
                    4'hE : o_seg_r <= 8'h86;
84.
                    4'hF : o_seg_r <= 8'h8E;
85.
              endcase
86.
87.
         assign o_sel = o_sel_r;
88.
         assign o_seg = o_seg_r;
89.
90. endmodule
```

四、测试模块建模

(要求列写各建模模块的 test bench 模块代码) Test_cpu(通过汇编指令测试的前仿真版本):

```
1.`timescale 1ns / 1ps
2.
3.module test tb(
5.
      );
6.reg clk;
                     //时钟信号
7.reg rst;
                     //复位信号
8.wire [31:0] inst; //要执行的指令
                     //下一条指令的地址
9.wire [31:0] pc;
10. reg [31:0] cnt; //计数器,已经执行了几条指令
11. integer file_open;
12.
13. initial
14. begin
15.
      clk = 1'b0;
     rst = 1'b1;
16.
17.
       #50 \text{ rst} = 1'b0;
18. cnt = 0;
19. end
20.
21. always #1 clk = ~clk;
22.
23. always @ (posedge clk) begin
       cnt = cnt + 1'b1;
25.
       if(1)begin
           file_open = $fopen("C:\\Users\\14864\\Desktop\\output_my.txt"
26.
 ,"a+");
27.
           $fdisplay(file_open, "OP: %d", cnt);
28.
           $fdisplay(file_open, "Instr_addr = %h", sc_inst.inst);
           $fdisplay(file open, "$zero = %h", sc inst.sccpu.cpu ref.arra
   y_reg[0]);
30.
           $fdisplay(file_open, "$at = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[1]);
31.
           $fdisplay(file_open, "$v0
                                     = %h", sc_inst.sccpu.cpu_ref.arra
   y reg[2]);
32.
           $fdisplay(file_open, "$v1
                                    = %h", sc_inst.sccpu.cpu_ref.arra
  y_reg[3]);
           $fdisplay(file_open, "$a0 = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[4]);
```

```
34. $fdisplay(file_open, "$a1 = %h", sc_inst.sccpu.cpu_ref.arra
   y reg[5]);
35.
           $fdisplay(file_open, "$a2
                                     = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[6]);
36.
           $fdisplay(file open, "$a3
                                     = %h", sc inst.sccpu.cpu ref.arra
   y_reg[7]);
                                     = %h", sc inst.sccpu.cpu ref.arra
37.
           $fdisplay(file open, "$t0
   y_reg[8]);
           $fdisplay(file open, "$t1
                                     = %h", sc inst.sccpu.cpu ref.arra
   y_reg[9]);
39.
           $fdisplay(file open, "$t2
                                     = %h", sc inst.sccpu.cpu ref.arra
   y_reg[10]);
40.
           $fdisplay(file_open, "$t3
                                     = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[11]);
41.
           $fdisplay(file_open, "$t4
                                     = %h", sc_inst.sccpu.cpu_ref.arra
   y reg[12]);
           $fdisplay(file_open, "$t5 = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[13]);
43.
           $fdisplay(file_open, "$t6
                                     = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[14]);
           $fdisplay(file open, "$t7 = %h", sc inst.sccpu.cpu ref.arra
44.
   y_reg[15]);
45.
           $fdisplay(file open, "$s0
                                     = %h", sc inst.sccpu.cpu ref.arra
   y_reg[16]);
           $fdisplay(file_open, "$s1
                                     = %h", sc_inst.sccpu.cpu_ref.arra
46.
   y_reg[17]);
           $fdisplay(file open, "$s2
                                     = %h", sc_inst.sccpu.cpu_ref.arra
47.
   y_reg[18]);
           $fdisplay(file_open, "$s3 = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[19]);
49.
           $fdisplay(file_open, "$s4
                                     = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[20]);
           $fdisplay(file_open, "$s5
                                     = %h", sc_inst.sccpu.cpu_ref.arra
50.
   y_reg[21]);
           $fdisplay(file_open, "$s6 = %h", sc_inst.sccpu.cpu_ref.arra
51.
   y_reg[22]);
52.
           $fdisplay(file open, "$s7 = %h", sc inst.sccpu.cpu ref.arra
   y_reg[23]);
           $fdisplay(file_open, "$t8
                                     = %h", sc_inst.sccpu.cpu_ref.arra
53.
   y_reg[24]);
54.
           $fdisplay(file_open, "$t9
                                     = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[25]);
           $fdisplay(file_open, "$k0
                                     = %h", sc inst.sccpu.cpu ref.arra
   y_reg[26]);
```

```
56. $fdisplay(file_open, "$k1 = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[27]);
           $fdisplay(file_open, "$gp
57.
                                     = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[28]);
58.
           $fdisplay(file_open, "$sp = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[29]);
           $fdisplay(file_open, "$fp = %h", sc_inst.sccpu.cpu_ref.arra
   y_reg[30]);
           $fdisplay(file_open, "$ra = %h", sc_inst.sccpu.cpu_ref.arra
60.
  y_reg[31]);
           $fdisplay(file open, "$pc
                                     = %h\n", sc_inst.pc);
62.
           $fclose(file_open);
63.
64. end
65.
66. sccomp_dataflow sc_inst(
67.
       .clk_in(clk),
68.
      .reset(rst),
69.
       .inst(inst),
70.
      .pc(pc)
71.);
72. endmodule
```

Test_cpu(通过汇编指令测试的后仿真版本):

```
1.`timescale 1ns / 1ps
2.
3.module test tb(
4.
5.
      );
6.reg clk;
                      //时钟信号
                      //复位信号
7. reg rst;
8.wire [31:0] inst; //要执行的指令
9.wire [31:0] pc;
                      //下一条指令的地址
10. //integer file_open;
11.
12. initial
13. begin
14. clk = 1'b0;
15.
       rst = 1'b1;
16. #50 rst = 1'b0;
17. end
18.
19. always \#50 \text{ clk} = \sim \text{clk};
20.
```

五、实验结果

(该部分可截图说明,要求 logisim 逻辑验证图、modelsim 仿真波形图、以及下板后的实验结果贴图(实验步骤中没有下板要求的实验,不需要下板贴图))

(1) 指令测试:

在指令正确性测试方面,我们将 31 条指令的汇编测试文件在 MARS 中运行得到一份正确结果,同时借助 MARS 将汇编命令变为机器码后转为. coe 文件后导入 vivado 中的 IP 核中,运行产生自己的运行结果,将两份结果进行比较,示例如下:

C:\Users\14864\Desktop>fc output_demo.txt output_my.txt 正在比较文件 output_demo.txt 和 OUTPUT_MY.TXT FC: 找不到差异

(2) 后仿真:

我们通过 Models im 中自带的后仿真功能进行仿真结果如下:



明显可以看出后仿真下门电路出现了一定的延迟效果,更好的仿真了实际电路的结果。

(3) 下板:

我们利用七段数码管模块,通过控制时钟分频,大概控制每1秒在七段数码管上显示一条指令,下面只列出几条示例结果:

