# 同济大学 计算机科学与技术系

# 计算机组成原理课程实验报告



学	号	2151769
姓	名	吕博文
专	业	计算机科学与技术
授课老师 _		<u>陈永生</u>
日	期	2023.7.6

# 一、实验目标

本次实验要求通过 Verilog 语言设计实现 MIPS54 条 cpu 的功能,这里我选择了单周期 54 条 cpu 的实现与仿真。

# 二、总体设计


#### 1、设计思路:

CPU 主要由控制器和运算器组成,其中运算器 ALU 实现较为简单,在之前的实验中也多次涉及到了,主要在于控制器的编写,控制器需要实现的功能是根据 PC 取指令,对指令进行译码分析后得到相应的指令信号,控制运算器的运算,寄存器堆的读写,内存的读写等等。

编写过程主要分为以下几大模块:

- (1) Sccomp\_dataflow: 顶层模块,负责调用 cpu 模块产生控制信号,调用内存模块控制读写,调用 PC 模块负责更新 PC 寄存器的值。
- (2) PC 模块: 负责更新 pc 的值,单独将 PC 模块分离出来是为了整体结构设计更加优化。
- (3) IMEM 模块:实例化 IP 核,产生指令存储器。
- (4) DMEM 模块: 自定义内存模块,负责内存读写。
- (5) CPU 模块:核心模块,负责调用控制器模块产生控制信号,调用 寄存器堆模块控制寄存器读写,调用 ALU 模块控制运算,调用 MDU 模块控制乘除法运算,调用 CPO 模块控制中断。
- (6) ALU 模块: 完成运算
- (7) MDU 模块: 自定义的模块,将乘除法封装为一个模块,便于一起处理。
- (8) RegFile 模块:寄存器堆模块,控制寄存器读写
- (9) CPO 模块:控制特殊指令,中断。

#### 2、总数据数据通路图:



3、54条指令数据通路设计

# R 型指令

## 1, ADD

指令流程:

 $PC \rightarrow IMEM$ 

PC+4→NPC


NPC→PC


 $Rs \rightarrow A$ ,  $Rt \rightarrow B$ 

 $(A + B \rightarrow ANS)$ 

ANS→Rd

指令流程图:





# 2, ADDU

指令流程:

PC**→**IMEM

 $PC + 4 \rightarrow NPC$ 


NPC→PC


Rs $\rightarrow$ A, Rt $\rightarrow$ B

 $(A + B \rightarrow ANS)$ 

ANS→Rd

指令流程图:





# 3、SUB


指令流程:


PC**→**IMEM

PC+4→NPC NPC→PC

 $Rs \rightarrow A, Rt \rightarrow B$   $(A-B \rightarrow ANS)$  $ANS \rightarrow Rd$ 

# 指令流程图:





## 4、SUBU

## 指令流程:

PC**→**IMEM

PC+4→NPC


NPC**→**PC


 $Rs \rightarrow A, Rt \rightarrow B$ 

A- B→ANS

ANS→Rd

指令流程图:





# 5, AND

指令流程:

PC**→**IMEM


PC+4→NPC


NPC→PC

 $Rs \rightarrow A, Rt \rightarrow B$ 

A&B→ANS

ANS→Rd





## 6, OR

# 指令流程:

PC**→**IMEM

PC+4→NPC


NPC→PC


 $Rs \rightarrow A, Rt \rightarrow B$ 

 $A|B\rightarrow ANS$ 

ANS→Rd

# 指令流程图:





# 7、XOR

# 指令流程:

PC**→**IMEM


PC+4→NPC


NPC→PC

 $Rs \rightarrow A$ ,  $Rt \rightarrow B$ 

A xor B $\rightarrow$ ANS

ANS→Rd





#### 8, NOR

指令流程:

PC**→**IMEM

PC+4→NPC


NPC→PC


 $Rs \rightarrow A, Rt \rightarrow B$ 

A nor B  $\rightarrow$  ANS

ANS→Rd

## 指令流程图:





## 9、SLT

指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC


 $Rs \rightarrow A$ ,  $Rt \rightarrow B$ 


 $A - B \rightarrow ANS$ 

SF→EXT1

EXT1\_OUT →Rd

# 指令流程图:





## 10, SLTU


指令流程:


PC**→**IMEM

PC+4→NPC

NPC**→**PC

Rs→A, Rt→B A-B→ANS SF→EXT1 EXT1\_OUT→Rd 指令流程图:





## 11, SLL

## 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC


IMEM[10:6]  $\rightarrow$ EXT5 EXT5\_OUT $\rightarrow$ A

Rt**→**B

 $B << A \rightarrow ANS$ 

ANS→Rd

# 指令流程图:



## 12, SRL

## 指令流程:

PC**→**IMEM


PC+4→NPC

NPC→PC

IMEM[10:6]  $\rightarrow$ EXT5 EXT5\_OUT $\rightarrow$ A

 $Rt \rightarrow B$   $B >> A \rightarrow ANS$  $ANS \rightarrow Rd$ 

# 指令流程图:



#### 13, SRA

# 指令流程:


PC**→**IMEM

PC+4→NPC

NPC→PC

IMEM[10:6]  $\rightarrow$ EXT5 EXT5\_OUT $\rightarrow$ A

 $Rt \rightarrow B$   $B >> A \rightarrow ANS$  $ANS \rightarrow Rd$ 



## 14, SLLV

# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

Rs[4:0]**→**EXT5


EXT5\_OUT→A

Rt**→**B

 $B << A \rightarrow ANS$ 

ANS→Rd

# 指令流程图:



#### 15, SRLV

# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC


Rs[4:0]**→**EXT5

EXT5\_OUT→A

Rt**→**B

 $B >> A \rightarrow ANS$ 

ANS→Rd



## 16, SRAV

指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

Rs[4:0]**→**EXT5


EXT5\_OUT→A

Rt**→**B

 $B >> A \rightarrow ANS$ 

ANS→Rd

# 指令流程图:



## 17, JR

指令流程:

PC**→**IMEM


PC+4→NPC

Rs**→**MUX

MUX\_OUT→PC

NPC→MUX

## 指令流程图:



# I型指令

## 18, ADDI

指令流程:


PC**→**IMEM

PC+4→NPC

#### NPC→PC

IMEM[15:0]→EXT16 EXT16\_OUT→B Rs→A A+B→ANS ANS→Rd

# 指令流程图:



#### 19, ADDIU

## 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

IMEM[15:0] $\rightarrow$ EXT16


EXT16\_OUT→B

 $Rs \rightarrow A$ 

A+B→ANS

ANS→Rd

## 指令流程图:



## 20, ANDI

# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

IMEM[15:0] $\rightarrow$ EXT16


EXT16\_OUT→B

 $Rs \rightarrow A$ 

A&B→ANS

ANS→Rd

## 指令流程图:



## 21, ORI

## 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC


IMEM[15:0]**→**EXT16

EXT16\_OUT→B

 $Rs \rightarrow A$ 

A or  $B \rightarrow ANS$ 

ANS→Rd



#### 22, XORI

指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

IMEM[15:0]→EXT16


EXT16\_OUT→B

 $Rs \rightarrow A$ 

A xor B $\rightarrow$ ANS

ANS→Rd

# 指令流程图:



## 23, LW

指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

IMEM[15:0]→EXT16


EXT16\_OUT→B

 $Rs \rightarrow A$ 

 $A + B \rightarrow ANS$ 

ANS→DMEM\_ADDR

DMEM\_OUT→Rd



#### 24, SW

# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

IMEM[15:0]→EXT16

EXT16\_OUT→B


 $Rs \rightarrow A$ 

 $A + B \rightarrow ANS$ 

Rt**→**DMEM

ANS→DMEM\_ADDR

指令流程图:



## 25, BEQ

## 指令流程:

PC**→**IMEM

PC+4→NPC


NPC→PC

IMEM[15:0] || 02→EXT18

EXT18\_OUT→ADD\_A
NPC→ADD\_B
ADD\_A + ADD\_B →ADD\_OUT
ADD\_OUT→MUX

Rs $\rightarrow$ A Rt $\rightarrow$ B A+B $\rightarrow$ ANS

## 指令流程图:



#### 26, BNE

## 指令流程:

PC**→**IMEM


PC+4→NPC

NPC→PC

IMEM[15:0] || 02→EXT18 EXT18\_OUT→ADD\_A NPC→ADD\_B ADD\_A + ADD\_B →ADD\_OUT ADD\_OUT→MUX

Rs→A Rt→B A+B→ANS Z→MUX

MUX**→**PC



# 27、 SLTI

# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

IMEM[15:0] $\rightarrow$ EXT16

EXT16\_OUT→B


 $Rs \rightarrow A$ 

 $A - B \rightarrow ANS$ 

CF →EXT1

EXT1\_OUT→Rd

指令流程图:



#### 28 SLTIU

# 指令流程:


PC**→**IMEM

PC+4→NPC

#### NPC→PC

IMEM[15:0]→EXT16 EXT16\_OUT→B Rs→A  $A-B \rightarrow ANS$   $CF \rightarrow EXT1$ EXT1\_OUT→Rd

# 指令流程图:



# 29、 LUI

# 指令流程:

PC**→**IMEM


PC+4→NPC

NPC**→**PC

IMEM[15:0]→EXT16

EXT16\_OUT→B

ANS→Rd



## J型指令

#### 30, J

指令流程:

PC**→**IMEM

PC+4→NPC

NPC→MUX


 $PC[31:28] \rightarrow || A$ 

IMEM[25:0] ||02 →|| B

∥ OUT →MUX

MUX\_OUT→PC

## 指令流程图:



## 31, JAL

## 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→MUX

8→ADD\_A

PC→ADD\_B

 $ADD_A + ADD_B \rightarrow ADD_OUT$ 


ADD\_OUT →Rd

 $PC[31:28] \rightarrow || A$ 

IMEM[25:0] || 02 **→**|| B

∥ OUT**→**MUX

 $MUX_OUT \rightarrow PC$ 



#### 32, CLZ

# 指令流程:

PC**→**IMEM


PC+4→NPC

NPC→MUX

 $Rs \rightarrow CLZ_IN$ 

CLZ\_OUT→Rd

# 指令流程图:



## 33, JALR

## 指令流程:

PC**→**IMEM

PC→ADD\_A

 $ADD_A + ADD_B \rightarrow ADD_OUT$ 


PC+4→NPC

NPC  $\rightarrow$  MUX

Rs**→**MUX

 $MUX(Rs) \rightarrow PC$ 

ADD\_OUT→Rd



# 34、 MTHI

# 指令流程:


PC**→**IMEM

PC+4→NPC

NPC→PC

 $Rs \rightarrow HI_IN(HI_W)$ 

# 指令流程图:



## 35, MTLO


## 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

 $Rs\rightarrow HI_IN(LO_W)$ 



## 36, MFHI


# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

HI\_OUT→Rd 指令流程图:



# 37, MFLO


# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

LO\_OUT→Rd



#### 38, SB

指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

 $IMEM[15:0] \rightarrow EXT16_IN$ 


 $Rs \rightarrow ALU_A$ 

EXT16\_OUT→ALU\_B

ALU\_OUT →DM\_ADDR

Rt[7:0] →DATA\_IN(DM\_W)

## 指令流程图:



## 39, SH

## 指令流程:

PC**→**IMEM

PC+4→NPC


NPC→PC

IMEM[15:0]  $\rightarrow$ EXT16\_IN

Rs  $\rightarrow$  ALU\_A

EXT16\_OUT→ALU\_B

ALU\_OUT  $\rightarrow$ DM\_ADDR Rt[15:0]  $\rightarrow$ DATA\_IN(DM\_W)



## 40, LB

## 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

 $IMEM[15:0] \rightarrow EXT16_IN$ 


Rs→ALU\_A

EXT16\_OUT→ALU\_B

ALU\_OUT→DM\_ADDR DATA\_OUT→EXT8\_IN(DM\_R)

EXT8\_OUT →Rd

## 指令流程图:



## 41, LH

# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC


IMEM[15:0]→EXT16\_IN

Rs→ALU\_A

EXT16\_OUT→ALU\_B

ALU\_OUT→DM\_ADDR DATA\_OUT→EXT16\_IN(DM\_R) EXT16\_OUT →Rd

## 指令流程图:



#### 42, LBU

# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC


IMEM[15:0]→EXT16\_IN Rs→ALU\_A

EXT16\_OUT→ALU\_B

ALU\_OUT→DM\_ADDR DATA\_OUT→EXT8\_IN(DM\_R)

EXT8\_OUT →Rd

# 指令流程图:



## 43, LHU

## 指令流程:

PC**→**IMEM


PC+4→NPC

NPC→PC

IMEM[15:0]→EXT16\_IN Rs→ALU\_A EXT16\_OUT→ALU\_B

ALU\_OUT→DM\_ADDR DATA\_OUT→EXT16\_IN(DM\_R) EXT16\_OUT →Rd

# 指令流程图:



#### 44, ERET

## 指令流程:


PC**→**IMEM

PC+4→NPC

NPC→MUX

STATUS>>5 →STATUS EPC\_OUT→MUX MUX(EPC\_OUT)→PC

# 指令流程图:



## 45, BREAK

PC→IMEM PC+4→NPC


NPC→MUX

PC→CP0

CAUSE-LIST\_CAUSE → CP0\_CAUSE STATUS <<5 → STATUS

0X4→MUX MUX(0X4)→PC

## 指令流程图:



#### 46, SYSCALL

指令流程:

PC**→**IMEM

PC+4→NPC

NPC→MUX


PC→CP0

CAUSE-LIST\_CAUSE → CP0\_CAUSE

STATUS<<5 →STATUS

0X4**→**MUX

 $MUX(0X4) \rightarrow PC$ 



# 47、 TEQ

# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→MUX

0X4**→**MUX

Rs→ALU\_A

Rt→ALU\_B

 $ZERO \rightarrow Rs - Rt == 0$ 

If ZERO:

PC→CP0

CAUSE-LIST\_CAUSE → CP0\_CAUSE


STATUS<<5 →STATUS

 $MUX(0X4) \rightarrow PC$ 

Else:

 $MUX(NPC) \rightarrow PC$ 

# 指令流程图:



## 48, MFC0

# 指令流程:

PC**→**IMEM


PC+4→NPC

NPC→PC

 $Rt \rightarrow ADDR$ 

CP0\_OUT →Rd

# 指令流程图:



# 49, MTC0

# 指令流程:


PC**→**IMEM

PC+4→NPC

NPC→PC

 $Rt \rightarrow ADDR$ 

Rs→CP0\_DATA



## 50, MUL

# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC


Rs  $\rightarrow$  MUL\_A

 $Rt \rightarrow MUL_B$ 

 $MUL_A*MUL_B \rightarrow ANS$ 

 $ANS[31:0] \rightarrow Rd$ 

# 指令流程图:



#### 51, MULTU

# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

 $Rs \rightarrow MUL\_A$ 


Rt→MUL\_B

 $MUL_A*MUL_B \rightarrow ANS$ 

ANS[31:0]→LO\_IN

ANS[63:32]→HI\_IN

#### 指令流程图:



# 52, **DIV**

## 指令流程:


PC**→**IMEM

PC+4→NPC

#### NPC→PC

Rs→DIVDEND
Rt→DIVSOR
Rs/Rt →QUOTENT
Rs%Rt →REMAINDER
QUOTENT →HI\_IN
REMAINDER →LO\_IN

# 指令流程图:



#### 53, DIVU

## 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

Rs→DIVDEND

Rt→DIVSOR


Rs/Rt →QUOTENT

Rs%Rt →REMAINDER

QUOTENT →HI\_IN

REMAINDER →LO\_IN

## 指令流程图:



## 54, BGEZ

# 指令流程:

PC**→**IMEM

PC+4→NPC

NPC→PC

Rs  $\rightarrow$ ALU\_A 0 $\rightarrow$ ALU\_B Rs - 0 $\rightarrow$ ANS

IMEM[15:0]  $\parallel$  02  $\rightarrow$ EXT18\_IN EXT18\_OUT  $\rightarrow$ ADD\_A NPC $\rightarrow$ ADD\_B ADD\_A+ADD\_B  $\rightarrow$ ADD\_OUT


If:

 $MUX(NPC) \rightarrow PC$ 

Else:

MUX(ADD\_OUT)→PC

#### 指令流程图:



# 三、主要模块设计

- (1) sccomp\_dataflow.v:顶层模块,负责调用其他各个模块构成整体;
  - 1、 网站提交版本:

```
2、
    `timescale 1ns / 1ps
3、
4、
   module sccomp_dataflow(
5、
        input clk_in,
6、
        input reset,
7、
       output[31:0]inst,
8,
       output[31:0]pc
9、
       );
10,
         wire[31:0] _pc;//符合 MARS 格式的 pc
11,
         assign _{pc} = pc-32'h00400000;
         wire [31:0] _addr,addr;//符合 MARS 格式的地址
12、
```

```
13、
            assign _addr = (addr -32'h10010000);//这里不同于 cpu31, 我们选择 DMEM
      存储数据采用标准的 8 位是为了方便 LB 等取字节指令的执行
  14,
  15、
            wire[31:0]ram_wdata,ram_rdata;
  16,
            wire ram_ena;
  17、
  18、
            //CPU
  19、
            cpu sccpu(
  20,
                .clk(clk_in),
  21,
                .rst(reset),
  22、
                .inst(inst),
  23、
                .pc(pc),
  24
                .ram_ena(ram_ena),
  25、
                .ram_addr(addr),
  26,
                .ram_rdata(ram_rdata),
  27、
                .ram_wdata(ram_wdata)
  28、
            );
  29、
  30、
            //ROM
  31、
            IMEM rom(
  32、
                .addr(_pc[12:2]),
  33、
                .inst(inst)
  34、
            );
  35、
  36、
            //RAM
  37、
            DMEM ram(
  38、
                .clk(clk_in),
  39、
                .w_ena(ram_ena),
  40、
                .addr(_addr),
  41、
                .wdata(ram_wdata),
  42、
                .rdata(ram_rdata)
  43、
            );
        endmodule
  44、
(2) 下板测试版本:
     1.`timescale 1ns / 1ps
     2.
     3.module sccomp_dataflow(
     4.
            input clk_in,
     5.
            input reset,
     6.
            output [7:0] o_seg,
     7.
            output [7:0] o_sel
     8.
            );
     9.
            wire [31:0] inst,pc;
             wire[31:0] _pc;//符合 MARS 格式的 pc
     10.
```

```
11.
       assign _{pc} = pc-32'h00400000;
12.
       wire [31:0] _addr,addr;//符合 MARS 格式的地址
       assign _addr = (addr -32'h10010000);//这里不同于 cpu31, 我们选择
13.
   DMEM 存储数据采用标准的 8 位是为了方便 LB 等取字节指令的执行
14.
15.
       wire[31:0]ram_wdata,ram_rdata;
16.
       wire ram_ena;
17.
       wire clk_cpu;
18.
19.
       Divider u_divider(
20.
            .clk(clk_in),
21.
            .rst_n(~reset),
22.
            .clk_out(clk_cpu)
       );
23.
24.
25.
       //CPU
26.
       cpu sccpu(
27.
            .clk(clk_cpu),
28.
            .rst(reset),
29.
            .inst(inst),
30.
            .pc(pc),
            .ram_ena(ram_ena),
31.
32.
            .ram addr(addr),
33.
            .ram_rdata(ram_rdata),
34.
            .ram_wdata(ram_wdata)
35.
       );
36.
37.
       //ROM
38.
       IMEM rom(
            .addr(_pc[12:2]),
39.
40.
            .inst(inst)
41.
       );
42.
43.
       //RAM
44.
       DMEM ram(
45.
            .clk(clk_cpu),
            .w_ena(ram_ena),
46.
47.
            .addr(_addr),
48.
            .wdata(ram_wdata),
49.
            .rdata(ram_rdata)
50.
51.
        seg7x16 seg7x16_inst(
52.
            .clk(clk_in),
53.
            .reset(reset),
```

```
54. .cs(1'b1),
55. .i_data(inst),
56. .o_seg(o_seg),
57. .o_sel(o_sel)
58. );
59. endmodule
```

(2) IMEM.v:实例化 IP 核,产生指令内存:

```
1. `timescale 1ns / 1ps
2.
3. module IMEM(
4. input [10:0] addr,
5. output [31:0] inst
6. );
7. //IMEM 模块就是调用了我们事先实现好的 IP 核,给定一个地址,返回对应的指令,在 cpu 指令流程图中与 pc 相连接,起到读取指令的作用
8. dist_mem_gen_0 inst_get(.a(addr),.spo(inst));
9. endmodule
```

(3) DMEM.v:内存模块,控制读写内存,注意不同于 CPU31,我们这里的 DMEM 模块编写时采用了更加规范化的 7 为一个地址的形式,是为了方便之后的 LB,SB 等对内存单个字节进行的操作。

```
1.`timescale 1ns / 1ps
2.
3.module DMEM(
      input clk,
5.
      input w_ena,//控制在存储器中的读写信号
6.
      input [31:0]addr,
7.
      input [31:0] wdata,
      output [31:0] rdata
8.
9.
      );
10.
       reg[7:0] DM_data[0:1023];
11.
       //这里我们向寄存器写采用同步逻辑,而读寄存器内容采用异步逻辑
12.
       always@(negedge clk)
13.
       begin
14.
            if(w ena)begin
15.
                DM_data[addr + 3] <= wdata[31:24];</pre>
                DM_data[addr + 2] <= wdata[23:16];</pre>
16.
17.
                DM_data[addr + 1] <= wdata[15:8];</pre>
18.
               DM_data[addr] <= wdata[7:0];</pre>
19.
            end
20.
21.
       assign rdata[31:24] = (w_ena == 0) ? DM_data[addr + 3] : 8'b0;
```

```
22. assign rdata[23:16] = (w_ena == 0) ? DM_data[addr + 2] : 8'b0;
23. assign rdata[15:8] = (w_ena == 0) ? DM_data[addr + 1] : 8'b0;
24. assign rdata[7:0] = (w_ena == 0) ? DM_data[addr] : 8'b0;
25.
26. endmodule
```

(4) cpu 模块:调用 ALU, MDU, CP0, RegFile 以及控制器模块,实现 cpu 的核心功能。

```
1.`timescale 1ns / 1ps
2.
3.module cpu(
4.
      input clk,
5.
      input rst,
6.
      input[31:0]inst,
      output [31:0]pc,
7.
8.
      output ram_ena,
9.
      output[31:0]ram_addr,
10.
        input [31:0]ram_rdata,
11.
       output[31:0]ram_wdata
       );
12.
        //定义需要在模块中调用的变量
13.
14.
       wire[31:0]pc_next;
15.
        wire pc_ena;
16.
17.
        wire[4:0]rs,rt,rd;
18.
        wire[31:0]rdata1,rdata2,wdata;
19.
20.
        wire[31:0]alu_a,alu_b,alu_res;
21.
22.
        wire w_ena;
        wire[5:0]alu_func;
23.
24.
25.
        wire[4:0]waddr;
26.
        wire zero, carry, negative, overflow;
27.
28.
        //cp0_port
29.
        wire [31:0] cp0_rdata;
        wire[31:0] exc_addr;
30.
31.
        wire mtc0,eret,teq_exc;
32.
        wire [3:0] cause;
33.
34.
        //MDU port
35.
        wire [2:0]mduc;
```

```
36.
       wire [63:0]mul_res;
37.
       wire[31:0]high,low;
38.
       //PC port, 完成 PC_next-->PC 的工作
39.
       PCReg pc_reg(
40.
41.
            .clk(clk),
42.
            .rst(rst),
43.
            .ena(1),
44.
            .pc_in(pc_next),
45.
            .pc_out(pc)
46.
       );
47.
48.
       //Control_Unit 模块,完成指令的译码并产生各总线信号的模块
49.
       Control_Unit my_control(
50.
            .inst(inst),.pc(pc),
51.
            .pc_out(pc_next),
52.
            .rs(rs),.rt(rt),
53.
            .rdata1(rdata1),.rdata2(rdata2),
54.
            .alu_func(alu_func),.alu_a(alu_a), .alu_b(alu_b),
55.
            .ram_rdata(ram_rdata),.alu_res(alu_res),
            .w_ena(w_ena), .waddr(waddr),.wdata(wdata),
56.
57.
            .ram_ena(ram_ena), .ram_addr(ram_addr),.ram_wdata(ram_wdata),
58.
59.
            .cp0_rdata(cp0_rdata),.exc_addr(exc_addr),
            .mtc0(mtc0),.eret(eret),.teq_exc(teq_exc),
60.
61.
            .cause(cause),
            .rd(rd),
62.
63.
64.
            .mul_res(mul_res[31:0]),
65.
            .high(high),.low(low),
66.
            .mdu_op(mduc)
67.
       );
68.
       //CP0
69.
70.
       CP0 cp0_unit(
71.
            .clk(clk),.rst(rst),
72.
            .mtc0(mtc0),
73.
            .pc(pc),
74.
            .addr(rd),.wdata(rdata2),
75.
            .eret(eret),.teq_exc(teq_exc),.cause(cause),
76.
            .rdata(cp0_rdata),.exc_addr(exc_addr)
77.
        );
78.
       //Register
```

```
79.
        RegFile cpu_ref(
80.
            .clk(clk),
81.
            .rst(rst),
82.
            .w_ena(w_ena),
83.
            .waddr(waddr),
84.
            .wdata(wdata),
85.
            .raddr1(rs),
86.
            .rdata1(rdata1),
87.
            .raddr2(rt),
88.
            .rdata2(rdata2)
89.
        );
90.
91.
        //ALU
        ALU alu_part(
92.
93.
            .a(alu_a),
94.
            .b(alu_b),
95.
            .res(alu_res),
96.
            .alu_func(alu_func),
97.
            .zero(zero),
98.
            .carry(carry),
99.
            .negative(negative),
100.
                .overflow(overflow)
101.
           );
102.
103.
           //MDU
104.
           MDU mdu_unit(
105.
                .clk(clk),.rst(rst),
106.
                .mduc(mduc),
107.
                .a(rdata1),.b(rdata2),
108.
                .mul_res(mul_res),
109.
                .high(high),.low(low),
110.
                .pc_ena(pc_ena)
111.
           );
112.
       endmodule
```

(5) ALU 模块:根据传入的操作类型进行相关计算并将结果返回。

```
    1. `timescale 1ns / 1ps
    2.
    3. module ALU(
    4. input[31:0] a,
    5. input[31:0] b,
    6. output[31:0] res,
    7. input[5:0] alu_func,
```

```
8.
      output zero,
9.
      output carry,
10.
       output negative,
11.
       output overflow
12.
       );
13.
       //参数中的 alu_func 代表执行运算的类型,由指令的 opt 和 func 决定,在传入
   ALU 模块之前就计算好了
14.
       //下面定义几个运算类型的表示,按照文档顺序定义
15.
       parameter ADD = 0 ;
16.
       parameter ADDU =1;
17.
       parameter SUB = 2;
18.
       parameter SUBU = 3;
19.
       parameter AND = 4;
20.
       parameter OR = 5;
21.
       parameter XOR = 6;
22.
       parameter NOR = 7;
23.
       parameter SLT = 8;
24.
       parameter SLTU = 9;
25.
       parameter SLL = 10;
26.
       parameter SRL = 11;
27.
       parameter SRA = 12;
28.
       parameter SLLV = 13;
29.
       parameter SRLV = 14;
30.
       parameter SRAV = 15;
31.
       parameter LUI = 16;
32.
       wire signed [31:0]sign_a,sign_b;//将给定数据转化为有符号数方便接下来
   进行计算
33.
       assign sign_a = a;
34.
       assign sign_b = b;
35.
       reg[32:0]tmp res;//暂时存储结果
36.
       always@(*)
37.
       begin
38.
           case(alu_func)
39.
           ADD : tmp_res<=sign_a+sign_b;
40.
           ADDU : tmp_res<=a+b;
41.
           SUB : tmp_res<=sign_a-sign_b;</pre>
           SUBU : tmp_res<=a-b;</pre>
42.
43.
           AND : tmp_res<=a & b;
44.
           OR : tmp_res<=a | b;
45.
           XOR : tmp_res<= a ^ b;</pre>
46.
           NOR : tmp_res <= \sim(a|b);
47.
           SLT : tmp_res<=(sign_a<sign_b);</pre>
48.
           SLTU : tmp_res<=(a<b);</pre>
49.
           SLL : tmp_res<=(b<<a);</pre>
```

```
50.
            SRL : tmp_res<=(b>>a);
51.
            SRA : tmp res<=(sign b>>>sign a);
52.
            SLLV : tmp_res<= (b<<a[4:0]);</pre>
            SRLV : tmp_res<=(b>>a[4:0]);
53.
54.
            SRAV : tmp_res<=(sign_b>>>sign_a[4:0]);
55.
            LUI : tmp_res<={b[15:0],16'b0};</pre>
56.
            endcase
57.
        end
58.
        assign res = tmp_res[31:0];
        assign zero=(tmp_res==32'b0)?1:0;
59.
60.
        assign carry = tmp_res[32];
61.
        assign overflow = tmp_res[32];
62.
        assign negative = tmp_res[31];
63. endmodule
```

(6) MDU 模块: 乘法器和除法器的结合,调用 MUL 和 DIV 模块返回相关结果:

```
1.`timescale 1ns / 1ps
3.//Multiply and Division Unit 乘除法器
4. module MDU(
5.
      input clk,
6.
      input rst,
7.
      input [2:0]mduc,//控制乘除法的类型
8.
      input [31:0] a,
9.
      input [31:0] b,
       output [63:0] mul_res,
10.
11.
       output reg [31:0] high,
12.
       output reg [31:0] low,
13.
       output reg pc_ena
14.
       );
       //定义常量
15.
       parameter MDU_multu = 3'h2;
17.
       parameter MDU_div = 3'h3;
18.
       parameter MDU_divu = 3'h4;
       parameter MDU_mthi = 3'h5;
19.
20.
       parameter MDU_mtlo = 3'h6;
21.
22.
       //定义乘法的相关接口
23.
       wire [63:0] mult_res,multu_res;
24.
       assign mul_res = mult_res;
25.
26.
       //除法相关接口
```

```
27.
        wire [63:0]div_res,divu_res;
28.
        wire div start, divu start;
29.
        wire div_busy,divu_busy;
30.
        wire div_over,divu_over;
31.
        assign div_over = ~ div_busy;
32.
        assign divu_over = ~ divu_busy;
33.
        assign div_start = (mduc == MDU_div&&div_busy == 0)?1:0;
34.
35.
        assign divu_start = (mduc == MDU_divu&&divu_busy == 0)?1:0;
36.
37.
        always @(*)
38.
        begin
            case(mduc)
39.
                MDU_div:pc_ena = (div_over == 1||mduc!=MDU_div)?1:0;
40.
41.
                MDU_divu:pc_ena = (divu_over ==1||mduc!=MDU_divu)?1:0;
42.
                default:pc ena = 1;
43.
            endcase
44.
        end
45.
46.
        always @(negedge clk or posedge rst)
47.
        begin
            if(rst == 1)begin
48.
49.
                high<=32'b0;
50.
                low<=32'b0;
51.
            end
52.
            else
53.
            begin
54.
                case (mduc)
55.
                     MDU_multu:{high,low}<=multu_res;</pre>
56.
                     MDU_div:{low,high}<=div_res;</pre>
57.
                     MDU_divu:{low,high}<=divu_res;</pre>
58.
                     MDU_mthi:high<=a;</pre>
59.
                     MDU_mtlo:low<=a;</pre>
60.
                endcase
61.
            end
62.
        end
63.
64.
        //乘法器
65.
        MUL mul_unit(
66.
            .a(a),
67.
            .b(b),
68.
            .mult_res(mult_res),
69.
            .multu_res(multu_res)
70.
        );
```

```
71.
72.
        //除法器
73.
        DIV div_unit(
74.
            .a(a),
75.
            .b(b),
76.
            .div_res(div_res),
77.
            .divu res(divu res),
78.
            .div_busy(div_busy),
79.
            .divu_busy(divu_busy)
80.
81.
82. endmodule
```

#### (7) MUL 模块:实现有符号乘法和无符号乘法:

```
1. `timescale 1ns / 1ps
2.
3.
4. module MUL(
5.
      input [31:0]a,//乘数 a
      input [31:0]b,//乘数 b
      output [63:0]mult_res,//有符号乘
7.
8.
      output [63:0]multu_res//无符号乘
9.
      );
10.
       wire [63:0] unsigned_a,unsigned_b;
11.
       wire signed [63:0] signed_a, signed_b;
12.
       assign unsigned_a = {32'b0,a};
13.
       assign unsigned_b = {32'b0,b};
14.
15.
       assign signed_a = {{32{a[31]}},a};
16.
       assign signed_b = {\{32\{b[31]\}\},b\}};
17.
18.
       assign mult_res = signed_a*signed_b;
       assign multu_res = unsigned_a*unsigned_b;
19.
20. endmodule
```

#### (8) DIV 模块:实现有符号除法和无符号除法

```
    1. `timescale 1ns / 1ps
    2.
    3. module DIV(
    4. input [31:0]a,
    5. input [31:0]b,
    6. output[63:0]div_res,
```

```
7.
      output[63:0]divu_res,
8.
      output div busy,
9.
      output divu_busy
10.
       );
11.
       wire signed[31:0]signed_a,signed_b;
12.
       assign signed_a = a;
        assign signed b = b;
13.
       wire[31:0] signed_q,signed_r,unsigned_q,unsigned_r;
14.
15.
       assign signed_r = (b == 32'b0)?32'b0:(signed_a\%signed_b);
16.
17.
        assign signed q = (b == 32'b0)?32'b0:(signed a/signed b);
18.
19.
       assign unsigned_r = (b == 32'b0)?32'b0:(a\%b);
20.
       assign unsigned_q = (b == 32'b0)?32'b0:(a/b);
21.
22.
       assign div_res = {signed_q,signed_r};
23.
       assign divu_res = {unsigned_q,unsigned_r};
24.
       assign div_busy = 0;
25.
       assign divu_busy = 0;
26. endmodule
```

#### (9) RegFile 模块:实现寄存器堆的读写控制:

```
1.`timescale 1ns / 1ps
2.
3.
4.
5. module RegFile(
6.
      input clk,
7.
      input rst,
8.
      input w_ena,
9.
      input [4:0]waddr,
10.
       input [31:0] wdata,
11.
       input [4:0]raddr1,
12.
       output[31:0]rdata1,
13.
       input [4:0]raddr2,
       output[31:0]rdata2
14.
15.
       );
       reg[31:0] array_reg[0:31];//定义 RegFile 中的寄存器
16.
17.
       integer i;
18.
       //write 信号
19.
       always@(negedge clk or posedge rst)
20.
       begin
21.
            if(rst)begin
```

```
22.
               for(i=0;i<32;i=i+1)array_reg[i]<=32'b0;//rst 信号发挥作用,
   全部寄存器内容清空
23.
           end
24.
           else if(rst==0)begin
25.
               if(w_ena&&waddr!=5'b0)begin
26.
                   //写信号且不能改变寄存器 0 中的内容
27.
                   array_reg[waddr]<=wdata;</pre>
28.
               end
29.
           end
30.
       end
31.
32.
       //read 信号
33.
       assign rdata1 = array_reg[raddr1];
       assign rdata2 = array_reg[raddr2];
34.
35. endmodule
```

## (10) PCReg 模块:产生下一条指令地址并输出

```
1.`timescale 1ns / 1ps
2.
3.
4. module PCReg(
5.
      input clk,
6.
      input rst,
7.
      input ena,
8.
      input [31:0]pc_in,
9.
      output reg[31:0] pc_out
10.
      );
11.
        always@(negedge clk or posedge rst)
12.
       begin
            if(rst)pc_out<=32'h00400000;//这是 MARS 中取指令的开始地址
13.
14.
            else if(rst==0&&ena)pc_out<=pc_in;</pre>
15.
        end
16. endmodule
```

#### (11) CP0 模块:控制 CP0 读写信号和错误返回信号:

```
    imescale 1ns / 1ps
    module CP0(
    input clk,
    input rst,
    input mtc0,//cp0 write
```

```
8.
      input [31:0]pc,//指令
9.
      input [4:0] addr,//address
10.
        input [31:0] wdata,//向 cp0 写的数据
        input eret,//是否为错误返回信号
11.
12.
        input teq_exc,
        input[3:0]cause,//异常原因
13.
        output [31:0]rdata,//cp0 读出的数据
14.
        output[31:0]exc_addr //返回异常保存的地址
15.
16.
        );
17.
18.
        parameter STATUS POS = 12;
19.
                   CAUSE_POS = 13;
        parameter
20.
                   EPC_POS = 14;
        parameter
                   SYS_ERR = 4'b1000;
21.
        parameter
22.
        parameter BREAK_ERR = 4'b1001;
        parameter TEQ ERR = 4'b1101;
23.
24.
25.
        reg[31:0] cp0_reg[0:31];
        wire [31:0] status;
26.
        assign status = cp0_reg[STATUS_POS];
27.
28.
        wire exception;
29.
        assign exception = (status[0] == 1)&&
30.
        ((status[1] == 1&& cause == SYS_ERR)||
        (status[2] == 1&&cause == BREAK_ERR)||
31.
32.
        (status == 1&&cause == TEQ_ERR));
33.
34.
        assign rdata = cp0_reg[addr];
        assign exc_addr = (eret?cp0_reg[EPC_POS]:32'h00400004);
35.
36.
37.
        integer i;
        always @(negedge clk or posedge rst)
38.
39.
        begin
40.
            if(rst == 1)begin
41.
                for(i = 0;i<32;i=i+1)</pre>
42.
                    cp0_reg[i]<=32'b0;</pre>
43.
            end
            else
44.
45.
            begin
                if(mtc0 == 1)
46.
47.
                    cp0_reg[addr]<=wdata;</pre>
48.
                else if(exception)begin
49.
                    cp0_reg[STATUS_POS]<=(status<<5);</pre>
50.
                    cp0_reg[CAUSE_POS]<={24'b0,cause,2'b0};</pre>
51.
                    cp0_reg[EPC_POS]<=pc;</pre>
```

```
52. end
53. else if(eret == 1)begin
54. cp0_reg[STATUS_POS]<=(status>>5);
55. end
56. end
57. end
58. endmodule
```

(12) Control\_Unit 模块:中心控制器模块,根据指令码产生控制信号并输出

```
1. `timescale 1ns / 1ps
2.
3. //本模块作用是分析指令确定所有控制信号
4. module Control_Unit(
5.
     input [31:0] inst,//得到的 cpu 指令
     input [31:0] pc,//上一条 pc
7.
     output reg [31:0] pc_out,//因为涉及到转移指令,所以需要分情况讨论下一条
   pc 的值
8.
9.
     output [4:0] rs,
10.
      output [4:0] rt,//解析指令得到寄存器编码并输出方便 RegFile 模块调用
11.
12.
       input[31:0] rdata1,
      input [31:0] rdata2,//从 RegFile 里读取到的数据
13.
14.
15.
      output reg[5:0] alu_func,//分析指令得到的 alu 执行操作类型信号
16.
      output reg[31:0] alu_a,
17.
      output reg[31:0] alu_b,
18.
19.
       input [31:0] ram rdata, //从 DMEM 中读取到的数据
20.
      input [31:0] alu_res,//从 ALU 模块中计算得到的数据
21.
22.
      output reg w_ena,//RegFile 写使能信号
23.
      output [4:0] waddr,//写寄存器信号,指出是哪个寄存器
24.
      output reg [31:0] wdata,//具体要写入寄存器中的值
25.
26.
      output ram_ena,//RAM 使能信号,控制读和写
27.
      output [31:0] ram_addr,//RAM 写入的地址
28.
      output reg [31:0] ram_wdata, //RAM 写入的值
29.
30.
       input [31:0] cp0_rdata,//cp0 读入数据
31.
      input [31:0]exc_addr,//cp0 返回保存的地址
32.
      output mtc0,//cp0 写信号
33.
      output eret,//错误信号
```

```
34.
       output teq_exc,
35.
       output reg [3:0] cause,//错误代码
36.
       output [4:0]rd,//cp0 addr
37.
38.
       input[31:0] mul_res,
39.
       input[31:0]high,
40.
       input [31:0]low,
41.
       output reg [2:0]mdu_op//乘除法类型
42.
       );
43.
44.
       //接下来首先定义几个有关指令具体类型的常量,方便接下来继续编写代码
45.
       //alu_func 的类型
46.
       parameter ADD = 0 ;
       parameter ADDU =1;
47.
48.
       parameter SUB = 2;
49.
       parameter SUBU = 3;
50.
       parameter AND = 4;
51.
       parameter OR = 5;
52.
       parameter XOR = 6;
53.
       parameter NOR = 7;
54.
       parameter SLT = 8;
55.
       parameter SLTU = 9;
56.
       parameter SLL = 10;
57.
       parameter SRL = 11;
58.
       parameter SRA = 12;
59.
       parameter SLLV = 13;
60.
       parameter SRLV = 14;
61.
       parameter SRAV = 15 ;
62.
       parameter LUI = 16;
       //三种指令类型及其具体分类
63.
64.
       parameter No_op = 6'b111111;
       parameter No_func = 6'b111111;
65.
66.
       parameter R_type_op = 6'b000000;
67.
       parameter add_func = 6'b100000;
68.
       parameter addu_func = 6'b100001;
69.
       parameter sub_func = 6'b100010;
       parameter subu_func = 6'b100011;
70.
71.
       parameter and_func = 6'b100100;
       parameter or_func = 6'b100101;
72.
73.
       parameter xor_func = 6'b100110;
74.
       parameter nor_func = 6'b100111;
75.
       parameter slt_func = 6'b101010;
76.
       parameter sltu_func = 6'b101011;
77.
       parameter sll_func = 6'b000000;
```

```
78.
       parameter srl_func = 6'b000010;
79.
       parameter sra func = 6'b000011;
       parameter sllv_func = 6'b000100;
80.
       parameter srlv_func = 6'b000110;
81.
       parameter srav_func = 6'b000111;
82.
83.
       parameter jr_func = 6'b001000;
84.
       parameter addi_op = 6'b001000;
85.
86.
       parameter addiu_op = 6'b001001;
87.
       parameter andi_op = 6'b001100;
88.
       parameter ori op = 6'b001101;
89.
       parameter xori_op = 6'b001110;
90.
       parameter lw_op = 6'b100011;
       parameter sw_op = 6'b101011;
91.
       parameter beq_op = 6'b000100;
92.
93.
       parameter bne op = 6'b000101;
94.
       parameter slti_op = 6'b001010;
95.
       parameter sltiu_op = 6'b001011;
       parameter lui_op = 6'b001111;
96.
97.
98.
       parameter j_{op} = 6'b000010;
99.
       parameter jal_op = 6'b000011;
100.
101.
          parameter lb_op = 6'b100000;
102.
          parameter lbu_op = 6'b100100;
103.
          parameter lh_op = 6'b100001;
104.
          parameter lhu_op = 6'b100101;
          parameter sb_op = 6'b101000;
105.
          parameter sh_op = 6'b101001;
106.
107.
108.
           parameter ex_{op1} = 6'b000000;
          parameter jalr_func = 6'b001001;
109.
           parameter syscall_func = 6'b001100;
110.
111.
          parameter teq_func = 6'b110100;
112.
          parameter break_func = 6'b001101;
          parameter multu_func = 6'b011001;
113.
          parameter div_func = 6'b011010;
114.
          parameter divu_func = 6'b011011;
115.
          parameter mthi_func = 6'b010001;
116.
117.
          parameter mtlo_func = 6'b010011;
118.
           parameter mfhi_func = 6'b010000;
119.
          parameter mflo_func = 6'b010010;
120.
121.
          parameter ex_op2 = 6'b011100;
```

```
122.
          parameter clz_func = 6'b100000;
123.
          parameter mul func = 6'b000010;
124.
          parameter CP0_op = 6'b010000;
125.
          parameter eret_func = 6'b011000;
126.
127.
          parameter mfc0_rs = 5'b00000;
128.
          parameter mtc0_rs = 5'b00100;
129.
130.
          parameter bgez_op = 6'b000001;
131.
132.
          parameter SYS ERR = 4'b1000;
133.
                     BREAK\_ERR = 4'b1001;
          parameter
134.
          parameter
                     TEQ\_ERR = 4'b1101;
135.
136.
          parameter MDU_default = 0;
137.
          parameter MDU multu = 2;
138.
          parameter MDU_div = 3;
139.
          parameter MDU_divu = 4;
          parameter MDU_mthi = 5;
140.
141.
          parameter MDU_mtlo = 6;
142.
          //首先,我们按照所有可能的指令格式将指令分解为可能有意义的几段
143.
144.
          wire[5:0]op;
145.
          wire [4:0]shamt;
          wire [5:0]func;
146.
147.
          wire [15:0] imm;
148.
          wire [25:0] addr;
149.
150.
          assign op = inst[31:26];
151.
          assign shamt = inst[10:6];
152.
          assign func = inst[5:0];
153.
          assign imm = inst[15:0];
          assign addr = inst[25:0];
154.
155.
156.
          assign rs = inst[25:21];
157.
          assign rt = inst[20:16];
158.
          assign rd = inst[15:11];
159.
          wire [31:0] shamt_ex;//shamt 的 32 位扩充
160.
161.
          wire [31:0] imm_ex;//imm 的 32 位扩充
162.
163.
          assign shamt_ex = {27'b0,shamt};
164.
          assign imm_ex = (op == andi_op||op == ori_op||op == xori_op)?{
   16'b0,imm}:{{16{imm[15]}},imm};
```

```
165.
          //确定指令需要写入哪个寄存器
166.
          assign waddr = (op == R_type_op||op == ex_op2)?rd:((op == jal_
167.
   op)?5'b11111:rt);
168.
169.
          //确定所有可能的下一个 pc 的值
170.
          wire[31:0]npc;
171.
          wire [31:0]pc_jump;
172.
          wire [31:0] pc_branch;
173.
174.
          assign npc = pc+4;
175.
          assign pc_jump = {npc[31:28],addr,2'b00};
176.
          assign pc_branch = npc +{{14{imm[15]}},imm,2'b00};
177.
          //根据指令确定 DMEM 的信号
178.
179.
          assign ram ena = (op == sw op | |op == sb op | |op == sh op)?1:0;/
   /1 是写信号, 0 是读信号
180.
          assign ram addr = rdata1 + imm ex;//lw 或 sw 指令需要的 DMEM 地址
          reg [31:0]load_data;//向 DMEM 中写入的值
181.
182.
          //CP0 准备工作
183.
184.
          assign eret = (op == CP0_op&&func == eret_func)?1:0;
185.
          assign mtc0 = (op == CP0 op&&rs == mtc0 rs)?1:0;
186.
          assign teq_exc = (rdata1 == rdata2)?1:0;
187.
          wire mfc0;
          assign mfc0 = (op == CP0_op\&&rs == mfc0_rs)?1:0;
188.
189.
          //ALU 部分信号
190.
191.
          always@(*)
192.
          begin
193.
              //首先给 ALU_data 赋值
194.
              case(op)
195.
              R_type_op:
196.
              begin
197.
                  case(func)
198.
                  add_func,sub_func,
199.
                  addu_func,subu_func,
                  and_func,or_func,xor_func,
200.
                  nor_func,slt_func,sltu_func,
201.
202.
                  sllv_func,srlv_func,srav_func:
203.
                  begin
204.
                      alu_a<=rdata1;</pre>
205.
                      alu_b<=rdata2;</pre>
206.
                  end
```

```
207.
                     sll_func,srl_func,sra_func:
208.
                     begin
                          alu_a<=shamt_ex;</pre>
209.
210.
                          alu_b<=rdata2;</pre>
                     end
211.
212.
                     default:
213.
                     begin
214.
                          alu_a<=rdata1;</pre>
215.
                          alu b<=rdata2;</pre>
216.
                     end
                     endcase
217.
218.
                end
219.
                 addi_op,addiu_op,andi_op,
220.
                ori_op,xori_op,slti_op,
221.
                 sltiu_op,lui_op:
222.
                begin
223.
                     alu_a<=rdata1;</pre>
224.
                     alu_b<=imm_ex;</pre>
225.
                 end
226.
                 default:
227.
                begin
228.
                     alu_a<=rdata1;
229.
                     alu b<=rdata2;</pre>
230.
                end
231.
                 endcase
232.
233.
                //接下来给 ALU_func 赋值
234.
                 case(op)
235.
                     R_type_op:
236.
                     begin
237.
                          case(func)
238.
                               add_func : alu_func<=ADD;</pre>
239.
                               addu_func : alu_func<=ADDU;</pre>
240.
                               sub_func : alu_func<=SUB;</pre>
241.
                               subu_func : alu_func<=SUBU;</pre>
242.
                               and_func : alu_func<=AND;</pre>
243.
                               or_func : alu_func<=OR;</pre>
244.
                               xor_func : alu_func<=XOR;</pre>
245.
                               nor_func : alu_func<=NOR;</pre>
246.
                               slt_func : alu_func<=SLT;</pre>
247.
                               sltu_func : alu_func<=SLTU;</pre>
248.
                               sll_func : alu_func<=SLL;</pre>
249.
                               sllv_func : alu_func<=SLLV;</pre>
250.
                               srl_func : alu_func<=SRL;</pre>
```

```
251.
                               srlv_func : alu_func<=SRLV;</pre>
252.
                               sra func : alu func<=SRA;</pre>
253.
                               srav_func : alu_func<=SRAV;</pre>
254.
                              default :alu_func<=ADDU;</pre>
255.
                          endcase
256.
                     end
257.
                     addi op : alu func<=ADD;
                     addiu_op : alu_func<=ADDU;</pre>
258.
                     andi_op : alu_func<=AND;</pre>
259.
260.
                     ori_op : alu_func<=OR;</pre>
261.
                     xori op : alu func<=XOR;</pre>
262.
                     slti_op : alu_func<=SLT;</pre>
263.
                     sltiu_op : alu_func<=SLTU;</pre>
264.
                     lui_op : alu_func<=LUI;</pre>
265.
                     default : alu_func<=ADDU;</pre>
266.
                endcase
267.
            end
268.
            //RAM 部分信号
269.
270.
            always@(*)
271.
            begin
272.
                //load 信号
273.
                 case(op)
274.
                     lw_op : load_data<=ram_rdata;</pre>
275.
276.
                                  load_data <= {{24{ram_rdata[7]}}}, ram_rdata</pre>
                     lb_op:
    [7:0]};
277.
                     lbu_op:
                                  load_data <= {24'b0, ram_rdata[7:0]};</pre>
278.
                     lh_op:
                                  load_data <= {{16{ram_rdata[15]}}}, ram_rdat</pre>
    a[15:0]};
279.
                     lhu_op:
                                  load_data <= {16'b0, ram_rdata[15:0]};</pre>
280.
                     default : load_data<=ram_rdata;</pre>
281.
                 endcase
282.
                 //sw 信号
283.
                 case(op)
284.
                     sw_op : ram_wdata<=rdata2;</pre>
285.
286.
                     sb_op : ram_wdata<={24'b0,rdata2[7:0]};</pre>
287.
                     sh_op : ram_wdata<={16'b0,rdata2[15:0]};</pre>
288.
289.
                     default : ram_wdata<=rdata2;</pre>
                endcase
290.
291.
            end
292.
```

```
293.
           //RegFile 部分信号
294.
            always@(*)
295.
           begin
296.
               case(op)
297.
                R_type_op:
298.
                begin
299.
                     case(func)
300.
                         jr_func : w_ena<=0;</pre>
301.
302.
                         syscall_func,break_func:w_ena<=0;</pre>
303.
304.
                         multu_func,div_func,divu_func,
305.
                         mthi_func,mtlo_func:w_ena<=0;</pre>
306.
307.
                         default:w_ena<=1;</pre>
                     endcase
308.
309.
                end
310.
                addi_op,addiu_op,andi_op,
311.
                ori_op,xori_op,lw_op,
312.
                slti_op,sltiu_op,lui_op,
313.
                jal_op:w_ena<=1;</pre>
314.
315.
                lb_op,lbu_op,
316.
                lh_op,lhu_op:
317.
                             w_ena<=1;
318.
                CP0_op:
                             w_ena<=(rs == mfc0_rs)?1:0;</pre>
319.
320.
                ex_op2 :
                             w_ena<=1;
321.
                default:
                              w_ena<=0;
322.
               endcase
323.
               case(op)
324.
                     jal_op : wdata<=npc;</pre>
325.
                    lw_op : wdata<=load_data;</pre>
326.
327.
                     R_type_op:
328.
                     begin
329.
                         case(func)
330.
                              jalr_func : wdata<=npc;</pre>
331.
                             mfhi_func : wdata<=high;</pre>
332.
                             mflo_func : wdata<=low;</pre>
333.
334.
                             default: wdata<=alu_res;</pre>
335.
                         endcase
336.
                     end
```

```
337.
338.
             ex_op2:
339.
             begin
340.
                case(func)
341.
                   clz_func:
342.
                   begin
343.
                      casex (rdata1)
344.
                         wdata <= 32'h00;
345.
                         wdata <= 32'h01;
346.
                         wdata <= 32'h02;
347.
                         wdata <= 32'h03;
348.
                         wdata <= 32'h04;
349.
                         wdata <= 32'h05;
                         wdata <= 32'h06;
351.
                         wdata <= 32'h07;
                         32'b00000001xxxxxxxxxxxxxxxxxxxxxxxxxx::
  wdata <= 32'h08;
353.
                         wdata <= 32'h09;
                         32'b0000000001xxxxxxxxxxxxxxxxxxxxxxxx
354.
  wdata <= 32'h0a;
355.
                         32'b00000000001xxxxxxxxxxxxxxxxxxxxxxxxx
  wdata <= 32'h0b;
                         32'b000000000001xxxxxxxxxxxxxxxxxxxxxxx
356.
  wdata <= 32'h0c;
357.
                         32'b0000000000001xxxxxxxxxxxxxxxxxxxxx
  wdata <= 32'h0d;
                         32'b00000000000001xxxxxxxxxxxxxxxxxx
  wdata <= 32'h0e;
359.
                         32'b0000000000000001xxxxxxxxxxxxxxxxxxxxx
  wdata <= 32'h0f;
                         32'b00000000000000001xxxxxxxxxxxxxxxxx:
  wdata <= 32'h10;
361.
                         32'b000000000000000001xxxxxxxxxxxxxxxx:
  wdata <= 32'h11;
```

```
362.
                                 32'b000000000000000001xxxxxxxxxxxxx:
   wdata <= 32'h12;
363.
                                 32'b0000000000000000001xxxxxxxxxxx:
   wdata <= 32'h13;
364.
                                 32'b00000000000000000001xxxxxxxxxx:
   wdata <= 32'h14;
365.
                                 32'b00000000000000000001xxxxxxxxx:
   wdata <= 32'h15;
                                 32'b0000000000000000000001xxxxxxxx:
   wdata <= 32'h16;
                                 32'b000000000000000000000001xxxxxxx:
   wdata <= 32'h17;
368.
                                 32'b00000000000000000000000001xxxxxx:
   wdata <= 32'h18;
369.
                                 32'b0000000000000000000000000001xxxxxx:
   wdata <= 32'h19;
370.
                                 32'b0000000000000000000000000001xxxxx:
   wdata <= 32'h1a;
371.
                                 32'b000000000000000000000000000001xxxx:
   wdata <= 32'h1b;
                                 32'b00000000000000000000000000000001xxx:
   wdata <= 32'h1c;</pre>
373.
                                 32'b000000000000000000000000000000001xx:
   wdata <= 32'h1d;
                                 374.
   wdata <= 32'h1e;
                                 wdata <= 32'h1f;
                                 wdata <= 32'h20;
377.
                                 default: wdata <= 32'h00;</pre>
378.
                             endcase
379.
                         end
380.
                         mul_func:wdata<=mul_res;</pre>
381.
                         default:wdata<=32'b0;</pre>
382.
                     endcase
383.
                 end
384.
385.
                 lb_op,lbu_op,lh_op,lhu_op: wdata<=load_data;</pre>
386.
387.
                 CP0_op:wdata<=(rs == mfc0_rs)?cp0_rdata:alu_res;</pre>
388.
389.
                 default: wdata<=alu res;</pre>
390.
             endcase
```

```
391.
            end
392.
            //PCRegFile
393.
394.
            always@(*)
395.
            begin
396.
                case(op)
397.
                     R_type_op :
398.
                     begin
                          case(func)
399.
400.
                              jr_func : pc_out<=rdata1;</pre>
401.
402.
                              jalr_func : pc_out<=rdata1;</pre>
403.
                              syscall_func,break_func,teq_func:
404.
                                                 pc_out<=exc_addr;</pre>
405.
                              default : pc_out<=npc;</pre>
                          endcase
406.
407.
                     end
408.
                     j_op,jal_op : pc_out<=pc_jump;</pre>
409.
                     beq_op : pc_out<=(rdata1 == rdata2)?pc_branch:npc;</pre>
410.
                     bne_op : pc_out<=(rdata1!=rdata2)?pc_branch:npc;</pre>
411.
412.
                     CP0_op:
413.
                     begin
414.
                          case(func)
415.
                              eret_func : pc_out<=exc_addr;</pre>
416.
                              default : pc_out<=npc;</pre>
417.
                          endcase
418.
                     end
419.
                     bgez_op:
420.
                          pc_out<=(rdata1[31] == 0)?pc_branch:npc;</pre>
421.
                     default : pc_out<=npc;</pre>
422.
                endcase
423.
            end
424.
425.
            //CP0
426.
            always@(*)
427.
            begin
428.
                if(op == ex_op1)
429.
                begin
430.
                     case(func)
431.
                          syscall_func : cause<=SYS_ERR;</pre>
432.
                          teq_func :cause<=TEQ_ERR;</pre>
                          break_func:cause<=BREAK_ERR;</pre>
433.
                          default : cause<=4'b0000;</pre>
434.
```

```
435.
                     endcase
436.
                end
437.
            end
438.
439.
            //MDU
440.
            always@(*)
441.
            begin
442.
                if(op == ex_op1)
443.
                begin
444.
                     case(func)
445.
                         multu func : mdu op<=MDU multu;</pre>
446.
                         div_func
                                      : mdu_op<=MDU_div;</pre>
447.
                         divu_func : mdu_op<=MDU_divu;</pre>
448.
                         mthi_func : mdu_op<=MDU_mthi;</pre>
449.
                         mtlo_func : mdu_op<=MDU_mtlo;</pre>
                         default
450.
                                    : mdu_op<=MDU_default;</pre>
451.
                     endcase
452.
                end
453.
                else
454.
                     mdu_op <= MDU_default;</pre>
455.
            end
456.
       endmodule
```

### (13) Divider 模块:分频器模块,调试下板使用

```
1.`timescale 1ns / 1ps
2.
3.
4. module Divider(
      input clk,
      input rst_n,
6.
7.
      output reg clk_out
8.
9.
       reg [31:0] count3=32'd0; //50,000,000 分频
10.
        //50,000,000 分频
11.
        always @(posedge clk)
12.
        begin
13.
            if(!rst_n)
14.
            begin
15.
            count3 <= 1'b0;
16.
            clk_out <= 0;</pre>
17.
            end
18.
            else if(count3 == 32'd50000000)
19.
            begin
```

(14) Seg7x16 模块: 七段数码管,下板时实时将执行的指令显示在七段数码管上。

```
1.`timescale 1ns / 1ps
2.
3.
4. module seg7x16(
5.
      input clk,
6.
      input reset,
7.
      input cs,
      input [31:0] i_data,
                                //需要数码管输出的内容
8.
9.
      output [7:0] o_seg,
                                //输出内容
                                 //片选信号
        output [7:0] o_sel
10.
11.
        );
12.
13.
        reg [14:0] cnt;
14.
         always @ (posedge clk, posedge reset)
15.
          if (reset)
16.
            cnt <= 0;
          else
17.
18.
            cnt <= cnt + 1'b1;</pre>
19.
20.
        wire seg7_clk = cnt[14];
21.
22.
         reg [2:0] seg7_addr;
23.
24.
         always @ (posedge seg7_clk, posedge reset)
25.
           if(reset)
26.
              seg7_addr <= 0;</pre>
27.
            else
28.
              seg7_addr <= seg7_addr + 1'b1;</pre>
29.
30.
         reg [7:0] o_sel_r;
31.
32.
         always @ (*)
33.
           case(seg7_addr)
```

```
34.
              7 : o_sel_r = 8'b01111111;
35.
              6 : o sel r = 8'b10111111;
              5 : o_sel_r = 8'b11011111;
36.
              4 : o_sel_r = 8'b11101111;
37.
              3 : o_sel_r = 8'b11110111;
38.
39.
              2 : o_sel_r = 8'b11111011;
40.
              1 : o_sel_r = 8'b11111101;
41.
              0 : o_sel_r = 8'b11111110;
42.
            endcase
43.
44.
         reg [31:0] i data store;
45.
         always @ (posedge clk, posedge reset)
46.
           if(reset)
              i_data_store <= 0;</pre>
47.
48.
            else if(cs)
49.
              i data store <= i data;</pre>
50.
51.
         reg [7:0] seg_data_r;
52.
         always @ (*)
53.
           case(seg7_addr)
54.
              0 : seg_data_r = i_data_store[3:0];
55.
              1 : seg_data_r = i_data_store[7:4];
56.
              2 : seg data r = i data store[11:8];
57.
              3 : seg_data_r = i_data_store[15:12];
58.
              4 : seg_data_r = i_data_store[19:16];
59.
              5 : seg_data_r = i_data_store[23:20];
60.
              6 : seg_data_r = i_data_store[27:24];
61.
              7 : seg_data_r = i_data_store[31:28];
62.
            endcase
63.
64.
         reg [7:0] o_seg_r;
         always @ (posedge clk, posedge reset)
65.
66.
           if(reset)
67.
              o_seg_r <= 8'hff;
68.
            else
69.
              case(seg_data_r)
                    4'h0 : o_seg_r <= 8'hC0;
70.
71.
                    4'h1 : o_seg_r <= 8'hF9;
72.
                    4'h2 : o_seg_r <= 8'hA4;
73.
                    4'h3 : o_seg_r <= 8'hB0;
74.
                    4'h4 : o_seg_r <= 8'h99;
75.
                    4'h5 : o_seg_r <= 8'h92;
76.
                    4'h6 : o_seg_r <= 8'h82;
77.
                    4'h7 : o_seg_r <= 8'hF8;
```

```
78.
                    4'h8 : o_seg_r <= 8'h80;
79.
                    4'h9 : o seg r <= 8'h90;
80.
                    4'hA : o_seg_r <= 8'h88;
81.
                    4'hB : o_seg_r <= 8'h83;
82.
                    4'hC : o_seg_r <= 8'hC6;
83.
                4'hD : o_seg_r <= 8'hA1;
84.
                    4'hE : o_seg_r <= 8'h86;
85.
                    4'hF : o_seg_r <= 8'h8E;
86.
              endcase
87.
         assign o sel = o sel r;
89.
         assign o_seg = o_seg_r;
91. endmodule
```

# 四、测试/调试过程

(1) 前仿真测试模块:

Cpu\_tb.v:前仿真模块通过实时将 pc, inst, 和每个寄存器的值打印到一个 txt 文件中通过文件中的内容和 MARS 中逐步执行的内容进行比较来调试。

```
1. `timescale 1ns / 1ps
2.
3.
4. module cpu_tb;
5.
                   //时钟信号
6.reg clk;
7. reg rst;
                     //复位信号
8.wire [31:0] inst; //要执行的指令
9.wire [31:0] pc;
                    //下一条指令的地址
10. reg [31:0] cnt; //计数器,已经执行了几条指令
11. integer file_open;
12.
13. initial
14. begin
15.
       clk = 1'b0;
16.
    rst = 1'b1;
       #50 \text{ rst} = 1'b0;
17.
18.
       cnt = 0;
19. end
21. always #50 clk = \simclk;
22.
```

```
23. always @ (posedge clk) begin
24.
       cnt = cnt + 1'b1;
25.
       if(1)begin
           file_open = $fopen("C:\\Users\\14864\\Desktop\\output_my.txt"
26.
   , "a+");
27.
           $fdisplay(file_open, "OP: %d", cnt);
           $fdisplay(file open, "Instr addr = %h", sc inst.inst);
28.
29.
           $fdisplay(file_open, "$regfile0 = %h", sc_inst.sccpu.cpu_ref.
   array reg[0]);
           $fdisplay(file_open, "$regfile1 = %h", sc_inst.sccpu.cpu_re
30.
   f.array reg[1]);
           $fdisplay(file_open, "$regfile2
                                            = %h", sc_inst.sccpu.cpu_re
31.
   f.array_reg[2]);
           $fdisplay(file_open, "$regfile3 = %h", sc_inst.sccpu.cpu_re
32.
   f.array_reg[3]);
           $fdisplay(file open, "$regfile4 = %h", sc inst.sccpu.cpu ref
33.
   .array_reg[4]);
34.
           $fdisplay(file_open, "$regfile5 = %h", sc_inst.sccpu.cpu_ref
   .array_reg[5]);
           $fdisplay(file_open, "$regfile6 = %h", sc_inst.sccpu.cpu_ref
35.
   .array_reg[6]);
           $fdisplay(file_open, "$regfile7 = %h", sc_inst.sccpu.cpu_ref
36.
   .array reg[7]);
37.
           $fdisplay(file_open, "$regfile8 = %h", sc_inst.sccpu.cpu_ref
   .array_reg[8]);
38.
           $fdisplay(file_open, "$regfile9 = %h", sc_inst.sccpu.cpu_ref
   .array_reg[9]);
39.
           $fdisplay(file_open, "$regfile10 = %h", sc_inst.sccpu.cpu_re
   f.array_reg[10]);
           $fdisplay(file_open, "$regfile11 = %h", sc_inst.sccpu.cpu_r
40.
   ef.array_reg[11]);
41.
           $fdisplay(file_open, "$regfile12 = %h", sc_inst.sccpu.cpu_r
   ef.array_reg[12]);
42.
           $fdisplay(file_open, "$regfile13 = %h", sc_inst.sccpu.cpu_r
   ef.array_reg[13]);
           $fdisplay(file_open, "$regfile14 = %h", sc_inst.sccpu.cpu_r
43.
   ef.array reg[14]);
           $fdisplay(file_open, "$regfile15 = %h", sc_inst.sccpu.cpu_r
44.
   ef.array_reg[15]);
           $fdisplay(file_open, "$regfile16 = %h", sc_inst.sccpu.cpu_r
45.
   ef.array_reg[16]);
46.
           $fdisplay(file_open, "$regfile17 = %h", sc_inst.sccpu.cpu_r
   ef.array reg[17]);
```

```
47.
           $fdisplay(file_open, "$regfile18 = %h", sc_inst.sccpu.cpu_r
   ef.array reg[18]);
           $fdisplay(file_open, "$regfile19 = %h", sc_inst.sccpu.cpu_r
48.
   ef.array_reg[19]);
           $fdisplay(file_open, "$regfile20 = %h", sc_inst.sccpu.cpu_r
49.
   ef.array_reg[20]);
           $fdisplay(file open, "$regfile21 = %h", sc inst.sccpu.cpu r
50.
   ef.array_reg[21]);
           $fdisplay(file_open, "$regfile22 = %h", sc_inst.sccpu.cpu_r
   ef.array_reg[22]);
52.
           $fdisplay(file_open, "$regfile23 = %h", sc_inst.sccpu.cpu_r
   ef.array_reg[23]);
           $fdisplay(file_open, "$regfile24 = %h", sc_inst.sccpu.cpu_r
53.
   ef.array_reg[24]);
54.
           $fdisplay(file_open, "$regfile25 = %h", sc_inst.sccpu.cpu_r
   ef.array reg[25]);
55.
           $fdisplay(file_open, "$regfile26 = %h", sc_inst.sccpu.cpu_r
   ef.array_reg[26]);
           $fdisplay(file_open, "$regfile27 = %h", sc_inst.sccpu.cpu_r
56.
   ef.array_reg[27]);
57.
           $fdisplay(file_open, "$regfile28 = %h", sc_inst.sccpu.cpu_r
   ef.array_reg[28]);
58.
           $fdisplay(file open, "$regfile29 = %h", sc inst.sccpu.cpu r
   ef.array_reg[29]);
           $fdisplay(file_open, "$regfile30 = %h", sc_inst.sccpu.cpu_r
   ef.array_reg[30]);
           $fdisplay(file_open, "$regfile31 = %h", sc_inst.sccpu.cpu_r
60.
   ef.array_reg[31]);
61.
           $fdisplay(file_open, "$pc = %h\n", sc_inst.pc);
62.
           $fclose(file_open);
63.
       end
64. end
65.
66. sccomp_dataflow sc_inst(
67.
       .clk_in(clk),
       .reset(rst),
68.
69.
       .inst(inst),
70.
       .pc(pc)
71.);
72. endmodule
```

#### (2) 后仿真测试模块


后仿真模块与前仿真模块基本一致,因为 Modelsim 不支持\$display 函数,所以需要把所有的打印函数注释掉使用:

```
1.`timescale 1ns / 1ps
2.
3.
4. module cpu_tb;
5.
6.reg clk;
                     //时钟信号
7. reg rst;
                     //复位信号
8.wire [31:0] inst; //要执行的指令
9.wire [31:0] pc;
                     //下一条指令的地址
10. reg [31:0] cnt; //计数器,已经执行了几条指令
11. integer file open;
12.
13. initial
14. begin
15.
       clk = 1'b0;
16.
       rst = 1'b1;
17.
       #50 \text{ rst} = 1'b0;
18. cnt = 0;
19. end
20.
21. always #50 clk = ~clk;
22.
23.
24. sccomp_dataflow sc_inst(
25.
       .clk_in(clk),
26.
       .reset(rst),
27.
       .inst(inst),
28.
      .pc(pc)
29.);
30. endmodule
```

# 五、实验结果分析

(该部分可截图说明)

(1) 前仿真实验结果:




(2) 后仿真实验结果:





后仿真下可以明显看出波形延迟

## (3) 下板实验结果

下板后在控制合适的时钟周期下大约会 1s 左右显示一个指令的内容,下面简单列出几条:







# 六、结论

本次 54 条单周期 CPU 各部件编写与连接正确,能够在本地顺利通过前仿真,后仿真以及下板实验,同时也能在网站上测试通过。

# 七、心得体会及建议

## 1、心得体会

对于这种大型的 CPU 设计实验,前期对程序合理的分块以及良好的注释有助于编写效率和正确性的提高。

本次 54 条 CPU 的编写就很大程度上利用了之前 31 条指令编写的成果,因为在之前 31 条指令 cpu 的编写时就着重注意了程序的分块性,所以在额外拓展 23 条指令时,只需要单独编写其对应的模块,最后统一连接即可,原来的 31 条指令的实现并没有做很大改动。

本次 CPU 设计时也出现了一些错误,比如之前为了简便,我对于数据选择器大部分都是用三目运算符去替代,结果导致在拓展乘法指令时,有一个控制信号忘记加入原来三目运算符的条件中导致乘法运算取的寄存器出错,另外还有,在 31 条 cpu 编写时为了简单起见,DMEM 模块的编写我都直接以 32 位为一个单位进行编址,但是新增的 LB,SB 等指令是对内存取字节,所以在本次的编写中我将 DMEM 模块更改为了更标准的以字节为单位编址的形式,可拓展性也大大提高。

## 2、建议

建议之后提供的测试 coe 文件可以同时包括对应的 MARS 指令对照文件,方便测试每条指令的正确性。