


Trabajo Final

Microarquitecturas y Softcores

Detector de períodos de un tren de pulsos con FPGA (IP CORE & CORTEX A9)



Autor: Ing. Fabián Ezequiel Urdaniz

Docente: Ing. Nicolás Álvarez

Fecha: Agosto 2020



Índice:

Descripción de trabajo	3
Objetivos	3
Nuevos elementos de trabajo	3
Actualizando el nuevo código del detector	4
IP DETECTOR Detector ip v1 Detector ip v1 S AXI Detector IP - Propiedades	5 5 6 7
ZYNQ A9 sistema procesador Bloque de diseño Zynq ZYNQ - Propiedades	8 8 8
Sistema wrapper (integrado)	9
Aplicación Core detector App Verificación del hardware exportado Xilinx SDK Código - Aplicación core detector header Código - Aplicación detector fuente	9 9 10 10 11
BITSTREAM Fallas en generación de Bitstream Solución en generación de Bitstream	12 12 12
Conexión remota FPGA Error en programación remota de FPGA remota Desconexión del puerto ttyUSB	13 13 14
Conclusión	15

Descripción de trabajo

Este mini proyecto busca implementar con IP CORE y CORTEX A9 la detección de un tren de pulsos emitidos por un radar y lograr determinar su periodo de manera sincrónica.

El trabajo es la continuación del proyecto final de la materia Circuitos lógicos programables y cómo se habíamos expresado no tiene relación directa con el proyecto de finalización de carrera pero se desprende de un proyecto mayor que tiene como objetivo el control de señales de un radar con FPGA

Objetivos

Desarrollar un bloque de hardware digital en lenguaje VHDL (IP Core) que integre un sistema base de procesamiento junto con el micro Cortex A9. El funcionamiento del mismo será implementado a través de un código C. El sistema debe ser capaz de detectar el período de una señal del tipo tren de pulsos y emitir una señal de detección cuya duración es el período calculado. En caso de fallas o errores emitir una señal de falla. Estos eventos deben ser informados en los correspondientes registros.

Nuevos elementos de trabajo

Se propone implementar un detector con las siguientes entradas, salidas y registros:

Entradas:

- Clock (reloj interno).
- Señal entrada (secuencia).

Salidas:

- Señal de detección.
- Señal de falla.

Lenguaje:

- VHDL.
- C.

Nuevos registros:

- Detect : Logic_vector (31 downto 0).
- Error: Logic vector (31 downto 0).

Con las capacidades de detectar el tren de pulsos, determinar su periodo y emitir una señal de detección de igual duración que el periodo detectado. Además en caso de fallas o errores se emite una señal de falla. Estos eventos son informados en los correspondientes registros.

El sistema anterior estaba compuesto principalmente por un componente detector de señal y su implementación se basó en::

- Máquinas de estados.
- Conversiones.
- Contadores.
- Combinacionales.

El nuevo sistema propuesto está compuesto principalmente por un IP CORE detector y un sistema de procesamiento ZYNQ7

- Registros 32bits
- IP CORE DETECTOR
- ZYNQ Cortex-A9
- Vivado SDK

Actualizando el nuevo código del detector

Adaptamos el código viejo de detector.vhd a los nuevos objetivos del trabajo. Agregamos nuevos registros que tienen como función principal almacenar la detección de periodos y fallas. En la imagen podemos observar los registros.

```
4 ----- entity detector FSM -----
  library IEEE;
  use IEEE.std logic 1164.all;
  use IEEE.numeric_std.all;
  entity detector is
9
        port(
            ----- i/o -----
1
           sig_secuencia_i : in std_logic; -- signal in.
clk_i : in std_logic; -- clock.
sig_detec_o : out std_logic; -- detec signal out.
fail_o : out std_logic; -- fail.
3
1
5
            ----- new registros -----
5
      detc_o : out std_logic_vector(31 downto 0);
err_o : out std_logic_vector(31 downto 0)
3
  end detector;
```

La actualización de los registros se realiza dentro del proceso de transiciones en los cambios de la máquina de estado.

```
if (estado_actual = D) then
   detc_o <= std_logic_vector(to_unsigned(1,32));
else
   detc_o <= std_logic_vector(to_unsigned(0,32));
end if;

------ new registors err_o
if (estado_actual = E) then
   err_o <= std_logic_vector(to_unsigned(1,32));
else
   err_o <= std_logic_vector(to_unsigned(0,32));
end if;</pre>
```

IP DETECTOR

Para crear el bloque de hardware detector ip vamos a utilizar como base las plantillas de core que ofrece el vivado. En cada paso se fue modificando y adaptando a las necesidades del proyecto. Los archivos principales son detector_ip_v1_0.vhd y detector_ip_v1_0_S_AXI.vhd

Detector ip v1

Declaramos los puertos del detector que van a conectarse al exterior.

Declaramos los puertos del componente.

```
architecture arch_imp of detector_ip_vl_0 is

-- component declaration

component detector_ip_vl_0_S_AXI is
    generic (
    C_S_AXI_DATA_WIDTH : integer := 32;
    C_S_AXI_ADDR_WIDTH : integer := 4
    );
    port (

SIG_SECUENCIA_i : in std_logic;
    CLK_i : in std_logic;
    SIG_DETEC_0 : out std_logic;
    FAIL_0 : out std_logic;
```

Conectamos los puertos de la instancia.

Detector ip v1 S AXI

Declaramos los puertos del detector.

Declaramos el componente detector y las señales auxiliares para los registros.


Conectamos los puertos de la instancia.

Actualizamos los registros de trabajo.

```
process (slv_reg0_detc, slv_reg1_err, slv_reg2, slv_reg3, axi_araddr, S_AXI_ARESETN, slv_reg_rden)
variable loc_addr:std_logic_vector(OPT_MEM_ADDR_BITS downto 0);
      - Address decoding for reading registers
    loc_addr := axi_araddr(ADDR_LSB + OPT_MEM_ADDR_BITS downto ADDR_LSB);
    case loc addr is
      when b"00" =>
         reg_data_out <= slv_reg0_detc;
      when b"01" =>
        reg_data_out <= slv_reg1_err;
      when b"10" =>
         reg_data_out <= slv_reg2;
      when b"11" =>
         reg_data_out <= slv_reg3;
      when others =>
         reg_data_out <= (others => '0');
    end case;
end process;
```

Detector IP - Propiedades

El bloque de hardware detector ip.




ZYNQ A9 sistema procesador

El procesador incluido en el kit de Arty Z7-10 y las facilidades de configuración que ofrece el vivado permite un manejo adecuado para las aplicaciones sencillas.


Bloque de diseño Zynq

Presenta los siguiente configuraciones:




ZYNQ - Propiedades

El procesador de trabajo.



Sistema wrapper (integrado)

Realizadas las interconexiones podemos observar que nuestro sistema está compuesto por, processor system reset, axi interconnect, zynq7 processing system y detector_ip:



Aplicación Core detector App

Utilizando las facilidades que brinda el SDK se desarrolló el software embebido que realiza la lectura de los registros e imprime por la terminal los resultados.

Verificación del hardware exportado

System wrapper permite conocer los cores exportados.



Xilinx SDK

Partiendo de las plantillas empty que ofrece el SDK se importó el programa base.

```
▶ ⋒ Includes
 Debug
 ▼ 1 STC
  ▶ 🖟 core_detector_app.c
                                          Peripheral Drivers
    🔁 lscript.ld
                                          Drivers present in the Board Support Package.
    README.txt
                                               core_detector_ip core_detector_ip
    Xilinx.spec
                                                      ps7_afi_0 generic
@ core_detector_app_bsp
                                                      ps7_afi_1 generic
▼ # system wrapper hw platform 0
                                                      ps7 afi 2 generic
 core_detector_ip_v1_0
   @ ps7_init_gpl.c
   ps7 init gpl.h
   g ps7 init.c
   B ps7 init.h
   ps7 init.html
   ps7 init.tcl
   system wrapper.bit
  system.hdf
```

Código - Aplicación core detector header

Al importar el hardware el SDK define las variables y las funciones a usar con el nombre del ip core en nuestro caso "CORE DETECTOR IP". Las funciones obtenidas son de lectura y escritura de registros.

Código - Aplicación detector fuente


El programa principal parte de los ejemplos dados en la materia. Comienza imprimiendo por terminal el inicio del programa y luego repite la lectura de los registros usando las función DETECTOR IP_ ReadReg cuyos argumentos son la dirección base del core y el offset correspondiente al registro que deseamos leer. Los registros son impresos por terminal en cada ciclo.

```
#include "xparameters.h"
#include "xil_io.h"
#include "core_detector_ip.h"
int main (void) {
    //--- Variables --
    int detec = 99;
    int fail = 99;
    //-- Inicializacion de programa ---
    xil_printf("-- Detector de tren de pulsos con IP detector propio --\r\n");
    while (1){
        //-- Read reg0 -- detec
        detec = CORE_DETECTOR_IP_mReadReg(XPAR_CORE_DETECTOR_IP_S_AXI_BASEADDR,CORE_DETECTOR_IP_S_AXI_SLV_REG0_OFFSET);
        //-- Read reg1 -- fail
        fail = CORE_DETECTOR_IP_mReadReg(XPAR_CORE_DETECTOR_IP_S_AXI_BASEADDR,CORE_DETECTOR_IP_S_AXI_SLV_REG1_OFFSET);
        xil_printf("detector tren de pulso: %d\r\n", detec);
        xil_printf("falla en deteccion: %d\r\n", fail);
        sleep(1);
    }
}
```

BITSTREAM

Fallas en generación de Bitstream

El proyecto logra pasar con éxito los procesos de síntesis e implementación, pero al momento de generar el bitstream ocurren errores que lo detienen. El estado indicado por la ventana messages hace referencia a problemas con las entradas y salidas externas del detector ip. Aun después de analizar y corregir algunos errores en los bloques de hardware del detector ip la falla persiste.




Sin el bitstream no se puede exportar el hardware completo al SDK para darle continuidad y programar la FPGA.

Solución en generación de Bitstream

El problema como indica el error provenía del auto nombrado que realiza el vivado cuando agregamos un IP nuevo asignando la el "_0" a cada salida y entrada. La solución fue renombrar las salidas y entradas.



Luego de la corrección se puedo generar el .bit





Conexión remota FPGA

La conexión remota con el servidor se realiza con éxito. Pero no logra la conexión con el ttyUSB del kit.

Error en programación remota de FPGA remota

Visualización del proceso de programación. Después de varios intentos y solicitudes de programar con SDK la falla persiste.






Desconexión del puerto ttyUSB


Falla al conectarse al ttyUSB1



Éxito al conectarse al ttyUSB0



Desde el minicom



No hay conexión con el kit.

Conclusión

Se completaron todas las etapas del proyecto desde la creación y adaptación de un IP CORE propio hasta la interacción con el procesador CORTEX A9 del ZYNQ. Si bien la funcionalidad del sistema completo depende de las entradas y salidas externas de la placa. Los registros de eventos son detectados e impresos por la terminal.

Se generó el BITSTREAM.

Se logró establecer la conexión remota pero no se puede acceder al KIT FPGA.

Los resultados obtenidos son los esperados. Continúa la depuración de errores para grabar la FPGA en forma remota y probar el sistema completo.