
# Detector de períodos de un tren de pulsos con FPGA (IP CORE & CORTEX A9)








Autor: Ing. Fabian Ezequiei Ordaniz Docente: Ing. Nicolás Álvarez CESE -Microarquitecturas v Softcores

# Descripción de trabajo

Este mini proyecto busca implementar con IP CORE y CORTEX A9 la detección de un tren de pulsos emitidos por un radar y lograr determinar el periodo de estos de manera sincrónica.





#### Introducción

El trabajo es la continuación del proyecto final de la materia Circuitos lógicos programables y cómo se habíamos expresado no tiene relación directa con el proyecto de finalización de carrera pero se desprende de un proyecto mayor que tiene como objetivo el control de señales de un radar con FPGA.

### Objetivo

Desarrollar un bloque de hardware digital en lenguaje VHDL (IP Core) que integre un sistema base de procesamiento junto con el micro Cortex A9. El funcionamiento del mismo será implementado a través de un código C. El sistema debe ser capaz de detectar el período de una señal del tipo tren de pulsos y emitir una señal de detección cuya duración es el período calculado. En caso de fallas o errores emitir una señal de falla. Estos eventos deben ser informados en los correspondientes registros.

# Elementos de trabajo anteriores



Máquinas de estados



Conversiones Contadores



Combinacionales



Vivado - VHDL

La implementación se basó en los temas desarrollados en la materia.

El sistema está compuesto principalmente por un componente detector de señal con

#### Entradas:



Clock (reloj interno).



Señal entrada (secuencia).

#### Salidas:



Señal de detección.



Señal de falla.

# Elementos de trabajo agregados



Registros 32bits



IP CORE DETECTOR



ZYNQ - Cortex-A9



Vivado - SDK

La implementación se basó en los ejemplos desarrollados en la materia.

El sistema está compuesto principalmente por un IP CORE detector y un sistema de procesamiento ZYNQ7

### Lenguaje:



**VHDL** 



C

#### Salidas:



Detect: Logic\_vector (31 downto 0)



Error: Logic\_vector (31 downto 0)

## Nuevo IP Detector

## Detector\_ip\_v1

```
entity detector ip v1 0 is
   generic (
       C S AXI DATA WIDTH : integer := 32;
       C S AXI ADDR WIDTH : integer := 4
   );
   port (
       -- Users to add ports here
                                              architecture arch imp of detector ip v1 0 is
                                                   -- component declaration
       sig secuencia i : in std logic;
                                                   component detector ip v1 0 S AXI is
       clk i
                      : in std logic;
                                                       generic (
                      : out std logic;
       sia detec o
                                                       C S AXI DATA WIDTH : integer
                                                                                          := 32;
       fail o
                      : out std logic;
                                                       C S AXI ADDR WIDTH : integer
                                                                                                      -- Instantiation of Axi Bus Interface S AXI
                                                                                                     detector ip v1 0 S AXI inst : detector ip v1 0 S AXI
                                                       port (
                                                                                                         generic map (
                                                                                                             C S AXI DATA WIDTH => C S AXI DATA WIDTH,
                                                       SIG SECUENCIA i : in std logic;
                                                                                                             C S AXI ADDR WIDTH => C S AXI ADDR WIDTH
                                                       CLK i
                                                                        : in std logic;
                                                       SIG DETEC o
                                                                        : out std logic;
                                                                                                         port map (
                                                                         : out std logic;
                                                       FAIL o
                                                                                                             SIG SECUENCIA i => sig secuencia i.
                                                                                                             CLK i=> clk i,
                                                                                                             SIG DETEC o=> sig detec o,
                                                                                                             FAIL o => fail o,
```

## Nuevo IP Detector

### Detector\_ip\_v1\_S\_AXI

```
entity detector_ip_vl_0_S_AXI is
    generic (
        C_S_AXI_DATA_WIDTH : integer := 32;
        -- Width of S_AXI address bus
        C_S_AXI_ADDR_WIDTH : integer := 4
);
port (
        -- Users to add ports here

        SIG_SECUENCIA_i : in std_logic;
        CLK_i : in std_logic;
        SIG_DETEC_o : out std_logic;
        FAIL_o : out std_logic;
```


```
----- signal -----
signal slv reg0 detc: std logic vector(31 downto 0);
signal slv reg1 err: std logic vector(31 downto 0);
----- componente detector
component detector is
   port(
      ----- 1/0 -----
                                            -- signal in.
      sig secuencia i : in std logic;
                    : in std logic;
                                            -- clock.
                   : out std logic;
       sig detec o
                                            -- detec sign
                    : out std logic;
                                            -- fail.
      ----- Registros -----
                    : out std logic vector(31 downto 0);
       detc o
      err o
                    : out std logic vector(31 downto 0)
end component:
```

## Nuevo IP Detector


## Detector\_ip\_v1\_S\_AXI

```
process (slv reg0 detc, slv reg1 err, slv reg2, slv reg3, axi araddr, S AXI ARESETN, slv reg rden)
variable loc addr :std logic vector(OPT MEM ADDR BITS downto 0);
begin
   -- Address decoding for reading registers
   loc addr := axi araddr(ADDR LSB + OPT MEM ADDR BITS downto ADDR LSB);
   case loc addr is
     when b"00" =>
        reg data out <= slv reg0 detc;
     when b"01" =>
        reg data out <= slv reg1 err;
     when b"10" =>
       req data out <= slv req2;
     when b"11" =>
       reg data out <= slv reg3;
     when others =>
        reg data out <= (others => '0');
   end case:
end process;
```

# Detector IP - Propiedades




# Sistema procesador - ZYNQ -A9



# ZYNQ - Propiedades



# Sistema integrado



## Xilinx SDK

▶ ⋒ Includes Debug ▼ STC ▶ core detector app.c S lscript.ld README.txt Xilinx.spec core detector app bsp system wrapper hw platform 0 ► core detector ip v1 0 @ ps7\_init\_gpl.c ps7 init gpl.h @ ps7 init.c B ps7 init.h ps7 init.html ps7 init.tcl system wrapper.bit system.hdf

# System wrapper

#### **Design Information**

Target FPGA Device: 7z010

Part: xc7z010clg400-1 Created With: Vivado 2018.1

Created On: Mon Aug 24 15:05:37 2020

#### Address Map for processor ps7\_cortexa9\_[0-1]

Cell	Base Addr	High Addr	Slave I/f	N
core_detector_ip	0x43c00000	0x43c0ffff	S_AXI	F
ps7_intc_dist_0	0xf8f01000	0xf8f01fff		R
7!- 0	0000-000	0000-666		_

#### **Peripheral Drivers**

Drivers present in the Board Support Package.

```
core_detector_ip core_detector_ip
ps7_afi_0 generic
ps7_afi_1 generic
ps7_afi_2 generic
```


# Código - Aplicación Detector

```
#ifndef CORE DETECTOR IP H
 #define CORE DETECTOR IP H
#include "xil types.h"
 #include "xstatus.h"
 #define CORE DETECTOR IP S AXI SLV REGO OFFSET 0
 #define CORE DETECTOR IP S AXI SLV REG1 OFFSET 4
 #define CORE DETECTOR IP S AXI SLV REG2 OFFSET 8
 #define CORE DETECTOR IP S AXI SLV REG3 OFFSET 12
 #define CORE DETECTOR IP mWriteReg(BaseAddress, RegOffset, Data) \
     Xil Out32((BaseAddress) + (RegOffset), (u32)(Data))
 #define CORE DETECTOR IP mReadReg(BaseAddress, RegOffset) \
     Xil In32((BaseAddress) + (RegOffset))
 XStatus CORE DETECTOR IP Reg SelfTest(void * baseaddr p);
 #endif
```

# Código - Aplicación Detector

```
#include "xparameters.h"
#include "xil io.h"
#include "core detector ip.h"
int main (void) {
   //--- Variables --
   int detec = 99;
   int fail = 99;
   //-- Inicializacion de programa ---
   xil printf("-- Detector de tren de pulsos con IP detector propio --\r\n");
   while (1){
   //-- Read reg0 -- detec
   detec = CORE DETECTOR IP mReadReg(XPAR CORE DETECTOR IP S AXI BASEADDR, CORE DETECTOR IP S AXI SLV REGO OFFSET);
   //-- Read regl -- fail
    fail = CORE DETECTOR IP mReadReg(XPAR CORE DETECTOR IP S AXI BASEADDR, CORE DETECTOR IP S AXI SLV REG1 OFFSET);
   xil printf("detector tren de pulso: %d\r\n", detec);
   xil printf("falla en deteccion: %d\r\n", fail);
    sleep(1);
```

# FALLAS en BITSTREAM



# RUN SYNTHESIS




## RUN IMPLEMENT



Errores en la generación de BITSTREAM



# SOLUCIÓN en BITSTREAM




# RUN SYNTHESIS IMPLEMENT

ame	Constraints	Status	
√ synth_1 (active)	constrs_1	synth_design Con	
√ impl_1	constrs_1	write_bitstream Con	
Out-of-Context Module Runs			
√ system		Submodule Runs Co	
	system_pr	synth_design Comp	
✓ system_core_detector_ip_0_0_synth_1	system_c	synth_design Comp	
√ system_rst_ps7_0_100M_0_synth_1	system_rs	synth_design Comp	
√ system_auto_pc_0_synth_1	system_a	synth_design Comp	

# Generación de BITSTREAM



# FALLAS en programación remota




# Conexión remota



Errores en la programación



# FALLAS en conexión kit FPGA



Conexión remota ttyUSBo



Errores conexión ttyUSB1



## Conclusiones



Se completaron todas las etapas del proyecto desde la creación y adaptación propia de un IP CORE propia hasta la interacción con el procesador CORTEX A9 del ZYNQ. Si bien la funcionalidad del sistema completo depende de las entradas y salidas externas de la placa. Los registros de eventos son detectados e impresos por la terminal.



Se pudoo generar BITSTREAM. No se puede acceder al KIT FPGA.



Los resultados obtenidos son los esperados.

¿ Preguntas ?



## Fin

¡¡Muchas gracias por su atención!!

Consultas: <u>urdanizezequiel@gmail.com</u>