

Development of a Heterogeneous Reconfigurable CGRA Cell

Avance de resultados y analisis de desempeno

Duarte Sanchez David Jimenez Ulate Eddy Ruiz Rivera Jeffrey Esquivel Arias
Fabian Zuniga Ramirez Jose Eduardo

Escuela de Ingenieria en Electronica
Instituto Tecnologico de Costa Rica

2026

- Las CGRA ofrecen un punto intermedio entre flexibilidad (FPGA) y eficiencia (ASIC).
- En arreglos homogéneos hay subutilización de recursos cuando la carga no coincide con el tipo de PE.
- Propuesta: CGRA heterogénea con celdas especializadas para mejorar uso de recursos y desempeño.

Objetivo del trabajo

- Diseñar y validar una celda reconfigurable heterogenea para CGRA.
- Integrar:
 - Celdas de ruteo
 - Celdas de memoria distribuida
 - Celda escalar
 - Celda vectorial
 - Celda MAC
- Evaluar comportamiento funcional y metricas de rendimiento mediante SystemC + Vitis HLS.

Arquitectura propuesta (2x2)

- Topologia base: malla 2×2 (escalable).
- Interconexion NoC con credit-based flow control.
- Interfaz tipo RISC-V (CSR/DMA) para configuracion y ejecucion.
- Enfoque modular para explorar variantes temporales y espaciales.

- Modelado y simulacion funcional en SystemC.
- Flujo HLS (Vitis 2024.1):

csim $\rightarrow$ *csynth* $\rightarrow$ *cosim* $\rightarrow$ *export_design*

- Caso de estudio principal: **sum-reduction**.
- Comparacion entre mapeo:
 - Temporal (1 celda MAC reutilizada)
 - Espacial (4 celdas escalares)

- Suite de regresion:
 - 19 testbenches SystemC
 - 139 aserciones
 - 0 fallos funcionales
- Sum-reduction end-to-end: **PASS**.
- Validacion cruzada HLS (csim): **PASS**.

Uso de recursos (post-synthesis)

Recurso	Temporal (MAC)	Espacial (Scalar)	Espacial/Temporal
LUT	1205	3857	3.20×
FF	1551	5230	3.37×
DSP	3	12	4.00×
SRL	0	20	–
BRAM	0	0	–

Metricas especiales (sum-reduction)

Metrica	Temporal	Espacial	Espacial/Temporal
Operations per second (OP/s)	19.63 MOP/s	17.97 MOP/s	0.92×
Latencia promedio por operacion	50.95 ns/op	55.65 ns/op	1.09×
Tasa de utilizacion	79.7 %	47.8 %	0.60×

- Costo transaccion `start=true`:
 - Temporal: 141 ciclos
 - Espacial: 154 ciclos
- Ambos cumplen timing con reloj logrado de 2.891 ns.
- Resultado clave:
 - En este benchmark, temporal resulta ligeramente mas rapido y considerablemente menor en area.

- El numero ideal de iteraciones de FSM no explica por si solo el rendimiento real.
- El costo por etapa/celda tras HLS afecta fuertemente la latencia final.
- Conclusiones para este caso:
 - Temporal: mejor eficiencia de area y mejor tiempo total.
 - Espacial: mayor paralelismo potencial, pero con mayor costo de recursos.

Estado de linea base RISC-V (gem5)

- Se prepara comparacion con baseline software RISC-V (RV64GC) en gem5 (SE mode).
- Modelos CPU considerados:
 - Atomic
 - Timing
 - Minor
 - O3
- Metrica principal: ciclos (`numCycles`) e instrucciones (`numInsts`).

- La arquitectura heterogenea propuesta es funcional y reproducible.
- Sum-reduction confirma que especializacion de celda importa tanto como el estilo de mapeo.
- Para el caso evaluado, la version temporal con celda MAC ofrece mejor balance desempeno/area.
- Siguiente paso: ampliar benchmark y cerrar comparacion con baseline RISC-V en gem5.

- Escalar casos de prueba (tamano de problema y kernels).
- Profundizar en analisis de energia y area-delay product.
- Integrar resultados completos de gem5 para comparar HW/SW.
- Afinar mapeo y scheduling HLS por tipo de celda.

Gracias