## 苏州大学<u>模拟与数字电路设计</u>课程试卷(B)卷 共 8 页


考试形式\_开\_卷 2022 年 12 月

院系 <u>;</u>	算机科学与技术学院	_ 年级	专业	
学号		姓名	成绩	
一. 选择	(答案请写在 题(每小题 2 分, 共 20 分	空白答题纸上,推 分)	照上传!!!)	
1. 如下图	图所示为数据选择器构成	的函数发生器,其	输出逻辑 Y 等于(	)。
A Y=A	В	Y I		
B $Y=\overline{A}$	B	$A_1$		
C Y=A	B <b>-</b>	$ \begin{bmatrix} A_0 \\ D_0 \end{bmatrix}$ $\begin{bmatrix} D_1 \end{bmatrix}$	$\mathbf{D}_2$ $\mathbf{D}_3$	
D Y=B		0 1 (	) 1	
2. 逻辑	函数 F=B⊕ (A⊕B)=(	)。		
A. A	В. В	<b>C. A</b> ⊕ <b>B</b>	D. AB	
3. 逻辑 🛭	函数 F (A, B, C, D)=AB+CD	的真值表中,F=1	的值有(  )个。	
A. 2	В. 4	C. 7	D. 8	
	辑函数 F(A, B, C)= Σι n的结果为( )。	n(1,2,3,6), G(A,	B, C) = $\sum m(0, 2, 3, 4, 5, 7)$	7),则F
A. (	В.	1 0	$\overline{A}$ C D. $\overline{A}$ B	
5. 某最く	N项由 n 个逻辑变量构成	<b>兑,则与之相邻的</b> 最	最小项有( )个。	
A. n-1	B. n	C. 2n	D. 2 <sup>n</sup>	
6. 下列	集成电路中,不是组合法	逻辑电路的是(	).	
A. 译和	马器 B. 数据选择	5器 C. 全加	器 D. 计数器	


7. 如下图所示电路中, 当控制变量 M 为 0 和 1 时电路分别为 ( ) 讲制计



- A. 8和10
- B. 9和12
- C. 10和12
- D. 10和13




8. 在下图所示电路中,设现态 Q<sub>1</sub>Q<sub>2</sub>Q<sub>3</sub>=000,经五个脉冲作用后,Q<sub>1</sub>Q<sub>2</sub>Q<sub>3</sub>的状态应



- 9. 构造一个模 10 同步计数器,需要( )个触发器。
  - A 3

- B 4 C 5 D 10
- 10. 如图, 经 CP 脉冲作用后欲使触发器次态  $Q^{n+1} = Q^n$ , 则输入信号  $A \times B$  可能 为()。
  - A. A=0, B=0
  - B. A=0, B=1
  - C. A=1, B=1
  - D. A=1, B 任意




## 二. 数字逻辑基础(共32分)

- 1. (8分) 将二进制数(10100101)2转换为十六进制数和十进制数;将十进制数 (2022)10转换为十六进制数;将十进制数(135)10转换为二进制数。(所有数均 为无符号整数)
- 2. (8分) 写出有符号数+79、-40 对应的 8 位二进制原码和补码。

- 3. (8分) 写出最小项简写式  $F1=\Sigma$  A, B, C(1, 2, 7) 的标准与-或式、逻辑函数 F3=AD+BC 的 "与非-与非"式、逻辑函数  $F4=\overline{AB}+AC\overline{D}$  的反函数  $\overline{F4}$  和对偶函数 F4'。
- **4.** (8分) 用卡诺图求下面逻辑函数的最简 "与-或"表达式: (要求圈出卡诺圈) (1)  $F=\Sigma A, B, C, D(0, 2, 4, 5, 6, 7, 8, 10, 12) (4分)$
- (2) F = ABD + ACD + ACD + ABC 且 AC+CD=0 (4分)
- 三.(8分) 某体育比赛,有三名评判员,其中 A 为主裁判员, B、C 为副裁判员,每个运动员的比赛成绩是否有效由裁判员判定,按照少数服从多数原则;但若主裁判员认为合格也可以认定成绩有效。要求写出真值表、化简得到最简与或表达式、并只用与非门实现此功能的逻辑电路。


- 四. (10 分)用 4 选 1 数据选择器和逻辑门设计一个 "4 舍 5 入" 电路,该电路输入为  $0\sim9$  的 8421BCD 码,当值大于或等于 5 时,输出 F 的值为 1,否则 F 的值为 0。输入值  $10\sim15$  作为无关项。
- (1)写出真值表、输出信号 F 的标准函数; (2)说明输入信号哪些作为数据选择器地址信号、哪些作为数据信号; (3)求出数据信号的输入表达式; (4)画出逻辑电路图。



五. (10分)用 4 位二进制计数器 74161 设计实现一个 0101101 的序列信号发生器。 (1) 说明用什么方法构建模几计数器? (2) 画出状态图; (3) 列出状态表; (4) 求输出信号逻辑函数及化简; (5) 画出逻辑图。

74161功能表

•	CP	$\overline{R}_{D}$	$\overline{ ext{LD}}$	ENP	ENT	功能
	X	0	X	X	X	异步清零
	1	1	0	X	X	同步 置 数
	X	1	1	.0	1	保持(包括CO的状态)
	X	1	1	X	0	保持(CO=0)
	Ť	1	1	1_	1	同步计数 一



六. (12分)用D触发器和尽量少的逻辑门设计一个模4加法计数器输入信号 x 为控制信号, x=0 时, 停止计数且计数值保持不变; x=1 时, 做加1计数。输出信号为计数值和 Z, Z 为进位输出。

 $(D 触发器的次态方程: Q^{n+1} = D; 激励表见右图)$ 

D激励表				
Q-	<b>→</b> Q <sup>n+1</sup>	D		
0	0	0		
0	1	1		
1	0	0		
1	1	1		

七. (8分) 用 Verilog HDL 设计电路模块,功能: 8 位单向移位寄存器,在时钟上升沿寄存器存储的值低位依次向高位移位,数据 Din 移入低位。指定的输入信号有:同步清 0 信号 RST (低电平有效),时钟 CP (上升沿有效),数据 Din (1 位二进制数);输出信号有:高位移出位 CY (1 位二进制数),寄存器值 Q (8 位二进制数)。写出该模块的 Verilog HDL 程序。