中国科学技术大学计算机学院 《数字电路实验》报告



实验题目:实验 07 FPGA 实验平台及 IP 核使用 学生姓名:余致远

学生学号: PB18111740

完成日期: 2019年11月28日

计算机实验教学中心制 2019年09月

【实验目的】

学会查看原理图

理解 FPGA 开发各关键环节

学会使用 IP 核 (知识产权核)

【实验环境】

PC一台

Windows 或 Linux 操作系统

Logisim

Vivado 工具

Nexys4DDR 开发板或 FPGAOL 实验平台

vlab. ustc. edu. cn

【实验过程】

Stepl: Nexys4 DDR 开发板简介

Step2: 开发板原理图介绍


Step3: FPGAOL 平台介绍

Step4: 使用时钟管理单元 IP 核


```
//PB18111740余致远
                                                   //PB18111740余致远
module test(
                                                   module ttt(
    input clk,
                                                       input clk, rst,
    input rst,
                                                       output reg led);
    output [7:0] led);
wire clk_10m, clk_200m, locked;
                                                  reg [3:0] cnt;
reg [31:0] cnt_1, cnt_2;
                                                  wire pulse_10mhz;
always@(posedge clk_200m)
                                                   always@(posedge clk)
begin
                                                  begin
    if(~locked)
                                                       if(rst)
        cnt_1 <= 32' hAAAA_AAAA;
                                                           cnt <= 4'h0;
    else
                                                       else if (cnt>=9)
        cnt_1 <= cnt_1+1'b1;
end
                                                           cnt <= 4' h0;
always@(posedge clk_10m)
                                                       else
begin
                                                           cnt <= cnt + 4' h1;
    if(~locked)
                                                   end
        cnt_2 <= 32'hAAAA_AAAA;</pre>
                                                   assign pulse_10mhz = (cnt == 4'h1);
    else
                                                   always@(posedge clk)
        cnt_2 <= cnt_2+1'b1;
                                                  begin
end
                                                      if(rst)
assign led = {cnt_1[27:24], cnt_2[27:24]};
                                                           led <= 1'b0;
clk_wiz_0 clk_wiz_0_inst(
                                                       else if (pulse_10mhz)
.clk_in1 (clk),
                                                           led <= ~led;</pre>
.clk_out1 (clk_10m),
.clk_out2 (clk_200m),
                                                   end
.reset (rst),
                                                   endmodule
.locked (locked));
endmodule
test.v × ttt.v × Untitled 7
Name
       Value
                                                                                                  1,000 ns
                     .100 ns
                              200 ns
                                      300 ns
                                               400 ns
                                                                        700 ns
  ₩ rst
  ¼ cl..
  16 c...n
  ቕ lo..
  ₩ cn.
                                  aaaaaaaa
                                                                      aaaaaaab 🗸 aaaaaaac 🗎 aaaaaaad 🗎 aa
  ₩ cn..
                                      aaaaaaaa
```

```
//PB18111740余致远
module tb();
reg clk, rst;
initial
begin
    clk = 0;
   forever
        #5 clk = ~clk;
end
initial
begin
   rst = 1;
    #100 \text{ rst} = 0;
end
test test(
.clk (clk),
.rst (rst),
.led ());
endmodule
```

Step5: 使用片内存储单元



仿真波形如下:



【实验练习】

题目 1. 例化一个 16*8bit 的 ROM,并对其进行初始化,输入端口由 4 个开关控制,输出端口连接到七段数码管上(可只用一个数码管显示,也可 8 个数码管同时显示相同的数值),控制数码管显示开关相对应的十六进制数字,例如四个开关输入全为零时,数码管显示"0",输入全为 1 时,数码管显示"F"。

```
//PB18111740余致远

module T1(
    input clk,rst,
    input [3:0] sw,
    output reg [7:0] an,
    output [7:0] seg);

always@(posedge clk) //分时复用
begin
    an <= 8'b1111_1110;
end

dist_mem_gen_0 dist_mem_gen_0(
.a (sw),
.spo (seg));

endmodule
```





题目 2. 采用 8 个开关作为输入,两个数码管作为输出,采用时分复用的方式将开关的十六进制数值在两个数码管上显示出来,例如高四位全为 1,低四位全为 0 时,数码管显示"F0"。

```
22 🖒 //PB18111740余致远
23 \(\begin{align*}() \) module T2(
         input clk, rst,
24
25
         input [7:0] sw,
26
         output reg [7:0] an,
         output [7:0] seg);
27
   reg [19:0] cnt;
30 | reg [3:0] data;
32 🖯 always@(posedge clk) //100MHz 时钟
33 🖨 begin
34 🖨
         if(rst) cnt <= 20'h0;
35 🖨
         else cnt <= cnt + 20'b1;
36 🖒 end
37
38 🖨 always@(posedge clk) //分时复用
39 🖨 begin
40 🖨
         case(cnt[19])
41 
             2'h0:
42 🖯
                     an <= 8' b1111_1110;
43
44
                     data <= sw[3:0];
45 🖨
                 end
             2' h1:
46 ⊝
                 begin
47 🖨
                     an <= 8' b1111_1101;
48
                     data <= sw[7:4];
49
                                                                 PB18111740 条致还
50 🖨
51
             default: an <= 8'b1111_1110;
52 🖒
         endcase
53 🖨 end
54
55 | dist_mem_gen_0 dist_mem_gen_0(
56 .a (data),
     .spo (seg));
57
58
59 △ endmodule
60
```

题目 3. 利用本实验中的时钟管理单元或周期脉冲技术,设计一个精度为 0.1 秒的计时器,用 4 位数码管显示出来,数码管从高到低,分别表示分钟、秒钟十位、秒钟个位、十分之一秒,该计时器具有

复位功能(可采用按键或开关作为复位信号),复位时计数值为1234,即1分23.4秒

```
22 🗇 //PB18111740余致远
 23 🖨 module T4(
 24
         input clk, rst,
 25
         input [15:0]sw,
 26
         output reg [7:0]an,
 27
         output [7:0]seg
 28
         );
 29
     reg [23:0] cnt;
 31
     wire pulse;
      //reg [5:0]hour;
 32
     reg [6:0]minute;
 33
     reg [6:0]second;
 34
     reg [4:0]dsecond;
 35
    reg [3:0]data;
 36
    dist_mem_gen_0 dist_mem_gen_0(
 37
        .a (data),
 38
         .spo (seg));
 39
 40 🖨 always@(posedge clk) //
 41 🖨 begin
         if(rst) cnt <= 24'h0;
 42 🖨
 43 🖨
         else if(cnt==24'd10000000) cnt <= 0;
 44 🖨
         else cnt <= cnt + 20'b1;
 45 🖒 end
 46 | assign pulse = (cnt==24'd10000000) ? 1'b1 : 1'b0;
47 ⊝ always@(posedge clk) //pulse 作为计数使能信号
48 🖨 begin
49 🖨
       if(rst)
50 🖵
          begin
               //hour <= 5'd1;
51
               minute <= 6' d1;
52
53
               second <= 6' d23;
54
               dsecond \le 4' d4;
55 🖨
56 🖨
        else if(pulse)
57 🖨
      begin
58 🖨
          if (dsecond!=4'd9) dsecond <= dsecond + 4'd1;
           else
59
60 🖨
          begin
              if (second!=6'd59) second <= second + 6'd1;
61 🖯
62
63 🖨
64 😓
                   if (minute!=6'd9) minute <= minute + 6'd1;
                   else
65
66 🖨
                       //if (hour!=5'd23) second <= second + 5'd1;
67 🖨
                       //else hour <=5' d0;
68 🖨
69
                       minute <= 6' d0;
70 🗀
71
                   second <= 6' d0;
72 🖨
               end
               dsecond <= 4'h0;
73
          end
74 🖨
```

```
75 🖨
76 🖨 end
77 🖯 always@(posedge clk) //分时复用
78 ⊝ begin
79 🖨
         case(cnt[17:16])
80 🖯
            3'h0: begin
81
                        an <= 8' b1111_1110;
82
                        data <= dsecond;
83 🖨
                     end
             3'h1: begin
84 🖨
                        an <= 8' b1111_1101;
85
                        data <= second % 6'ha;
86
87 🖨
                     end
88 🖨
             3'h2: begin
                        an <= 8' b1111_1011;
89
                         data <= second / 6'ha;
90
91 🖨
                     end
92 🖨
             3'h3: begin
                        an <= 8' b1111_0111;
                        data <= minute % 6'ha;
94
95 🖒
96 🖨
         endcase
97 🖒 end
98
99 🖨 endmodule
```





【总结与思考】

1. 请总结本次实验的收获

本次实验中我主要学习查看了开发板的原理图,初步了解了各组件的功能,理解 FPGA 开发各关键环节。在 Verilog 编程中主要学习使用了时钟和 ROM/RAM 的 IP 核。在附加材料中学习了使用脉冲信号进行控制,并应用于第三题的编程。总体收获很大。

2. 请评价本次实验的难易程度

实验难度较大。

3. 请评价本次实验的任务量任务量较多。

4. 请为本次实验提供改进建议

希望以后可以及时提供补充说明。