

PMOD MAXSONAR PMOD CLP

Fabian Becker, Jendrik Jürgens, Nicolas Koch, Franz Krempl, Daniel Sowada, Michael Specht



Einleitung/Motivation (Team)

- Vertiefung und Erweiterung des Wissens aus dem Modul "Digital Design" durch praktische Anwendung in einem Projekt
- Teambasierte Projektarbeit: von der Konzeptionierung über Implementation bis zur Integration und Dokumentation
- Enge Betreuung durch den Professor mit frühzeitiger Unterstützung bei Fragen und Problemen
- Seminaristischer Ansatz mit hohem Praxisanteil und Verwendung der Industrieapplikationen AMD Vivado™ und AMD Vitis™
- Technische Kompetenzen in Timing-Diagrammen, Datenblättern und Entwicklung eigener IP's (Intellectual Property) vertiefen/erwerben
- AXI4-Lite als Schnittstellenprotokoll für On-Chip Kommunikation
- Programmiersprachen C, VHDL und SystemVerilog als zentrale Werkzeuge im Kurs



Aufgabenstellung/Zielsetzung (Team)

- Projekt: Pmod-MaxSonar/Pmod-CLP
- Ziel: Gemessene Distanz eines Sonar-Sensors auf einem LCD-Display anzeigen.
- Aufgaben:
 - o IP für Sonar entwickeln, mit der man per Register interagieren kann
 - o IP für Display entwickeln, mit der man per Register interagieren kann
 - o Kombinieren der Projekte in einer Hardware
 - o Treibersoftware zur einfachen Bedienung der IPs schreiben



3




Lösungsansatz/Konzept (Team)

- Unterteilung in 3 Teams
 - o Hardware PMOD MAXSONAR (Becker, Koch); kurz AS (AXI-Sonar)
 - IP-Core mit Submodulen: Startup & Calibration Timer, UART Receiver, ASCII Decoder
 - Anbindung an AXI-Bus
 - Testbenches für Submodule + AXI
 - o Hardware PMOD CLP (Jürgens, Specht); kurz AD (AXI-Display)
 - IP-Core mit Submodulen: Timing Controller, LCD Controller
 - Anbindung an AXI-Bus
 - Testbenches für Submodule + AXI
 - o Software Treiber-Stack (Krempl, Sowada); kurz SW (Software)
 - Registertests
 - Treiber anhand Registermapping
- · Codeverwaltung mittels Git



Lösungsansatz/Konzept - Block-Diagramm (Team)



Änderungen:

• IP-Integration in Software-Stack



Entwurf/Abwägung:

- 3 verschiedene Ansätze diskutiert:
 - o Option 1: Dedizierter Timer für jede Zeit
 - Vorteil: Einfach
 - Nachteil: Code-Verdopplung
 - o Option 2: Ständig laufender Timer der mit Schranken (Timestamps) arbeitet
 - Vorteil: Einfach
 - Nachteil: evtl. schwierig saubere Waveform zu bilden, erschwertes Testing
 - o Option 3: Variabler Counter, der bei Bedarf gestartet werden kann und sich nach Ablauf der Zeit zurückmeldet
 - Vorteil: variabler Ansatz (DRY Dont Repeat Yourself, SoC Separation of Concerns), strikte Trennung --> Übersichtlichkeit
 - Nachteil: Code ist komplexer



Option 3



Implementierungsdetails:

- Allgemein
 - o Wenn i_delay_time und i_start von Top-Module gesetzt, muss sich Top-Module darum kümmern, i start im nächsten Takt auf 0 zu ziehen
- States
 - o IDLE: Default-State, Timer inaktiv
- ☐ WORK: Zähler wird mit jedem Takt inkrementiert, bis counter = delay_time
- Delay Logik
 - o i delay time (22-bit vector) wird beim Start gespeichert (Latch)
 - o Zähler startet bei 1 wenn i start = '1'
- Output Handling
 - o o done ist für einen Takt auf 1, wenn Timer fertig



Entwurf:

- · Skeleton von ChatGPT benutzt, adaptiert und Timing Controller instanziert
- Negatives?
 - o Es wurden grundlegende Charakteristiken des Timings, wie in den Datenblättern spezifiziert, vernachlässigt
 - o Starrer Ansatz
 - o Gleicher Code teilweise öfter vorhanden --> Duplizierung
 - o Verständnisschwierigkeiten
 - o Sehr viel Code: minimalistischer Ansatz bereits ~ 800 Zeilen Code
- Positives?
 - o Erkenntnisgewinnung zur Lösung des Problems
 - o Grundsätzliche Logiken zum Teil wiederverwendbar



Bisherigen Stand verwerfen und neu beginnen!

ERGO:

ca. 20 - 30 h für Problemverständnis investiert ohne Resultat




Lösung/Implementierung - AD - LCD Controller

(Jürgens, Specht)

Übersicht:

- Neuer Ansatz soll variabel sein, d. h. Wiederverwenden von Zuständen in der Befehlskette
- Vereinfachte State-Machine des LCD-Controllers
- Ausführungsschleife
 zusammengesetzter
 Zustand (s. Backup)
- SET_COMMAND => zusammengesetzter Zustand (RETURN HOME, CLEAR DISPLAY, CURSOR (BLINK) ON/OFF)





Implementierungsdetails:



- DDRAM Position
 - o Wird mittels Entry Mode Bit (I/D) automatisch vom Display selbst verwaltet
 - o Ausnahme: Line-Wrapping Zeile 1 -> 2 und Zeile 2 -> 1
- Timings
 - o Generic Map für variable Timings: optimal für anschließenden AXI-Test
- Befehlszustände




- o READY: Wartet auf ap start und prüft Eingangssignale
- o WRITE: Validiert Zeichen (0x20-0x7F) und schreibt zu LCD
- o CHECK CURSOR POS: Prüft Zeilenumbruch (Position 0x0F -> 0x40, 0x4F -> 0x00)
- o WRITE CURSOR POS: Setzt DDRAM Adresse (0x80 | position)
- o CLEAR DISPLAY/RETURN HOME/DISPLAY CONTROL: Spezielle Befehle
- 4-Bit Übertragungssequenz
 - o SETUP CONTROL: Daten aufteilen in upper/lower nibble
 - o WAIT SETUP → WAIT SETUP DELAY: t SU Setup Time (60ns)
 - o PULSE ENABLE -> PULSE ENABLE DELAY: t W Enable Pulse (450ns)
 - o DISABLE ENABLE -> DISABLE ENABLE DELAY: t H Hold Time (30ns)
 - o EXEC_DELAY: Command-spezifische Wartezeit (40µs oder 1.64ms)



- Erstellung Testbench mit Wave-Config => gleicher Ausgangspunkt für jeden
- Initial geplante Testfälle:
 - o Initialisierungsphase mit hoher Detailtiefe
 - O Erfolgreiches Schreiben
 - o Fehlerhaftes Schreiben "Schlechter Buchstabe"
 - O Cursor Einstellung ändern
 - O Clear Display Befehl
 - o String schreiben mit Zeilenumbruch (Edge-Case)
 - o Lesen eines Buchstaben an Stelle x
- Tatsächlich implementierte Testfälle
 - o Alle außer Lesen eines Buchtaben (Keine Implementierung vorhanden)





AD - Jürgens, Specht 12




Lösung/Implementierung - AS - Übersicht (Becker, Koch)

- Unterteilung der IP in drei Teilmodule
 - o Control Timer (Koch)
 - sorgt für Einhaltung von Timing Constraints (Powerup & Calibration Delay)
 - fungiert als Watchdog Timer; meldet Sensor Timeouts
 - o UART-Receiver mit Baudrate Generator (Becker & Koch)
 - Generierung von Ticks mit 16x Oversampling bei 9600 Baud
 - Empfang der UART-Daten vom Sensor
 - o ASCII Decoder (Becker)
 - wandelt die per UART empfangenen Daten in eine 8-Bit Zahl
 - Fehlerbehandlung
 - o Instanziierung der Teilemodule in gemeinsamen Top-Modul
- Verbinden von Top Modul mit AXI-Slave Interface (Becker & Koch)
 - o anschließende Verifizierung mittels AXI Verification IP



Lösung/Implementierung - AS - Control Timer (Koch)

- Implementierung per State-Machine
 - o nach Reset:
 - 250ms Powerup Delay
 - 49ms Kalibrierung
 - ~100ms Sensor Reading
 - o darauffolgende Messungen:
 - 49ms Sensor Reading
- Zusätzliche Funktion als WatchDog Timer
 - o Timing für Sensor Reading bekommt etwas Puffer
 - o falls ASCII-Decoder nicht vor Timer fertig -> Timeout Fehler





Lösung/Implementierung - AS - UART Reciever (Becker, Koch)

- UART-Parameter (gemäß Datenblatt)
 - o 9600 Baud
 - o 8 Datenbits
 - o 1 Stopbit
- Nutzung von 16-fachem Oversampling -> Bit wird in der Mitte gesamplet
- Implementierung per State-Machine basierend auf [1, S.164-168]
 - o Startbit wird zur Synchronisation mit Systemtakt abgetastet
 - o 8 Datenbits werden erfasst (Least-Significant-Bit-First)
 - o bei fehlendem Stopbit wird ein Framing-Error angezeigt
- Oversampling-Ticks werden von Baudrate Generator erzeugt
 - o simpler Clock-Divider
 - o wird beim Empfang des Startbits gestartet



Lösung/Implementierung - AS - ASCII-Decoder (Becker)

- Sensor Reading wird in 5 Bytes per UART gesendet
 - o Paketstruktur: $Rxxx \ r$; xxx = 6 255
- Ziel: Ausgabe der Distanz in Zoll als 8-Bit Zahl in Register
- Implementierung mittels State-Machine
 - o bei Verstoß gegen die Paketstruktur wird erster Fehler angezeigt
 - Position im Paket
 - Empfangenes Byte, welches den Fehler verursachte
 - o wird im Fehlerzustand das Zeichen R empfangen
 - Rücksprung in validen Zustand
 - Resynchronisations-Punkt
 - Decoder kann durch Control Timer unterbrochen werden -> Timeout Fehler



Lösung/Implementierung - SW - Übersicht (Krempl, Sowada)

- Ziel:
 - o Entwicklung von Treibern in C zur Realisierung einer registerbasierten Kommunikation
 - o Mit Hilfe der Treiber die Funktionalitäten der IPs zu einem funktionierenden Projekt kombinieren
- Registertests in Software:
 - o Jedes Register mit Einsen beschrieben, gelesen und mit erwarteten Werten verglichen.
 - Anschließend wird dasselbe mit Nullen durchgeführt
 - o Keine Abweichungen außer bei GCSR-Registern.
 Dieses Verhalten war zu erwarten und ist kein Fehler



Lösung CLP IP - SW - Übersicht (Krempl, Sowada)

- Ziele:
 - o Strings auf Display anzeigen
 - o Display leeren
 - o Cursor aktivieren/deaktivieren
- Umsetzung:
 - o Anzeige
 - Write-Char aktivieren
 - Jeden Char wird nacheinander in ein Register geschrieben und IP gestartet
 - Am Ende des Strings wird Write-Char deaktiviert
 - o Leeren
 - Clear-Bit aktivieren -> Display wird geleert -> Clear-Bit wieder deaktiviert
 - o Cursor
 - Cursor-Bits wie gewünscht setzen und Write-Cursor-Bit setzen
 - IP starten




Lösung SONAR IP- SW - Übersicht (Krempl, Sowada)

- Ziele:
 - o Auslesen der Distanz
 - o Rücksetzen des Sensors
- Umsetzung:
 - o Auslesen
 - Bei Auto-Restart auf AP-Done warten
 - Prüfung auf mögliche Messfehler
 - Auslesen der Distanz aus dem Distanz Register
 - o Zurücksetzen
 - Setzen der Reset Bits
 - Warten auf Bestätigung eines erfolgreichen Neustarts



Beispielablauf - SW - Übersicht (Krempl, Sowada)

- IPs initialisiert
 - o CLP: Warten auf Initialisierung
 - o Sonar: Reset, warten bis Startvorgang abgeschlossen und Auto-Restart aktiviert wird
- Cursor abschalten
- Schleife:
 - o Distanz messen
 - Sonar: Wenn bereit
 Distanz in Zoll und Cm aus
 Register lesen
 - o Distanz anzeigen
 - Distanzwert in String umwandeln
 - CLP: String ausgeben





Übersicht der verwendeten Register(AS & AD) - SW -Übersicht (Krempl, Sowada)

- AS:
 - o GCSR (General/Global Control and Status Register)
 - Starten der IP
 - Aktivieren Auto-Restart Modus
 - Überprüfen, ob die IP die Berechnung abgeschlossen hat
 - o SCSRO (Special Control and Status Register)
 - Erkennen ob IP Hochgefahren ist
 - Neustarten der IP
 - o ADSR (ASCII Decoder Status Register)
 - Erkennen von Fehlern beim Messen
 - o DISTO (Distance Value Register)
 - Auslesen der gemessenen Distanz in Zoll

• AD:

- o GCSR (General/Global Control and Status Register)
 - Um Befehle wie Write, Clear oder setCursor auszuführen
- o SCSR0 (Special Control and Status Register)
 - Erkennen ob IP Hochgefahren ist
 - Neustarten der IP
- o DCR (Display Control Register)
 - Um das Display zu leeren und den Cursor einzustellen
- o CDR (Charakter Data Register)
 - Ermöglicht die Ausgabe am Display
- o CCR(Charakter ControlRegister)
 - Aktiviert den Schreibvorgang



Evaluierung/Ergebnisse (Team)

- Interpretation der UART-Daten in Hardware (ASCII-Decoder)
- Testbenches beider IP's valide und konform
- Ausführliche und erfolgreiche AXI-Verifikation beider IP's
- Funktionsfähige Integration beider IP's in die HW-Plattform
- Erfolgreiches Ansprechen der IP's via SW
- Daten von Sonar mittels SW-Polling auslesbar
- Daten an CLP mittels SW übertragbar und darstellbar



Anforderungen komplett erfüllt





Diskussion/Schlusszusammenfassung (Team)

- Bedeutung der Ergebnisse
 - o Verständnis über Aufbau eines Prozessorsystems erlangt
 - o Prinzip der Umsetzung von Timing-Constraints in Hardware verstanden
 - o Projekterfahrung bzw. erste Schritte im Bereich FPGA-Programmierung
- · Offene Punkte
 - o KEINE
- Ausblick
 - o Polling durch Interrupts ersetzen
 - o Einheitenwechsel in der Software (inch, cm) durch Knopfdruck
 - o Gegenlesen von geschriebenen Zeichen des Displays
 - o Scrolling bei Display
 - o Zeilenwechsel bei Display
 - o Positionsspezifisches Schreiben eines Zeichens auf das Display



Quellcodeübersicht (Team)

- Quellcode/src/FPGA Firmware/vhdl-clp-base --> Jürgens, Specht
 - Source Code für CLP IP (Vivado Projekt)
- Quellcode/src/FPGA Firmware/vhdl-maxsonar-base --> Becker, Koch
 - Source Code für MaxSonar IP (Vivado Projekt)
- Quellcode/src/FPGA Firmware/ip repo --> Jürgens, Specht, Becker, Koch
 - Letzte Generierung der IP's
- Quellcode/src/FPGA Firmware/hw-platform --> Krempl, Sowada
- Quellcode/src/Software --> Krempl, Sowada



Literaturverzeichnis (Team)

- [1] Pong P. Chu, FPGA prototyping by VHDL examples, Wiley, New Jersey, 2008
- vom Dozenten in der Projektaufgabe bereitgestellte Datenblätter




Backup



Allgemein (Team)

• Bitte Notizen zu den Folien beachten






Backup - FSM Timing Controller (Jürgens, Specht)

Übersicht:

- Moore FSM
- · Testbench mit Waveform
- Taktfrequenz 100MHz Auflösung 1 Takt = 10ns
- Relevant für korrekte Timings
- Kombinatorischer Prozess (FSM):





Backup - Probleme Timing Controller (Jürgens, Specht)


Aufgetretene Probleme:

- Timer lief nur für 2 Takte
 - o Ausgangssituation: i delay time wurde für den Vergleich in WORK verwendet
 - o Identifizierung: Waveform analysiert
 - o Auffälligkeit: i delay time nach einem Takt 0
 - o Grund: i_delay_time wurde nach einem Takt im Top-Module auf 0 gezogen
 (default value)
 - o Lösung: delay time muss gelatcht werden



Backup - Waveform Timing Controller (Jürgens, Specht)


Ausschnitt Waveform Testbench:





Backup - FSM Ausführungsschleife (Jürgens, Specht)

- Ausführungsschleife die Timings durchsetzt
- Erst wird das obere Nibble gesendet, dann das untere
- Referenziert in: LCD Controller FSM





Backup - Entwurf LCD Controller (Jürgens, Specht)

Ausschnitt ChatGPT:

· Verwendete für jeden Command eigene States, bspw. für 'Function Set':

```
when SEND_FUNCTION_SET_HI =>
   read_write_enable <= '1';
    register_select <= '0';
    read_write <= '0';
    db4_7 <= CMD_INIT_FUNCTION_SET(7 downto 4);</pre>
    timer_delay_time <= std_logic_vector(C_EN_PULSE);</pre>
    timer_read_write <= '1';
    timer_start <= '1';
    nstate <= PULSE_FUNCTION_SET_HI;</pre>
when PULSE_FUNCTION_SET_HI =>
    if timer_done = '1' then
        timer_start <= '0';
        timer_delay_time <= TIME_FUNCTION_SET;</pre>
        timer_read_write <= '0';
        timer_start <= '1';
        nstate <= WAIT_FUNCTION_SET_HI;</pre>
when WAIT_FUNCTION_SET_HI =>
    if timer_done = '1' then
        timer_start <= '0';
        nstate <= SEND_FUNCTION_SET_LO;</pre>
```

```
when SEND FUNCTION SET LO =
    db4_7 <= CMD_INIT_FUNCTION_SET(3 downto 0);</pre>
    timer_delay_time <= std_logic_vector(C_EN_PULSE);</pre>
    timer_read_write <= '1';
    timer_start <= '1';
    nstate <= PULSE_FUNCTION_SET_LO;</pre>
when PULSE_FUNCTION_SET_LO =>
    if timer_done = '1' then
         timer_start <= '0';
        timer_delay_time <= TIME_FUNCTION_SET;</pre>
         timer_read_write <= '0';
        timer_start <= '1':
         nstate <= WAIT_FUNCTION_SET_LO;</pre>
when WAIT_FUNCTION_SET_LO =:
    if timer_done = '1' then
        timer_start <= '0';
         nstate <= SEND_DISPLAY_ON_OFF_HI;</pre>
```



Backup - Specs LCD Controller (Jürgens, Specht)

Sehr relevante Teile der Datenblätter:

Mode	Characteristic	Symbol	Min.	Тур.	Max.	Unit
Write Mode	E Cycle Time	tc	1000	-	-	ns
	E Rise / Fall Time	t _R t _F	-	-	25	
	E Pulse Width (High, Low)	tw	450	-	-	
	R/W and RS Setup Time	tsu1	60	-	-	
	R/W and RS Hold Time	t _{H1}	20	-	-	
	Data Setup Time	tsu2	195		-	
	Data Hold Time	t _{H2}	10		-	

iii. Execution time of commands

The Execution times (Texec) of the commands are as follows:

Instruction	Execution time (fosc=270kHz)
Clear Display	1.53 ms (1.64ms recommended for compatibility)
Return Home	1.53 ms (1.64ms recommended for compatibility)
Entry Mode Set	39 us (40us recommended for compatibility)
Display ON/ OFF Control	39 us (40us recommended for compatibility)
Cursor or Display Shift	39 us (40us recommended for compatibility)
Function Set	39 us (40us recommended for compatibility)
Set CGRAM Address	39 us (40us recommended for compatibility)
Set DDRAM Address	39 us (40us recommended for compatibility)
Read Busy Flag and Address	0 us
Write Data to RAM	39 us (40us recommended for compatibility)
Read Data from RAM	39 us (40us recommended for compatibility)

2) Special considerations for 4-bit mode:

The upper nibble (4-bit) of function set commands has to be written two times (0x2) then the lower nibble of function set is written.




Figure 6: Bus timing Diagram (4-bit mode) for a whole 8-bit command consisting of two nibbles

Lower

4 bits


Upper

4 bits

LCD_RS LCD_D LCD_RW LCD_E



Backup - UART Reciever State-Machine (Becker, Koch)





Backup - ASCII-Decoder State-Machine (Becker)

