

COMPUTER ARCHITEKTUR

Sommersemester 2025

Projektzielsetzung

Version 1.0

Teammitglieder:

Fabian Becker

Jendrik Jürgens

Nicolas Koch

Franz Krempl

Daniel Sowada

Michael Specht

Professor:

Dr. Daniel Münch

Abgabedatum:

30.04.2025 11:30 Uhr

Inhaltsverzeichnis

A	bbild	ungsv	rerzeichnis	2
Ta	abelle	enverz	zeichnis	3
1	Ein	leitung	g	4
2	Pm	odCLF	P	5
	2.1	Ansat	tz Custom IP	. 6
	2.2	Regist	termapping	. 7
		2.2.1	I/Os	. 7
		2.2.2	Registerbereich	. 7
		2.2.3	Registerbeschreibung (MSB bit 31 LSB bit 0)	. 7
3	Sen	sor		12

Abbildungsverzeichnis

1.1	Systemblockbild	. 4	
2.1	Startup Sequence	. 6	

Tabellenverzeichnis

2.1	PmodCLP	Uberblic	k I/O						 								7
2.2	$\operatorname{PmodCLP}$	Register	bereich						 								7
2.3	$\operatorname{PmodCLP}$	Register	beschreibung						 								8
2.4	$\operatorname{PmodCLP}$	Register	GIER Detai	ls.					 								8
2.5	$\operatorname{PmodCLP}$	Register	IPIER Deta	ils					 								ç
2.6	$\operatorname{PmodCLP}$	Register	IPISR Deta	ils					 								ç
2.7	$\operatorname{PmodCLP}$	Register	IDR Details						 								ç
2.8	$\operatorname{PmodCLP}$	Register	VERR Deta	ils					 								Ĝ
2.9	$\operatorname{PmodCLP}$	Register	SCSR0 Deta	ails					 								11
2.10	$\operatorname{PmodCLP}$	Register	CR0 Details						 								11
2.11	$\operatorname{PmodCLP}$	Register	LR0 Details						 								11

1. Einleitung




Abbildung 1.1: Systemblockbild

2. PmodCLP

Der PmodCLP besteht aus einem Samsung KS0066 LCD Controller und einem Sunlike LCD Panel, worüber Informationen dargestellt werden können lcd-desc. Es ist möglich 32 Positionen auf dem 16x2 LCD Panel zu nutzen. Pro Position werden die Zeichen dabei mit einer Auflösung von 5x8 angezeigt.

Das System besteht im Wesentlichen aus drei Komponenten. Der character-generator ROM (CGROM) hält 192 vordefinierte Zeichen, darunter 93 ASCII Charaktere. Anschaulich gesehen können die Zeichen über eine matrixartige Struktur indiziert werden, welche im Datenblatt festgelegt ist. Neben den nicht-volatilen Daten im CGROM ist es möglich bis zu 8 eigene Zeichen volatil im character-generator RAM (CGRAM) zu halten. Um nun Zeichen aus diesen beiden Repositories auf dem Panel anzeigen zu können, gibt es den data RAM (DDRAM). Hier können bis zu 80 Zeichencodes gespeichert werden. Er fungiert als Indexspeicher für Daten innerhalb des CGROM oder CGRAM. Wird ein Index aus der matrixartigen Struktur in den DDRAM geladen, erscheint das entsprechende Zeichen auf dem Display.

Das Display selbst verfügt über 2 Zeilen á 16 Positionen. Insgesamt stehen jedoch nicht 32 Speicherplätze zur Verfügung, sondern 39, um beispielsweise Scrolling zu verwenden.

Wichtige Schnittstellen des Samsung KS0066 LCD Controller sind

- DB4-DB7: Datenbits im Nibble-Mode zur Codierung von Befehlen/Zeichen
- RS (Register Select): High für Daten, Low für Instruktionen
- RW (Read/Write): High = Read, Low = Write
- E (Enable): High für Read, Falling Edge für Write

Um diese nutzen zu können wird folgendes Mapping auf dem FPGA hinterlegt:

```
set_property -dict {PACKAGE_PIN D13 IOSTANDARD LVCMOS33}[get_ports{clp_db_tri_io[4]}];
    #db04
set_property -dict {PACKAGE_PIN B18 IOSTANDARD LVCMOS33}[get_ports{clp_db_tri_io[5]}];
    #db05
set_property -dict {PACKAGE_PIN A18 IOSTANDARD LVCMOS33}[get_ports{clp_db_tri_io[6]}];
    #db06
set_property -dict {PACKAGE_PIN K16 IOSTANDARD LVCMOS33}[get_ports{clp_db_tri_io[7]}];
    #db07
set_property -dict {PACKAGE_PIN E2 IOSTANDARD LVCMOS33}[get_ports{clp_cb_tri_o[0]}];
    #lcd_rs
set_property -dict {PACKAGE_PIN D2 IOSTANDARD LVCMOS33}[get_ports{clp_cb_tri_o[1]}];
    #lcd_rw
set_property -dict {PACKAGE_PIN B2 IOSTANDARD LVCMOS33}[get_ports{clp_cb_tri_o[1]}];
    #lcd_rw
```

Listing 2.1: Pin-Zuordnung im Constraints-File

Die Zuordung in Aufzählung 2.1 greift auf zwei Header des PmodCLP-Boards zurück. Die Daten-Bits db04-db07 sind an die untere Hälfte des Headers J1 gebunden. Die Steuersignale Register Select, Read/Write und Enable hingegen an Header J2.

2.1. Ansatz Custom IP

Im ersten Schritt soll die IP funktional fertiggestellt werden. Sie soll dabei mittels Polling eingesetzt werden. Sobald die Funktionalität des Gesamtsystems vollumfänglich gegeben ist, wird anstatt Polling über eine AXI Schnittstelle kommuniziert.

Das Projektteam hat sich auf folgenden Entwurf geeinigt:

- Submodul 1: Finite-State-Machine (FSM)
 Mittels einer FSM wird aus den Registern, welche von Microprozessor gesetzt werden können, der Befehl interpretiert.
- Submodul 2: Init/Reset
 Für die Initialisierung bzw. Reset müssen diverse Zeitbedinungen eingehalten werden.
 Die Graphik 2.1 stellt die verschiedenen Schritte während des Starts dar. Erst nach 21.594ms



Abbildung 2.1: Startup Sequence

ist es möglich, Daten in den DDRAM zu schreiben.

- Submodul 3: ASCII zu Zeichencode CGROM/CGRAM
- Submodul 4: DDRAM Adressierung
- Submodul 4: PmodCLP Kommunikation

TODO

- Set Function: Busbreite, Zeilenanzahl, Zeichenmuster konfigurieren
- Display Set: Display anschalten, Cursor an-/ausschalten, Cursor-Blinken konfigurieren
- Entry Mode Set: Adress-Inkrement/ -Dekrement, Display-Shift aktivieren/deaktivieren

Danach können Daten ins DDRAM geschrieben werden, um Informationen anzuzeigen.

2.2. Registermapping

2.2.1. I/Os

Signal Name	I/O	Initial	Description			
State		State				
ap_clk(s00_axi_	adlk)	NA	AXI Clock			
ap_rst_n	I	NA	AXI Reset, active-Low			
(s00_axi_aresetr						
s_axi_control* NA NA		NA	AXI4-Lite Slave Interface signals			
(s00_axi*)						
interrupt	О	0x0	Indicates that the condition for an interrupt on this timer			
			has occurred. (timer rolled over)			
			0 = No interrupt has occurred			
			1 = Interrupt has occurred			
o_t0_out O 0x0		0x0	Timer generated blinking for led (timer rolled over conditi-			
			on toggles signal)			

Tabelle 2.1: PmodCLP Überblick I/O

2.2.2. Registerbereich

Address Offset	Register Name	Description				
0x00	GCSR	General/Global Control and Status Register				
0x04	GIER	Global Interrupt Enable Register				
0x08	IPIER	IP Interrupt Enable Register				
0x0C IPISR		IP Interrupt Status Register (Interrupt Pen-				
		ding)				
0x10	IDR	ID Register				
0x14	VERR	Version Register				
0x18	SCSR0	Special Control and Status Register				
0x1C	CR0	Counter Register				
0x20	LR0	Load Register				
0x24	reserved	reserved				

Tabelle 2.2: PmodCLP Registerbereich

2.2.3. Registerbeschreibung (MSB bit31 LSB bit0)

$0x00~\mathrm{GCSR}$

Bit	Name	Access Ty-	Reset Va-	Description
		pe	lue	

0		D /III		A 4 1 1 41 1 1
0	ap_start	R/W	0	Asserted when the kernel can
				start processing data. Cleared on
				handshake with ap_done being
				asserted.
1	ap_done	R	0	Asserted when the kernel has
				completed operation. Cleared on
				read.
2	ap_idle	R	0	Asserted when the kernel is idle.
3	reserved	R	0	Asserted by the kernel when
	(ap_ready)			it is ready to accept the
				new data (used only by
				AP_CTRL_CHAIN))
4	reserved	R/W	0	Asserted by the XRT to allow
	(ap_continue)			kernel keep running (used only
				by AP_CTRL_CHAIN)
5:6	reserved			
7	auto_restart	R/W	0	Used to enable automatic kernel
				restart. This bit determines whe-
				ther the counter reloads the load
				register value and continues run-
				ning or holds at the termination
				value.
				0 = Hold counter
				1 = Reload load register value
31:8	reserved			

Tabelle 2.3: PmodCLP Registerbeschreibung

0x04 GIER

Bit	Name	Access Ty-	Reset Va-	Description
		pe	lue	
0	gie	R/W	0	When asserted, along with the IP
				Interrupt Enable bit, the inter-
				rupt is enabled.
31:1	reserved			

Tabelle 2.4: PmodCLP Register GIER Details

0x08 IPIER

Bit	Name	Access Ty-	Reset Va-	Description
		pe	lue	

0	ipie	R/W	0	When asserted, along with the
				Global Interrupt Enable bit, the
				interrupt is enabled. (default:
				uses the internal ap_done signal
				to trigger an interrupt)
31:1	reserved			

Tabelle 2.5: PmodCLP Register IPIER Details

0x0C IPISR

Bit	Name	Access Ty-	Reset Va-	Description
		pe	lue	
0	ipis	R/W	0	Toggle on write. (write 1 to clear(W1C))
31:1	reserved			

Tabelle 2.6: PmodCLP Register IPISR Details

0x10 IDR

Bit	Name	Access Ty-	Reset Va-	Description
		\mathbf{pe}	lue	
31:0	ID	R	0x8001DEEF	Distinct ID

Tabelle 2.7: PmodCLP Register IDR Details

0x14 VERR

Bit	Name	Access Ty-	Reset Va-	Description
		pe	lue	
31:0	VER	R	0x80001000	Version

Tabelle 2.8: PmodCLP Register VERR Details

0x18 SCSR0

Bit	Name	Access Ty-	Reset	Va-	Description
		pe	lue		

0	reserved (ENALL)	R/W	0	ap_start is used Enable All Ti-
		,		mers
				0 = No effect on timers
				1 = Enable all timers (counters
				run)
				This bit is mirrored in all con-
				trol/status registers and is used
				to enable all counters simultaneously.
				Writing a 1 to this bit sets EN-
				ALL, EN0, and EN1.
				Writing a 0 to this register clears
				ENALL but has no effect on EN0 and EN1.
1	reserved (en0)	R/W	0	ap_start is used Enable Timer 0
				$0 = ext{Disable timer (counter halts)}$
				1 = Enable timer (counter runs)
2	ent0_out	R/W	0	Enable external pin t0_out
				0 = Disable
				1 = Enable
3	reserved			
4	load0	R/W	0	Load Timer 0
				0 = No load
				1 = Loads timer with value in
				LR0
				Setting this bit loads counter re-
				gister (CR0) with a specified va-
				lue in the load register (LR0).
				This bit prevents the running
				of the timer/counter; hence,
				this should be cleared alongsi-
				de setting Enable Timer/Coun-
E	40	D /W	0	ter (EN0) bit.
5	ud0	R/W	0	Up/Down Count Timer 0
				0 = Timer functions as up count
				1 = Timer functions as down
				counter
6	reserved			
7	reserved			
8	reset_ip	R/W	0	Stops the whole IP and resets all
	c ·	D /337		values
9	freeze_ip	R/W	0	Stops the whole IP but does not
				reset the values (useful for de-
				bugging)

10	reserved		
11	reserved		
31:12	reserved		

Tabelle 2.9: PmodCLP Register SCSR0 Details

0x1C CR0

Bit	Name	Access Ty-	Reset	Va-	Description
		pe	lue		
31:0	CR0	R	0x0		Counter Register 0

Tabelle 2.10: PmodCLP Register CR0 Details

0x20 LR0

	Bit	Name	Access Ty-	Reset	Va-	Description
			pe	lue		
Ī	31:0	LR0	R/W	0x0		Load Register 0

Tabelle 2.11: PmodCLP Register LR0 Details

3. Sensor