
CNC_FFST S3

ESP32 encaixável e distribuição dos GPIOs

R1 — PROPOSTA PARA REVISÃO | NÃO LIBERADA PARA FABRICAÇÃO

20/10/2026 • Placa-base para DevKit ESP32-S3 N16R8 dual USB • X/Y/Z/A • DRV8825 • 24 V



Placa de desenvolvimento N16R8: 16 MB flash / 8 MB PSRAM. O anúncio não pôde ser acessado. A posição física, quantidade de pinos e distância entre fileiras precisam ser conferidas na unidade real antes do footprint.

Não usar GPIO35/36/37 (PSRAM octal), GPIO0/3/45/46 (straps), GPIO19/20 (USB nativa), GPIO43/44 (USB/serial) ou GPIO38/48 (possível RGB integrado). Sem LED endereçável usando RMT.

Conexões propostas: usar a marcação GPIO

X_STEP	**GPIO4**	saída carrier
Y_STEP	**GPIO5**	saída carrier
Z_STEP	**GPIO6**	saída carrier
A_STEP	**GPIO7**	saída carrier
X_DIR	**GPIO8**	saída carrier
Y_DIR	**GPIO9**	saída carrier
Z_DIR	**GPIO10**	saída carrier
A_DIR	**GPIO11**	saída carrier
DRV_EN_REQ_N	**GPIO12**	saída carrier
PWM_REQ	**GPIO13**	saída carrier
LIMIT_X	**GPIO1**	entrada carrier
LIMIT_Y	**GPIO2**	entrada carrier
LIMIT_Z	**GPIO14**	entrada carrier
LIMIT_A	**GPIO15**	entrada carrier
PROBE	**GPIO16**	entrada carrier
ESTOP_ACTIVE	**GPIO17**	entrada carrier
USB_D_MINUS	**GPIO19**	USB da DevKit
USB_D_PLUS	**GPIO20**	USB da DevKit
TOOL_ARM	**GPIO42**	saída carrier
FEED_HOLD	**GPIO39**	entrada carrier
CYCLE_START	**GPIO40**	entrada carrier
UART_TX	**GPIO43**	USB da DevKit
UART_RX	**GPIO44**	USB da DevKit

STEP/DIR/ENABLE continuam diretos. Os quatro STEP usam os quatro canais RMT TX internos. TOOL_ARM foi movido para GPIO42 para evitar o RGB de algumas variantes. Não é um ENABLE separado dos drivers.

Só conectar aos pinos que tiverem essas marcações na placa real. Não confundir número GPIO com posição do conector. Mapa grblHAL próprio e firmware S3 ainda pendentes.


CNC_FFST S3

Soquetes dos quatro módulos DRV8825

R1 — PROPOSTA PARA REVISÃO | NÃO LIBERADA PARA FABRICAÇÃO

20/10/2026 • Placa-base para DevKit ESP32-S3 N16R8 dual USB • X/Y/Z/A • DRV8825 • 24 V

A1 — DRV8825 encaixável • eixo X



STEP/DIR: série 33 Ω opcional + pull-down 100k no lado do módulo.

VMOT: 100 µF / 50 V + 100 nF locais. Saída motor: A1/A2/B1/B2.


A2 — DRV8825 encaixável • eixo Y



STEP/DIR: série 33 Ω opcional + pull-down 100k no lado do módulo.

VMOT: 100 µF / 50 V + 100 nF locais. Saída motor: A1/A2/B1/B2.


A3 — DRV8825 encaixável • eixo Z



STEP/DIR: série 33 Ω opcional + pull-down 100k no lado do módulo.

VMOT: 100 µF / 50 V + 100 nF locais. Saída motor: A1/A2/B1/B2.

A4 — DRV8825 encaixável • eixo A



STEP/DIR: série 33 Ω opcional + pull-down 100k no lado do módulo.

VMOT: 100 µF / 50 V + 100 nF locais. Saída motor: A1/A2/B1/B2.

Microstep por eixo: três jumpers ligam M0/M1/M2 a 3V3; pull-down 100k para cada entrada. Tabela DRV8825: 000=1; 100=1/2; 010=1/4; 110=1/8; 001=1/16; 101/011/111=1/32 (ordem M0,M1,M2).


A numeração é a convenção do símbolo KiCad Pololu_Breakout_DRV8825, não uma vista física de inserção. Confirmar o módulo real, orientação de VMOT/GND e espaçamento dos soquetes antes do layout. /FAULT fica separado em TP por eixo.

CNC_FFST S3

Placa-base: 24 V nos drivers, USB na ESP32

R1 — PROPOSTA PARA REVISÃO | NÃO LIBERADA PARA FABRICAÇÃO

20/10/2026 • Placa-base para DevKit ESP32-S3 N16R8 dual USB • X/Y/Z/A • DRV8825 • 24 V



Usar os conectores USB da própria DevKit

Sem USB, CH340 ou CP2102 adicional na placa-base.

USB nativa: reservar GPIO19 e GPIO20.

USB/serial integrado: reservar GPIO43 e GPIO44.

Escolher a porta de comunicação de acordo com o firmware.

Duas USBs: não assumir que os circuitos de alimentação sejam iguais entre clones; conferir a placa real.

U1 — DEVKIT ENCAIXADA


USB da DevKit → regulador integrado → 3V3_DK.

3V3_DK alimenta somente a lógica da placa-base.

GND da DevKit ligado ao GND da alimentação dos drivers.

Nenhuma conexão entre 24 V e 5V/VBUS/3V3 da DevKit.

3V3 = 3V3_DK: mesma rede, originada na DevKit. 100 nF por CI.



Alimentação dos primeiros testes

ESP32: alimentada pela sua própria USB.

Motores: fonte de 24 V separada, com proteção.

GND comum, com retornos de potência separados da lógica.

Sem fonte de 5 V adicional no carrier nesta revisão.

U_SUP + buffer de DRV_WAKE [PENDENTE]

Monitorar 3V3_DK; /RESET e /SLEEP dos módulos altos só com lógica válida.

Não alterar o circuito EN/RESET existente na DevKit nesta proposta.

BOOT / RESET / manutenção

Aproveitar os botões e a USB da DevKit.

Não ligar outro TX externo aos pinos ocupados pelo USB/serial.


Deixar acesso físico aos conectores e botões após o encaixe.

Fusível, proteção de inversão, TVS e supervisor ainda dependem de seleção/cálculo. Manter VMOT abaixo de 45 V, incluindo transientes e margem. A placa-base não deve alimentar a USB do computador. Operação futura sem cabo USB exigirá outra revisão de alimentação, após conferir o circuito da DevKit.

R1 — PROPOSTA PARA REVISÃO | NÃO LIBERADA PARA FABRICAÇÃO


20/10/2026 • Placa-base para DevKit ESP32-S3 N16R8 dual USB • X/Y/Z/A • DRV8825 • 24 V

LIMIT_X → GPIO1




J: retorno GND; contato NC. Sem 5 V ou 24 V nesta entrada.

LIMIT_Y → GPIO2




J: retorno GND; contato NC. Sem 5 V ou 24 V nesta entrada.

LIMIT_Z → GPIO14




J: retorno GND; contato NC. Sem 5 V ou 24 V nesta entrada.

LIMIT_A → GPIO15




J: retorno GND; contato NC. Sem 5 V ou 24 V nesta entrada.

PROBE → GPIO16



J: retorno GND; contato NO. Sem 5 V ou 24 V nesta entrada.

FEED_HOLD → GPIO39



J: retorno GND; contato NO. Sem 5 V ou 24 V nesta entrada.

CYCLE_START → GPIO40 usa o mesmo circuito de FEED_HOLD, com contato NO. Limites NC: cabo rompido deve gerar limite. A inversão do firmware deve corresponder ao condicionamento, e será verificada em bancada.

Reservar proteção ESD na entrada dos conectores; MPN a selecionar. A sonda é contato elétrico com GND: validar a referência elétrica da ferramenta/PCB antes da ligação. Histerese e filtro não substituem ensaios de ruído e repetibilidade.

CNC_FFST S3

ENABLE comum, emergência e seleção de ferramenta

R1 — PROPOSTA PARA REVISÃO | NÃO LIBERADA PARA FABRICAÇÃO

20/10/2026 • Placa-base para DevKit ESP32-S3 N16R8 dual USB • X/Y/Z/A • DRV8825 • 24 V

J_ESTOP — contato auxiliar NC

Contato NC entre ESTOP_LOOP e GND; pull-up 4,7k a 3V3.

Série 1k + 10 nF → inversor Schmitt → SAFETY_OK.

Outro inversor → ESTOP_ACTIVE (GPIO17).

Normal: SAFETY_OK=1; acionado/cabo rompido: SAFETY_OK=0.


Interrupção externa de energia

Botão de emergência / relé de segurança / contator:

contatos adequados interrompem a energia das ferramentas.

A placa apenas monitora contato auxiliar NC e bloqueia sinais.

Circuito de potência externo a dimensionar conforme as cargas.





GPIO12: pull-up 10k → 3V3. DRV_EN_N → /EN dos quatro módulos.

DRV_EN_N = 1: todos desabilitados. = 0: todos habilitados.

DRV_WAKE baixo mantém os módulos em reset/sleep se a lógica não estiver válida.


GPIO13 e GPIO42 com pull-down 100k.



PWM_OUT = PWM_REQ AND TOOL_ARM AND SAFETY_OK.

Portas lógicas em 3V3; 100 nF por CI. Estado inativo do PWM: baixo.

S1 — chave SPDT ON-OFF-ON externa



10k para GND em cada saída de destino.

GND comum; chave com ruptura antes do contato.

A chave seleciona somente sinal PWM 3V3, não comuta potência de laser ou spindle. Trocar com M5/S0 e movimento parado.
O modo laser/spindle deve ser ajustado no software: a chave proposta não informa sua posição ao firmware.

Lógica funcional proposta, sem certificação de segurança. Ainda falta portar a autenticação para grblHAL, preparar criptografia/bootloader e testar o conjunto. O bloqueio físico de energia não depende de o ESP32 executar o firmware.